JPH0682829A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH0682829A JPH0682829A JP23859692A JP23859692A JPH0682829A JP H0682829 A JPH0682829 A JP H0682829A JP 23859692 A JP23859692 A JP 23859692A JP 23859692 A JP23859692 A JP 23859692A JP H0682829 A JPH0682829 A JP H0682829A
- Authority
- JP
- Japan
- Prior art keywords
- light
- semiconductor layer
- active matrix
- electrode
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 光の照射によってＴＦＴのオフ特性が悪化す
ることなしに、良好な品位を有する液晶表示が可能なア
クティブマトリクス基板を提供する。 【構成】 絵素電極と、格子状に相互に交差して形成さ
れた走査配線および信号配線と、スイッチング素子とし
ての薄膜トランジスタとを有するアクティブマトリクス
基板である。上記薄膜トランジスタは、ＬＤＤ構造とな
っており、該半導体層の片面側の上にゲート絶縁膜とゲ
ート電極とがこの順に形成され、さらにこの面とは反対
側には、間に絶縁膜を介して遮光膜が形成されて、半導
体層へ光が照射されるのを防止する構造になっている。
ることなしに、良好な品位を有する液晶表示が可能なア
クティブマトリクス基板を提供する。 【構成】 絵素電極と、格子状に相互に交差して形成さ
れた走査配線および信号配線と、スイッチング素子とし
ての薄膜トランジスタとを有するアクティブマトリクス
基板である。上記薄膜トランジスタは、ＬＤＤ構造とな
っており、該半導体層の片面側の上にゲート絶縁膜とゲ
ート電極とがこの順に形成され、さらにこの面とは反対
側には、間に絶縁膜を介して遮光膜が形成されて、半導
体層へ光が照射されるのを防止する構造になっている。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等を構成
するアクティブマトリクス基板に関する。
するアクティブマトリクス基板に関する。
【０００２】
【従来の技術】図３は、従来のアクティブマトリクス基
板を用いた液晶表示装置の構成の一例を示したものであ
る。この表示装置においては、透明基板１１１上にゲー
ト駆動回路５４、ソース駆動回路５５およびＴＦＴアレ
イ部５３が形成されている。薄膜トランジスタ（以下Ｔ
ＦＴと略称する）１２５よりなるスイッチング素子は、
ゲート駆動回路５４からゲートバスライン１０１を通じ
て送られるゲート信号によって、オン・オフの制御がさ
れる。ソース駆動回路５５は、ソースバスライン１０２
に映像信号を供給している。また、ＴＦＴ１２５のソー
ス電極とソースバスライン１０２、ドレイン電極と絵素
電極とはコンタクトホールを介して接続されている。ゲ
ートバスライン１０１の電位がハイになり、ＴＦＴがオ
ンになると、映像信号は、絵素電極と対向基板上の対向
電極との間に液晶を挟む形で構成される容量と等価の絵
素５７に書き込まれる。この書き込まれた信号は、ＴＦ
Ｔがオフとなった状態で保持される。この絵素５７と並
列に付加容量２７を基板１１１上に形成して信号の保持
特性を向上させることもできる。
板を用いた液晶表示装置の構成の一例を示したものであ
る。この表示装置においては、透明基板１１１上にゲー
ト駆動回路５４、ソース駆動回路５５およびＴＦＴアレ
イ部５３が形成されている。薄膜トランジスタ（以下Ｔ
ＦＴと略称する）１２５よりなるスイッチング素子は、
ゲート駆動回路５４からゲートバスライン１０１を通じ
て送られるゲート信号によって、オン・オフの制御がさ
れる。ソース駆動回路５５は、ソースバスライン１０２
に映像信号を供給している。また、ＴＦＴ１２５のソー
ス電極とソースバスライン１０２、ドレイン電極と絵素
電極とはコンタクトホールを介して接続されている。ゲ
ートバスライン１０１の電位がハイになり、ＴＦＴがオ
ンになると、映像信号は、絵素電極と対向基板上の対向
電極との間に液晶を挟む形で構成される容量と等価の絵
素５７に書き込まれる。この書き込まれた信号は、ＴＦ
Ｔがオフとなった状態で保持される。この絵素５７と並
列に付加容量２７を基板１１１上に形成して信号の保持
特性を向上させることもできる。
【０００３】ここで、ＴＦＴ１２５はＬＤＤ（Lightly
Doped Drain）領域を有する構造であり、ＴＦＴのチャ
ネル領域の周り約２μｍの範囲内にあるこのＬＤＤ領域
は、イオン注入量をこの領域だけ減らすことにより、ソ
ース領域、ドレイン領域よりも抵抗が高くなっている。
このことはすなわち、オフ電流が小さくなり、またデュ
アルゲート構造のＴＦＴに比べ、ＴＦＴの面積が小さく
なり開口率を大きくすることができるので、小型高精細
を目的とした液晶表示パネルにおいては特に有利であ
る。
Doped Drain）領域を有する構造であり、ＴＦＴのチャ
ネル領域の周り約２μｍの範囲内にあるこのＬＤＤ領域
は、イオン注入量をこの領域だけ減らすことにより、ソ
ース領域、ドレイン領域よりも抵抗が高くなっている。
このことはすなわち、オフ電流が小さくなり、またデュ
アルゲート構造のＴＦＴに比べ、ＴＦＴの面積が小さく
なり開口率を大きくすることができるので、小型高精細
を目的とした液晶表示パネルにおいては特に有利であ
る。
【０００４】
【発明が解決しようとする課題】このようなアクティブ
マトリクス基板を用いた液晶表示装置においては、絵素
に書き込まれた映像信号は、絵素に書き込まれている
間、ＴＦＴがオフ状態となることによって保持されるの
で、これにより良好な表示品位が実現される。従って、
ＴＦＴのオフ特性が不十分である場合には、映像信号が
減衰してしまい、表示が損なわれてしまう。上記従来例
においては、オフ特性を向上させるため、スイッチング
素子としてＬＤＤ構造のＴＦＴを用いているが、このＬ
ＤＤ構造は、特に光の影響を受け易く、液晶プロジェク
ター等に使用した場合には、ＴＦＴ基板の裏面からの光
によりオフ特性が悪化して表示品位を損なうという問題
があった。例えば、小型高精細の液晶パネルを液晶プロ
ジェクターに使用する場合には、パネルの開口率が４５
％以下と低いために、照射するランプの照度としては百
万ルクス以上の光が必要である。このようなランプを使
用すると、たとえ１％の光が回り込みによりＴＦＴに当
たったとしても、１万ルクス以上の光が当たることにな
り、オフ電流は１桁半上がってしまう。こうなると表示
品位の高い液晶表示パネルを実現することができない。
マトリクス基板を用いた液晶表示装置においては、絵素
に書き込まれた映像信号は、絵素に書き込まれている
間、ＴＦＴがオフ状態となることによって保持されるの
で、これにより良好な表示品位が実現される。従って、
ＴＦＴのオフ特性が不十分である場合には、映像信号が
減衰してしまい、表示が損なわれてしまう。上記従来例
においては、オフ特性を向上させるため、スイッチング
素子としてＬＤＤ構造のＴＦＴを用いているが、このＬ
ＤＤ構造は、特に光の影響を受け易く、液晶プロジェク
ター等に使用した場合には、ＴＦＴ基板の裏面からの光
によりオフ特性が悪化して表示品位を損なうという問題
があった。例えば、小型高精細の液晶パネルを液晶プロ
ジェクターに使用する場合には、パネルの開口率が４５
％以下と低いために、照射するランプの照度としては百
万ルクス以上の光が必要である。このようなランプを使
用すると、たとえ１％の光が回り込みによりＴＦＴに当
たったとしても、１万ルクス以上の光が当たることにな
り、オフ電流は１桁半上がってしまう。こうなると表示
品位の高い液晶表示パネルを実現することができない。
【０００５】本発明は、上記の問題点を解決するもので
あり、その目的とするところは、光の照射によってＴＦ
Ｔのオフ特性が悪化することなしに、良好な品位を有す
る液晶表示が可能なアクティブマトリクス基板を提供す
ることにある。
あり、その目的とするところは、光の照射によってＴＦ
Ｔのオフ特性が悪化することなしに、良好な品位を有す
る液晶表示が可能なアクティブマトリクス基板を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、マトリクス状に形成された絵素電極と、
該絵素電極の近傍を通って格子状に相互に交差して形成
された走査配線および信号配線と、該絵素電極、走査配
線および信号配線にそれぞれ電気的に接続された薄膜ト
ランジスタとを有するアクティブマトリクス基板であっ
て、該薄膜トランジスタは、半導体層が複数の領域に区
分されたＬＤＤ構造となっており、両最外領域の一方が
ソース電極、他方がドレイン電極であり、該半導体層の
片面側の上にゲート絶縁膜とゲート電極とがこの順に形
成され、さらに該半導体層の該ゲート電極が形成された
面とは反対側に、間に絶縁膜を介して遮光膜が形成され
て、該遮光層により該半導体層へ光が照射されるのを防
止するようにし、そのことにより上記目的が達成され
る。
リクス基板は、マトリクス状に形成された絵素電極と、
該絵素電極の近傍を通って格子状に相互に交差して形成
された走査配線および信号配線と、該絵素電極、走査配
線および信号配線にそれぞれ電気的に接続された薄膜ト
ランジスタとを有するアクティブマトリクス基板であっ
て、該薄膜トランジスタは、半導体層が複数の領域に区
分されたＬＤＤ構造となっており、両最外領域の一方が
ソース電極、他方がドレイン電極であり、該半導体層の
片面側の上にゲート絶縁膜とゲート電極とがこの順に形
成され、さらに該半導体層の該ゲート電極が形成された
面とは反対側に、間に絶縁膜を介して遮光膜が形成され
て、該遮光層により該半導体層へ光が照射されるのを防
止するようにし、そのことにより上記目的が達成され
る。
【０００７】好適な実施態様としては、上記アクティブ
マトリクス基板は、上記薄膜トランジスタのゲート電極
側に、間に１または２以上の絶縁膜を介して第２の遮光
層が形成されている。
マトリクス基板は、上記薄膜トランジスタのゲート電極
側に、間に１または２以上の絶縁膜を介して第２の遮光
層が形成されている。
【０００８】
【作用】本発明のアクティブマトリクス基板において、
スイッチング素子としてのＴＦＴは、半導体層にソース
領域およびドレイン領域よりも不純物濃度が低いＬＤＤ
領域を有しているので、ＴＦＴのオフ電流が小さくな
る。さらに、半導体層のゲート電極が設けられていない
方の面には、酸化膜または窒化膜からなる絶縁膜を介し
て、多結晶シリコンからなる遮光層が形成されているの
で、ＴＦＴの裏面から照射される光によるＴＦＴのオフ
電流の増加が抑えられる。
スイッチング素子としてのＴＦＴは、半導体層にソース
領域およびドレイン領域よりも不純物濃度が低いＬＤＤ
領域を有しているので、ＴＦＴのオフ電流が小さくな
る。さらに、半導体層のゲート電極が設けられていない
方の面には、酸化膜または窒化膜からなる絶縁膜を介し
て、多結晶シリコンからなる遮光層が形成されているの
で、ＴＦＴの裏面から照射される光によるＴＦＴのオフ
電流の増加が抑えられる。
【０００９】
【実施例】以下に、本発明の実施例について説明する。
【００１０】（実施例１）図１は、本実施例のアクテイ
ブマトリクス基板の絵素部を示す平面図であり、図２
は、図１のＡ−Ａ’線に沿った断面図である。
ブマトリクス基板の絵素部を示す平面図であり、図２
は、図１のＡ−Ａ’線に沿った断面図である。
【００１１】このアクティブマトリクス基板は、絶縁性
基板１１の上に、マトリクス状に形成された絵素電極４
と、絵素電極４の近傍を通って格子状に相互に交差して
形成されたゲートバスライン２およびゲートバスライン
３と、絵素電極４、ゲートバスライン２およびゲートバ
スライン３に接続されたスイッチング素子としてのＴＦ
Ｔとを有している。ＴＦＴは、半導体層３０にソース電
極２３およびドレイン電極２４よりも不純物濃度が低い
ＬＤＤ領域を有した構造となっており、半導体層３０の
片面側の上にはゲート絶縁膜１３を介してゲート電極３
が形成されている。また、半導体層３０の上記面とは反
対側には絶縁膜２２を介して遮光層２１が設けられてい
る。
基板１１の上に、マトリクス状に形成された絵素電極４
と、絵素電極４の近傍を通って格子状に相互に交差して
形成されたゲートバスライン２およびゲートバスライン
３と、絵素電極４、ゲートバスライン２およびゲートバ
スライン３に接続されたスイッチング素子としてのＴＦ
Ｔとを有している。ＴＦＴは、半導体層３０にソース電
極２３およびドレイン電極２４よりも不純物濃度が低い
ＬＤＤ領域を有した構造となっており、半導体層３０の
片面側の上にはゲート絶縁膜１３を介してゲート電極３
が形成されている。また、半導体層３０の上記面とは反
対側には絶縁膜２２を介して遮光層２１が設けられてい
る。
【００１２】このようなアクテイブマトリクス基板は以
下のようにして作製される。
下のようにして作製される。
【００１３】まず、絶縁性基板１１の全面に、化学蒸着
法（ＣＶＤ法）またはスパッタリングにより、多結晶シ
リコンからなる遮光層２１を５０〜３００ｎｍの厚さに
形成する。この場合、遮光層を多結晶シリコンで形成す
ることにより、金属を用いた場合に後の工程において生
じる汚染等の問題がない。次いで、これを覆うようにシ
リコン酸化膜からなる絶縁膜２２をＣＶＤ法により、１
００ｎｍ〜３００ｎｍの厚さに形成する。この場合、絶
縁膜としては、他にＡｌ2Ｏ3法等の酸化膜やＳｉＮx等
の窒化膜を使用することができる。さらにその上に多結
晶シリコン薄膜からなる半導体層３０をＣＶＤ法によっ
て形成した後、ＣＶＤ法、スパッタリング法、または半
導体層３０の上面の熱酸化により、ゲート絶縁膜１３を
形成する。ここでゲート絶縁膜１３の厚さは１００ｎｍ
であり、半導体層３０の膜厚は４０〜８０ｎｍである。
そして、上記半導体層３０およびゲート絶縁膜１３のパ
ターニングを行う。この時上述したように、遮光層２１
は多結晶シリコンから形成されているので、遮光層を金
属で形成した場合において、半導体層３０が金属による
汚染でＴＦＴの特性が変動してしまうといった問題を生
じることがない。
法（ＣＶＤ法）またはスパッタリングにより、多結晶シ
リコンからなる遮光層２１を５０〜３００ｎｍの厚さに
形成する。この場合、遮光層を多結晶シリコンで形成す
ることにより、金属を用いた場合に後の工程において生
じる汚染等の問題がない。次いで、これを覆うようにシ
リコン酸化膜からなる絶縁膜２２をＣＶＤ法により、１
００ｎｍ〜３００ｎｍの厚さに形成する。この場合、絶
縁膜としては、他にＡｌ2Ｏ3法等の酸化膜やＳｉＮx等
の窒化膜を使用することができる。さらにその上に多結
晶シリコン薄膜からなる半導体層３０をＣＶＤ法によっ
て形成した後、ＣＶＤ法、スパッタリング法、または半
導体層３０の上面の熱酸化により、ゲート絶縁膜１３を
形成する。ここでゲート絶縁膜１３の厚さは１００ｎｍ
であり、半導体層３０の膜厚は４０〜８０ｎｍである。
そして、上記半導体層３０およびゲート絶縁膜１３のパ
ターニングを行う。この時上述したように、遮光層２１
は多結晶シリコンから形成されているので、遮光層を金
属で形成した場合において、半導体層３０が金属による
汚染でＴＦＴの特性が変動してしまうといった問題を生
じることがない。
【００１４】次に、半導体層３０をパターニングして、
多結晶シリコンからなるゲートバスライン１、ゲート電
極３および付加容量上部電極（図示せず）を形成する。
そして、半導体層３０に、チャネル領域、ＬＤＤ領域、
ソース電極、ドレイン電極を以下の方法によって形成す
る。すなわち、まず、ゲート電極３と、再びフォトリソ
グラフィ工程により形成したレジスト膜とをマスクとし
て、半導体層３０のゲート電極３の下方を除いた部分
に、リン（Ｐ+）を８０ｋｅＶ、１×１０13ｃｍ- 2の条
件でイオン注入を行い、次いで半導体層３０においてゲ
ート電極３から１．５〜２μｍ離れた領域にレジストの
抜きパターンを形成してリン（Ｐ+）を３０ｋｅＶ、１
×１０15ｃｍ-2の条件でイオン注入を行った。これによ
り、ゲート電極３の下方に、チャネル領域１２が形成さ
れ、チャネル領域１２から１．５〜２μｍ離れた位置ま
での部分に、ＬＤＤ領域１２ａ、１２ｂが形成され、ま
た半導体層３０のそれ以外の部分に、ソース領域、ドレ
イン領域が形成される。ソース領域、ドレイン領域は、
後の工程でソースバスライン、絵素電極と接続されるソ
ース電極２３、ドレイン電極２４となる。
多結晶シリコンからなるゲートバスライン１、ゲート電
極３および付加容量上部電極（図示せず）を形成する。
そして、半導体層３０に、チャネル領域、ＬＤＤ領域、
ソース電極、ドレイン電極を以下の方法によって形成す
る。すなわち、まず、ゲート電極３と、再びフォトリソ
グラフィ工程により形成したレジスト膜とをマスクとし
て、半導体層３０のゲート電極３の下方を除いた部分
に、リン（Ｐ+）を８０ｋｅＶ、１×１０13ｃｍ- 2の条
件でイオン注入を行い、次いで半導体層３０においてゲ
ート電極３から１．５〜２μｍ離れた領域にレジストの
抜きパターンを形成してリン（Ｐ+）を３０ｋｅＶ、１
×１０15ｃｍ-2の条件でイオン注入を行った。これによ
り、ゲート電極３の下方に、チャネル領域１２が形成さ
れ、チャネル領域１２から１．５〜２μｍ離れた位置ま
での部分に、ＬＤＤ領域１２ａ、１２ｂが形成され、ま
た半導体層３０のそれ以外の部分に、ソース領域、ドレ
イン領域が形成される。ソース領域、ドレイン領域は、
後の工程でソースバスライン、絵素電極と接続されるソ
ース電極２３、ドレイン電極２４となる。
【００１５】次いで、上記が形成された基板１１上の全
面に、ＣＶＤ法によって第１層間絶縁膜１４を６００ｎ
ｍの厚さに形成した後、コンタクトホール７ａ、７ｂを
形成する。そしてスパッタリングによりＡｌ等の低抵抗
な金属を用いて、ソースバスライン２と金属層１０とを
同時に形成する。これは、半導体層３０と絵素電極４と
を直接コンタクトを取ろうとすると、絵素電極を形成す
るＩＴＯのカバレッジが悪くてうまくコンタクトが取れ
ないので間に金属層１０を形成しているのである。ここ
で、金属層１０の層厚は６００ｎｍである。ソースバス
ライン２は、コンタクトホール７ａを介してソース電極
２３に接続されることになる。また、金属層１０は、ソ
ース電極２３、ドレイン電極２４の上部のコンタクトホ
ール７ａ、７ｂを埋め込むように形成される。
面に、ＣＶＤ法によって第１層間絶縁膜１４を６００ｎ
ｍの厚さに形成した後、コンタクトホール７ａ、７ｂを
形成する。そしてスパッタリングによりＡｌ等の低抵抗
な金属を用いて、ソースバスライン２と金属層１０とを
同時に形成する。これは、半導体層３０と絵素電極４と
を直接コンタクトを取ろうとすると、絵素電極を形成す
るＩＴＯのカバレッジが悪くてうまくコンタクトが取れ
ないので間に金属層１０を形成しているのである。ここ
で、金属層１０の層厚は６００ｎｍである。ソースバス
ライン２は、コンタクトホール７ａを介してソース電極
２３に接続されることになる。また、金属層１０は、ソ
ース電極２３、ドレイン電極２４の上部のコンタクトホ
ール７ａ、７ｂを埋め込むように形成される。
【００１６】次に、上記が形成された基板１１の全面
に、ＣＶＤ法によって第２層間絶縁膜１７を６００ｎｍ
の厚さに形成した後、ドレイン電極２４と絵素電極とを
接続するためのコンタクトホール９を形成する。そし
て、例えばＴｉＷ、ＷＳｉからなる金属層１５をコンタ
クトホール９を埋め込むように形成する。ここで、金属
層１５の層厚は、１２０〜１５０ｎｍである。また、こ
の金属層１５は、Ａｌからなる金属層１０と、その上部
の絵素電極とのオーミックコンタクトをとる役割もあ
る。次いで、ＩＴＯ膜等の透明電極膜で絵素電極４を形
成する。
に、ＣＶＤ法によって第２層間絶縁膜１７を６００ｎｍ
の厚さに形成した後、ドレイン電極２４と絵素電極とを
接続するためのコンタクトホール９を形成する。そし
て、例えばＴｉＷ、ＷＳｉからなる金属層１５をコンタ
クトホール９を埋め込むように形成する。ここで、金属
層１５の層厚は、１２０〜１５０ｎｍである。また、こ
の金属層１５は、Ａｌからなる金属層１０と、その上部
の絵素電極とのオーミックコンタクトをとる役割もあ
る。次いで、ＩＴＯ膜等の透明電極膜で絵素電極４を形
成する。
【００１７】図３に、アクテイブマトリクス基板のＴＦ
Ｔに形成される遮光層の遮光効果を示す。図３におい
て、横軸はＴＦＴに照射した照度であり、縦軸はオフ電
流値である。また、３つの直線はそれぞれ左から、従来
のＴＦＴに裏面からランプの光を照射したもの、従来の
ＴＦＴの裏面を８０ｎｍの膜厚の多結晶シリコン膜で覆
い、ランプの光を遮光したもの、従来のＴＦＴの裏面を
１６０ｎｍの膜厚の多結晶シリコン膜で覆い、ランプの
光を遮光したものである。ソース−ドレイン間電圧Ｖds
は、１０Ｖであり、オフ電流値Ｉoffは、ゲート電圧Ｖg
＝−１０Ｖの時のソース−ドレイン間電流である。これ
によると、照度が１桁上がることによりオフ電流も１桁
上がっているが、遮光層の膜厚８０ｎｍにつき、照度、
オフ電流ともに４０％に減少させることができることが
わかる。したがって、本実施例のように、多結晶シリコ
ンからなる遮光層２１を設けることにより、ＴＦＴのオ
フ特性を向上させることができる。
Ｔに形成される遮光層の遮光効果を示す。図３におい
て、横軸はＴＦＴに照射した照度であり、縦軸はオフ電
流値である。また、３つの直線はそれぞれ左から、従来
のＴＦＴに裏面からランプの光を照射したもの、従来の
ＴＦＴの裏面を８０ｎｍの膜厚の多結晶シリコン膜で覆
い、ランプの光を遮光したもの、従来のＴＦＴの裏面を
１６０ｎｍの膜厚の多結晶シリコン膜で覆い、ランプの
光を遮光したものである。ソース−ドレイン間電圧Ｖds
は、１０Ｖであり、オフ電流値Ｉoffは、ゲート電圧Ｖg
＝−１０Ｖの時のソース−ドレイン間電流である。これ
によると、照度が１桁上がることによりオフ電流も１桁
上がっているが、遮光層の膜厚８０ｎｍにつき、照度、
オフ電流ともに４０％に減少させることができることが
わかる。したがって、本実施例のように、多結晶シリコ
ンからなる遮光層２１を設けることにより、ＴＦＴのオ
フ特性を向上させることができる。
【００１８】さらに、この構造で遮光が不十分な場合に
は、図４に示すように、第２層間絶縁膜の上部にＴｉ
Ｗ、ＷＳｉ等の金属からなる第２の遮光層２０を積層し
て、ＴＦＴを２つの遮光層２０、２１で挟んだ構造にす
れば、より一層の遮光効果が得られ、このようなＴＦＴ
を有するアクティブマトリクス基板を用いた液晶表示装
置は、表示品位がさらに良好となる。また、この場合も
遮光層２０には多結晶シリコン層を用いてもよい。
は、図４に示すように、第２層間絶縁膜の上部にＴｉ
Ｗ、ＷＳｉ等の金属からなる第２の遮光層２０を積層し
て、ＴＦＴを２つの遮光層２０、２１で挟んだ構造にす
れば、より一層の遮光効果が得られ、このようなＴＦＴ
を有するアクティブマトリクス基板を用いた液晶表示装
置は、表示品位がさらに良好となる。また、この場合も
遮光層２０には多結晶シリコン層を用いてもよい。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
のアクティブマトリクス基板によれば、ＴＦＴに形成さ
れた遮光層によってＴＦＴの裏面から照射される光を遮
断することができるので、ＴＦＴのオフ特性の悪化を防
ぐことができる。このようなアクティブマトリクス基板
を液晶プロジェクターとして用いた液晶表示装置は、強
力な光を照射した場合においても良好な表示品位を保持
することができる。
のアクティブマトリクス基板によれば、ＴＦＴに形成さ
れた遮光層によってＴＦＴの裏面から照射される光を遮
断することができるので、ＴＦＴのオフ特性の悪化を防
ぐことができる。このようなアクティブマトリクス基板
を液晶プロジェクターとして用いた液晶表示装置は、強
力な光を照射した場合においても良好な表示品位を保持
することができる。
【図１】実施例１に係るアクティブマトリクス基板の平
面図である。
面図である。
【図２】図１のＡ−Ａ’に沿った断面図である。
【図３】実施例１で得られたアクティブマトリクス基板
のＴＦＴの照度に対するオフ電流の関係を示す図であ
る。
のＴＦＴの照度に対するオフ電流の関係を示す図であ
る。
【図４】実施例１のアクティブマトリクス基板における
変形例を示す図である。
変形例を示す図である。
【図５】従来例のアクテイブマトリクス表示装置の平面
模式図である。
模式図である。
１ ゲートバスライン ２ ソースバスライン ３ ゲート電極 ４ 絵素電極 ７ａ、７ｂ、９ コンタクトホール １０、１５ 金属層 １１ 絶縁性基板 １２ チャネル領域 １２ａ ＬＤＤ領域 １３ ゲート絶縁膜 １４、１７ 層間絶縁膜 ２０、２１ 遮光層 ２２ 絶縁膜 ２３ ソース電極 ２４ ドレイン電極 ３０ 半導体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 真澄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 ▲高▼藤 裕 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (2)
- 【請求項１】マトリクス状に形成された絵素電極と、該
絵素電極の近傍を通って格子状に相互に交差して形成さ
れた走査配線および信号配線と、該絵素電極、走査配線
および信号配線にそれぞれ電気的に接続された薄膜トラ
ンジスタとを有するアクティブマトリクス基板であっ
て、 該薄膜トランジスタは、半導体層が複数の領域に区分さ
れたＬＤＤ構造となっており、両最外領域の一方がソー
ス電極、他方がドレイン電極であり、該半導体層の片面
側の上にゲート絶縁膜とゲート電極とがこの順に形成さ
れ、さらに該半導体層の該ゲート電極が形成された面と
は反対側に、間に絶縁膜を介して遮光膜が形成されて、
該遮光層により該半導体層へ光が照射されるのを防止す
るようにしたアクティブマトリクス基板。 - 【請求項２】 前記薄膜トランジスタのゲート電極側
に、間に１または２以上の絶縁膜を介して第２の遮光層
が形成された請求項１に記載のアクティブマトリクス基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23859692A JP2859785B2 (ja) | 1992-09-07 | 1992-09-07 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23859692A JP2859785B2 (ja) | 1992-09-07 | 1992-09-07 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0682829A true JPH0682829A (ja) | 1994-03-25 |
| JP2859785B2 JP2859785B2 (ja) | 1999-02-24 |
Family
ID=17032548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23859692A Expired - Lifetime JP2859785B2 (ja) | 1992-09-07 | 1992-09-07 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859785B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850308A (ja) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | 電気光学素子の製造方法 |
| JP2004053630A (ja) * | 2002-07-16 | 2004-02-19 | Sharp Corp | 液晶表示装置及びその製造方法 |
| US6795143B1 (en) | 1999-09-22 | 2004-09-21 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing the same |
| JP2006003920A (ja) * | 1997-10-31 | 2006-01-05 | Seiko Epson Corp | 液晶装置及び電子機器並びに投射型表示装置 |
| KR100793357B1 (ko) * | 2005-03-18 | 2008-01-11 | 삼성에스디아이 주식회사 | 박막트랜지스터와 평판표시장치 및 그의 제조 방법 |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| JP2011043830A (ja) * | 1999-03-02 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
-
1992
- 1992-09-07 JP JP23859692A patent/JP2859785B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| JPH0850308A (ja) * | 1994-06-03 | 1996-02-20 | Furontetsuku:Kk | 電気光学素子の製造方法 |
| JP2006003920A (ja) * | 1997-10-31 | 2006-01-05 | Seiko Epson Corp | 液晶装置及び電子機器並びに投射型表示装置 |
| JP2011043830A (ja) * | 1999-03-02 | 2011-03-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| US9153604B2 (en) | 1999-03-02 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6795143B1 (en) | 1999-09-22 | 2004-09-21 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing the same |
| JP2004053630A (ja) * | 2002-07-16 | 2004-02-19 | Sharp Corp | 液晶表示装置及びその製造方法 |
| KR100793357B1 (ko) * | 2005-03-18 | 2008-01-11 | 삼성에스디아이 주식회사 | 박막트랜지스터와 평판표시장치 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2859785B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493048B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US6800873B2 (en) | Semiconductor device and electronic device | |
| US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US5734177A (en) | Semiconductor device, active-matrix substrate and method for fabricating the same | |
| US5940151A (en) | Liquid crystal display and method for fabricating the same | |
| US5877514A (en) | Liquid crystal display device integrated with driving circuit and method for fabricating the same | |
| US10361229B2 (en) | Display device | |
| CN110521003B (zh) | 有源矩阵基板及其制造方法 | |
| US6559906B1 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| US5969377A (en) | Liquid crystal display device integrated with driving circuit and method for fabricating the same | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JP2859785B2 (ja) | アクティブマトリクス基板 | |
| US6781646B2 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| JPH1138439A (ja) | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 | |
| JP3287806B2 (ja) | アクティブマトリクス基板 | |
| JP3504993B2 (ja) | アクティブマトリクス回路 | |
| JPH0456282A (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| JPH11282007A (ja) | 液晶表示装置 | |
| JP3498912B2 (ja) | アクティブマトリクス基板 | |
| JP3281756B2 (ja) | 半導体装置及びそれを用いた液晶パネル | |
| JPH0685440B2 (ja) | 薄膜トランジスタ | |
| JP2002033480A (ja) | 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法 | |
| JP2000196094A (ja) | 薄膜トランジスタ基板および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |