CN110521003B - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN110521003B
CN110521003B CN201880021738.2A CN201880021738A CN110521003B CN 110521003 B CN110521003 B CN 110521003B CN 201880021738 A CN201880021738 A CN 201880021738A CN 110521003 B CN110521003 B CN 110521003B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
insulating layer
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880021738.2A
Other languages
English (en)
Other versions
CN110521003A (zh
Inventor
上田辉幸
北川英树
大东彻
今井元
铃木正彦
西宫节治
菊池哲郎
伊藤俊克
原健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110521003A publication Critical patent/CN110521003A/zh
Application granted granted Critical
Publication of CN110521003B publication Critical patent/CN110521003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

有源矩阵基板的氧化物半导体TFT(201)具有：氧化物半导体层(107)；上部栅极电极(112)，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极(113)和漏极电极(114)，氧化物半导体层(107)在从基板的法线方向观看时包含：第1部分(p1)，其与上部栅极电极重叠；以及第2部分(p2)，其位于第1部分与源极接触区域或漏极接触区域之间，栅极绝缘层未覆盖第2部分，上部栅极电极(112)具有包含与栅极绝缘层接触的合金层(112L)和配置在合金层上的金属层(112U)的层叠结构，金属层由第1金属元素M形成，合金层由包含第1金属元素M的合金形成，第1金属元素M是Cu、Mo或Cr。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及有源矩阵基板，特别是涉及具备氧化物半导体TFT的有源矩阵基板。
背景技术
液晶显示装置等所使用的有源矩阵基板按每个像素具备薄膜晶体管(Thin FilmTransistor；以下为“TFT”)等开关元件。作为这种开关元件，以往以来广泛地使用以非晶硅膜为活性层的TFT(以下为“非晶硅TFT”)或以多晶硅膜为活性层的TFT(以下为“多晶硅TFT”)。
近年来，已提出代替非晶硅、多晶硅而使用氧化物半导体作为TFT的活性层的材料。将具有氧化物半导体膜作为活性层的TFT称为“氧化物半导体TFT”。专利文献1公开了TFT的活性层使用In-Ga-Zn-O系的半导体膜的有源矩阵基板。
氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能比非晶硅TFT高速地动作。另外，氧化物半导体膜以比多晶硅膜简便的工艺形成，因此也能够应用于需要大面积的装置。
有源矩阵基板一般具有显示区域和周边区域。显示区域包含排列为矩阵状的多个像素(像素区域)，也称为有源区域。周边区域位于显示区域的周边，也称为边框区域。
在显示区域中设置有：按每个像素形成的TFT；分别电连接到TFT的栅极电极、源极电极以及漏极电极的栅极总线、源极总线以及像素电极。
在周边区域中配置有用于驱动栅极总线(扫描配线)和源极总线(信号配线)的驱动电路。具体地说，配置有向栅极总线供应栅极信号(扫描信号)的栅极驱动器、用于向源极总线供应源极信号(显示信号)的源极驱动器。栅极驱动器、源极驱动器等驱动电路有时被作为半导体芯片搭载(以COG(Chip On Glass：玻璃上芯片)方式安装)，有时单片(一体)地形成于有源矩阵基板。将单片地形成的驱动电路称为“驱动器单片电路”。驱动器单片电路通常使用TFT来构成。
在本申请说明书中，将在显示区域的各像素中作为开关元件配置的TFT称为“像素TFT”，将构成驱动电路等周边电路的TFT称为“电路TFT”。
氧化物半导体TFT通常具有底栅结构(例如专利文献1)，但是有时也具有顶栅结构。例如专利文献2公开了在氧化物半导体层的上方(与基板相反的一侧)隔着栅极绝缘膜配置有栅极电极的顶栅结构的氧化物半导体TFT。在专利文献2中提出了将栅极电极作为掩模进行栅极绝缘膜的图案化(自对准工艺)。
现有技术文献
专利文献
专利文献1：特开2010-3910号公报
专利文献2：特开2015-109315号公报
发明内容
发明要解决的问题
然而，本申请的发明人经研究发现，例如在专利文献2公开的具有顶栅结构的氧化物半导体TFT中，TFT截止时在源极漏极间流动的电流(截止漏电流)变大，有可能不能得到稳定的特性。详细后述。
本发明是鉴于上述问题而完成的，其目的在于提供具备能降低截止漏电流的氧化物半导体TFT的有源矩阵基板。
用于解决问题的方案
本发明的一实施方式的有源矩阵基板具备基板和支撑于上述基板的氧化物半导体TFT，在上述有源矩阵基板中，上述氧化物半导体TFT具有：氧化物半导体层，其包含：沟道区域；以及源极接触区域和漏极接触区域，其分别配置在上述沟道区域的两侧；上部栅极电极，其隔着栅极绝缘层配置在上述氧化物半导体层的一部分上；以及源极电极和漏极电极，上述源极电极与上述氧化物半导体层的上述源极接触区域接触，上述漏极电极与上述氧化物半导体层的上述漏极接触区域接触，上述氧化物半导体层在从上述基板的法线方向观看时包含：第1部分，其与上述上部栅极电极重叠；以及第2部分，其位于上述第1部分与上述源极接触区域或上述漏极接触区域之间，上述栅极绝缘层未覆盖上述第2部分，上述上部栅极电极具有包含与上述栅极绝缘层接触的合金层和配置在上述合金层上的金属层的层叠结构，上述金属层由第1金属元素M形成，上述合金层由包含上述第1金属元素M的合金形成，上述第1金属元素M是Cu、Mo或Cr。
也可以是，上述合金是以上述第1金属元素M为主体的合金。
也可以是，上述合金包含上述第1金属元素M和第2金属元素X，上述第1金属元素M是Cu，上述第2金属元素X是Mg、Al、Ca、Mo、Mn或Zr。
也可以是，上述栅极绝缘层的厚度为90nm以上200nm以下。
也可以是，上述氧化物半导体层中的至少上述第1部分和上述第2部分包含浓度相对于氧化物半导体为超过0原子％且0.5原子％以下的上述第1金属元素M。
在某实施方式中，上述有源矩阵基板还具备：下部栅极电极，其配置在上述氧化物半导体层与上述基板之间；以及下部绝缘层，其配置在上述下部栅极电极与上述氧化物半导体层之间，在从上述基板的法线方向观看时，上述氧化物半导体层的上述沟道区域与上述上部栅极电极及上述下部栅极电极中的至少一方重叠，在从上述基板的法线方向观看时，上述氧化物半导体层具有位于上述沟道区域与上述源极接触区域或上述漏极接触区域之间的偏移区域，上述偏移区域包含上述第2部分的至少一部分。
在某实施方式中，在从上述基板的法线方向观看时，上述氧化物半导体层的上述第2部分的一部分与上述下部栅极电极重叠。
本发明的另一实施方式的有源矩阵基板具备基板和支撑于上述基板的氧化物半导体TFT和结晶质硅半导体TFT，在上述有源矩阵基板中，具有：显示区域，其由排列为矩阵状的多个像素区域规定；以及周边区域，其位于上述显示区域的周边，上述多个像素区域中的每一个像素区域包含上述氧化物半导体TFT，上述周边区域包含上述结晶质硅半导体TFT，上述结晶质硅半导体TFT具有：结晶质硅半导体层，其包含：第1沟道区域；以及第1源极接触区域和第1漏极接触区域，其分别配置在上述第1沟道区域的两侧；第1栅极电极，其隔着第1栅极绝缘层配置在上述结晶质硅半导体层上；以及第1源极电极和第1漏极电极，上述第1源极电极与上述结晶质硅半导体层的上述第1源极接触区域接触，上述第1漏极电极与上述结晶质硅半导体层的上述第1漏极接触区域接触，上述氧化物半导体TFT具有：氧化物半导体层，其包含：第2沟道区域；以及第2源极接触区域和第2漏极接触区域，其分别配置在上述第2沟道区域的两侧；第2栅极电极，其隔着第2栅极绝缘层配置在上述氧化物半导体层的一部分上；以及第2源极电极和第2漏极电极，上述第2源极电极与上述氧化物半导体层的上述第2源极接触区域接触，上述第2漏极电极与上述氧化物半导体层的上述第2漏极接触区域接触，上述结晶质硅半导体层在从上述基板的法线方向观看时包含：第3部分，其与上述第1栅极电极重叠；以及第4部分，其位于上述第3部分与上述第1源极接触区域或上述第1漏极接触区域之间，上述第1栅极绝缘层覆盖上述结晶质硅半导体层的至少上述第3部分和上述第4部分，上述氧化物半导体层在从上述基板的法线方向观看时包含：第1部分，其与上述第2栅极电极重叠；以及第2部分，其位于上述第1部分与上述第2源极接触区域或上述第2漏极接触区域之间，上述第2栅极绝缘层覆盖上述第1部分并且未覆盖上述第2部分，上述第2栅极电极具有包含与上述第2栅极绝缘层接触的合金层和配置在上述合金层上的金属层的层叠结构，上述金属层由第1金属元素M形成，上述合金层由包含上述第1金属元素M的合金形成，上述第1金属元素M是Cu、Mo或Cr。
也可以是，上述合金是以上述第1金属元素M为主体的合金。
也可以是，上述第1栅极电极具有与上述第2栅极电极相同的层叠结构。
也可以是，上述氧化物半导体层包含In-Ga-Zn-O系半导体。
也可以是，上述氧化物半导体层包含结晶质部分。
也可以是，上述氧化物半导体层具有层叠结构。
本发明的一实施方式的有源矩阵基板的制造方法是具备氧化物半导体TFT的有源矩阵基板的制造方法，包含：在基板上形成氧化物半导体层的工序；以覆盖上述氧化物半导体层的方式形成栅极绝缘层的工序；在上述栅极绝缘层上以与上述栅极绝缘层的上表面接触的方式形成包含第1金属元素M的合金膜，接着，在上述合金膜上形成由上述第1金属元素M形成的金属膜，从而形成包含上述合金膜和上述金属膜的栅极用导电膜的工序；在上述栅极用导电膜的一部分上形成抗蚀剂层，将上述抗蚀剂层作为掩模进行上述栅极用导电膜的图案化，从而形成上部栅极电极的工序；将上述抗蚀剂层和上述上部栅极电极作为掩模进行上述栅极绝缘层的蚀刻，从而使上述氧化物半导体层的一部分露出的工序；使用抗蚀剂剥离液将上述抗蚀剂层从上述上部栅极电极剥离，并且使上述抗蚀剂剥离液与上述氧化物半导体层的露出的部分接触，从而使溶解于上述抗蚀剂剥离液的上述第1金属元素M混入到上述氧化物半导体层的工序；以及形成覆盖上述氧化物半导体层、上述栅极绝缘层以及上述上部栅极电极的层间绝缘层的工序。
也可以是，上述合金膜是以上述第1金属元素M为主体的合金膜。
也可以是，上述氧化物半导体层包含In-Ga-Zn-O系半导体。
也可以是，上述氧化物半导体层包含结晶质部分。
也可以是，上述氧化物半导体层具有层叠结构。
发明效果
根据本发明的实施方式，能提供具备能进一步降低截止漏电流的氧化物半导体TFT的有源矩阵基板。
附图说明
图1的(a)和(b)分别是例示实施方式1的氧化物半导体TFT201的截面图和俯视图。
图2的(a)和(b)分别是示出实施方式1的氧化物半导体TFT201和现有的氧化物半导体TFT900的一部分的截面图。
图3A是示出实施方式1的另一氧化物半导体TFT202的截面图。
图3B的(a)和(b)分别是示出实施方式1中的又一氧化物半导体TFT203、204的截面图。
图4的(a)和(b)分别是示出实施方式1的又一氧化物半导体TFT205的截面图和俯视图。
图5的(a)～(d)分别是用于说明实施方式1的氧化物半导体TFT的制造方法的工序截面图。
图6的(a)～(c)分别是用于说明实施方式1的氧化物半导体TFT的制造方法的工序截面图。
图7是示意性地示出本发明的实施方式的有源矩阵基板100的俯视图。
图8是示意性地示出有源矩阵基板100的截面图，左侧示出设置于周边区域FR的电路TFT，右侧示出设置于显示区域DR的像素TFT。
图9是示意性地示出有源矩阵基板100的俯视图，示出1个像素区域P。
图10是示出比较例的有源矩阵基板900的截面图。
图11的(a)～(d)是用于说明有源矩阵基板100的制造方法的工序截面图。
图12的(a)～(d)是用于说明有源矩阵基板100的制造方法的工序截面图。
图13的(a)～(c)是用于说明有源矩阵基板100的制造方法的工序截面图。
图14的(a)和(b)是用于说明有源矩阵基板100的制造方法的工序截面图。
图15的(a)和(b)是用于说明有源矩阵基板100的制造方法的工序截面图。
图16是示意性地示出本发明的实施方式的有源矩阵基板200的截面图。
图17的(a)～(d)是用于说明有源矩阵基板200的制造方法的工序截面图。
图18的(a)～(c)是用于说明有源矩阵基板200的制造方法的工序截面图。
图19的(a)～(c)是用于说明有源矩阵基板200的制造方法的工序截面图。
图20是示意性地示出本发明的实施方式的有源矩阵基板300的截面图。
图21的(a)～(d)是用于说明有源矩阵基板300的制造方法的工序截面图。
图22的(a)～(c)是用于说明有源矩阵基板300的制造方法的工序截面图。
图23的(a)和(b)是用于说明有源矩阵基板300的制造方法的工序截面图。
图24是例示有源矩阵基板100、200以及300具备的周边电路的俯视图。
具体实施方式
如前所述，在例如专利文献2公开的具有顶栅结构的现有的氧化物半导体TFT中，存在截止漏电流变大的问题。因此，有时使用具有顶栅结构的氧化物半导体TFT作为例如像素TFT是困难的。
本申请的发明人对截止漏电流变大的重要因素进行了研究并获得了以下发现。在专利文献2公开的TFT结构中，源极电极和漏极电极是分别与氧化物半导体层的一部分(称为“源极接触区域”和“漏极接触区域”)接触的。在源极接触区域与漏极接触区域之间，在氧化物半导体层上隔着栅极绝缘膜配置有栅极电极(也称为上部栅极电极或顶栅)。在专利文献2中，栅极绝缘膜是将上部栅极电极作为掩模自对准地形成的。在这种结构中，为了避免源极/漏极-栅极间的导通，在氧化物半导体层中的源极接触区域与漏极接触区域之间，存在既未由栅极电极覆盖也未由栅极绝缘膜覆盖的部分。推测该部分在制造工艺中会被低电阻化，其结果是，截止漏电流变大。
此外可以想到，即使在具有具备顶栅和底栅这两者的双栅结构的情况下，也可能会产生同样的问题。
在本说明书中，在从基板的法线方向观看时，将氧化物半导体层中的与上部栅极电极重叠的部分称为“第1部分”，将位于第1部分与源极接触区域或漏极接触区域之间且未由上部栅极电极和栅极绝缘膜覆盖的部分称为“第2部分”。
在具有上述的结构的氧化物半导体TFT中，为了降低截止漏电流，要求抑制氧化物半导体层的第2部分的低电阻化。
对此，本申请的发明人着眼于当氧化物半导体混入有Cu等金属时氧化物半导体的电阻会变高这一点，并发现利用上部栅极电极所包含的Cu等金属能抑制氧化物半导体层的低电阻化。根据本发明的一实施方式，通过将栅极电极所包含的金属故意混入到氧化物半导体层，能将氧化物半导体层的第1部分高电阻化和/或抑制第2部分的低电阻化。其结果是，能降低截止漏电流，能实现期望的TFT特性。
以下，参照附图说明本发明的实施方式。本发明的实施方式的有源矩阵基板广泛应用于各种显示装置、电子设备等。此外，本发明不限于以下的实施方式。
(实施方式1)
实施方式1的有源矩阵基板包含基板和支撑于基板的至少1个氧化物半导体TFT。氧化物半导体TFT例如配置于有源矩阵基板的各像素，能用作像素TFT。也可以使用氧化物半导体TFT作为像素TFT和构成驱动电路等的电路TFT。
以下，以具有底栅和顶栅这两者的双栅结构的TFT为例进行说明。此外，如后所述，本实施方式的氧化物半导体TFT也可以是仅具有顶栅的单栅结构的TFT。
图1的(a)和(b)分别是例示实施方式1的氧化物半导体TFT201的截面图和俯视图。图1的(a)示出沿着图1的(b)所示的I-I线的截面。
氧化物半导体TFT201具有：基板101；支撑于基板101的下部栅极电极(底栅)103；覆盖下部栅极电极103的下部绝缘层105；以及配置在下部绝缘层105上的氧化物半导体层107。在氧化物半导体层107上，隔着上部绝缘层(也称为栅极绝缘层)109配置有上部栅极电极(顶栅)112。另外，以与氧化物半导体层107的一部分(源极接触区域)107s接触的方式配置有源极电极113，以与氧化物半导体层107的另一部分(漏极接触区域)107d接触的方式配置有漏极电极114。
下部栅极电极103以隔着下部绝缘层105与氧化物半导体层107相对的方式配置。另外，上部栅极电极112以隔着上部绝缘层109与氧化物半导体层107相对的方式配置。因此，下部绝缘层105和上部绝缘层109分别作为栅极绝缘层(有时称为下部栅极绝缘层、上部栅极绝缘层)发挥功能。
在该例子中，上部绝缘层109仅形成在氧化物半导体层107中的与上部栅极电极112重叠的区域。上部绝缘层109也可以是岛状。上部栅极电极112和上部绝缘层109例如也可以使用同一掩模被图案化。在该情况下，也可以是在从基板101的法线方向观看时，上部栅极电极112的周缘与上部绝缘层109的周缘是对齐的。
在从基板101的法线方向观看时，氧化物半导体层107具有：与上部栅极电极112重叠的第1部分p1；以及位于第1部分p1与源极接触区域107s或漏极接触区域107d之间的第2部分p2。上部绝缘层109配置在第1部分p1与上部栅极电极112之间，并且未覆盖第2部分p2。
上部栅极电极112具有包含合金层112L和配置在合金层112L上的金属层112U的层叠结构。合金层112L与上部绝缘层109的上表面接触。
金属层112U由第1金属元素M形成。第1金属元素M是当混入到氧化物半导体层107时会使氧化物半导体的载流子减少的金属，例如是Cu、Mo或Cr。
合金层112L至少包含第1金属元素M和第2金属元素X。第2金属元素X例如可以是Mg、Al、Ca、Mo、Mn、W、Zr等。上述合金可以是二元系合金，也可以是包括3个以上的成分的多元系合金。上述合金也可以包含例如10重量％以上80重量％以下的第2金属元素X。如果第2金属元素X为10重量％以上，能充分提高与上部绝缘层(在此为氧化硅)109的紧贴性。如果为80重量％以下，能将电阻抑制得较低。
合金层112L也可以由以第1金属元素M为主体的合金形成。以第1金属元素M为主体的合金例如可以包含超过50重量％的第1金属元素M，并包含10重量％以上且小于50重量％的第2金属元素X。优选地，包含60重量％以上的第1金属元素M，更优选包含70％重量以上的第1金属元素M。作为一例，也可以金属层112U是Cu层，合金层112L是包括Cu合金的Cu合金层。作为Cu合金，例如可举出Cu-30％Mg、Cu-30％Al、Cu-30％Ca等。
氧化物半导体层107、上部绝缘层109以及上部栅极电极112被层间绝缘层111覆盖。在层间绝缘层111，形成有分别到达氧化物半导体层107的源极接触区域107s和漏极接触区域107d的开口部(接触孔)CHs、CHd。源极电极113配置在层间绝缘层111上和源极开口部CHs内，在源极开口部CHs内与源极接触区域107s接触。漏极电极114配置在层间绝缘层111上和漏极开口部CHd内，在漏极开口部CHd内与漏极接触区域107d接触。优选在从基板101的法线方向观看时，源极电极113和漏极电极114各自与上部栅极电极112不重叠。
在氧化物半导体TFT201中，在氧化物半导体层107中的与下部栅极电极103和上部栅极电极112的至少一方重叠的区域rc形成沟道。将该区域rc称为“沟道区域”。另外，将位于沟道区域rc与源极接触区域107s或漏极接触区域107d之间的区域rf称为“偏移区域”。沟道区域rc包含与上部栅极电极112重叠的第1部分p1。沟道区域rc也可以包含第2部分p2的至少一部分。在该例子中，在从基板101的法线方向观看时，第2部分p2的一部分是与下部栅极电极103重叠的，包含于沟道区域rc。第2部分p2的另一部分是与下部栅极电极103和上部栅极电极112均不重叠的，包含于偏移区域rf。此外，在具有顶栅结构的情况下(在不具有下部栅极电极103的情况下)，第1部分p1是沟道区域rc，第2部分p2是偏移区域rf。
根据本实施方式，利用上部栅极电极112所包含的第1金属元素M，能实现氧化物半导体层107的第1部分p1的高电阻化，并且抑制第2部分p2的低电阻化。以下，更具体地说明。
图2的(a)和(b)分别是示出氧化物半导体TFT201和参考例的氧化物半导体TFT900的一部分的截面图。
在本实施方式中，如图2的(a)所示，通过以与上部绝缘层109接触的方式配置合金层112L，能提高上部绝缘层109(例如氧化硅层)与上部栅极电极112的紧贴性，并且能使金属层112U的第1金属元素M超越合金层112L与上部绝缘层109的界面而混入到氧化物半导体层107的第1部分p1。其结果是，能提高第1部分p1的电阻。这样，在本实施方式中，使Cu等第1金属元素M故意向第1部分p1扩散，实现第1部分p1的高电阻化。
此外，如图2的(b)所示，当在金属层112U的氧化物半导体层107侧配置有Ti膜等屏障金属膜bm时，金属层112U的第1金属元素M被屏障金属膜bm阻碍而不易混入到氧化物半导体层107。在本实施方式中，由于在金属层112U与上部绝缘层109之间不配置屏障金属膜，因此能使第1金属元素M更容易地移动到氧化物半导体层107。
第1金属元素M向第1部分p1的混入量例如能由上部绝缘层109的厚度控制。上部绝缘层109的厚度例如可以为90μm以上200μm以下。如果为200μm以下，则易于使第1金属元素M从上部栅极电极112经由上部绝缘层109扩散到氧化物半导体层107，因此能提高第1部分p1的电阻，更有效地降低截止漏电流。另一方面，如果为90μm以上，则能抑制第1金属元素M过度混入到氧化物半导体层107所引起的导通特性的劣化。第1部分p1例如可以包含浓度相对于氧化物半导体为超过0原子％且0.5原子％以下的第1金属元素M。由此，能实现期望的TFT特性。
而且，根据后述的制造工艺，在上部栅极电极112的图案化工序中，用于除去掩模的光致抗蚀剂的剥离液与氧化物半导体层107中的从上部绝缘层109露出的部分(包含第2部分)接触。此时，溶解在剥离液中的第1金属元素M混入到氧化物半导体层107的露出部分。其结果是，第2部分p2的低电阻化被抑制。此外，即使在不使用这种制造工艺的情况下，只要上部栅极电极112具有上述结构，就也能使氧化物半导体层107的第1部分p1高电阻化，因此能得到降低截止漏电流的效果。
也可以在氧化物半导体层107中，按第1部分p1、第2部分p2、源极接触区域107s以及漏极接触区域107d的顺序电阻变低。或者，根据上部绝缘层109的厚度，有时第2部分p2也会具有比第1部分p1高的电阻。第2部分p2中的第1金属元素M浓度没有特别限定，例如可以是浓度相对于氧化物半导体为超过0原子％且0.5原子％以下。
下部栅极电极103的沟道长度方向的长度也可以大于上部栅极电极112的沟道长度方向的宽度。由此，能将氧化物半导体层107的第2部分p2的一部分作为沟道区域rc发挥功能。换句话说，能使偏移区域rf的沟道长度方向的长度小于氧化物半导体层107中的第2部分p2的沟道长度方向的长度。因此，能确保高的导通电流并且降低截止漏电流。
第2部分p2的沟道长度方向的长度例如可以是4μm以上10μm以下。如果是4μm以上，则能使上部栅极电极112和源极电极113、漏极电极114更可靠地电分离，另外，能降低(或消除)这些电极的重叠电容。而且，能有效地降低截止漏电流。另一方面，如果是10μm以下，则能抑制氧化物半导体TFT201的尺寸的增大。第2部分p2的长度x也可以为氧化物半导体TFT201的沟道长度L的1/4以上1/2以下。
在氧化物半导体TFT201中，上部绝缘层109仅形成在氧化物半导体层107的第1部分p1上，但是只要上部绝缘层109覆盖第1部分p1并且未覆盖第2部分p2即可。例如也可以图3A所示，在从基板101的法线方向观看时，上部栅极电极112位于上部绝缘层109的周缘的内部。在该情况下，氧化物半导体层107中的位于第1部分p1与源极及漏极接触区域107s、107d之间并且从上部绝缘层109露出的部分为第2部分p2。由于第2部分p2是从上部绝缘层109露出的，因此能利用抗蚀剂剥离液使第1金属元素M混入到第2部分p2。在该情况下，第2部分p2和第1部分p1中的第1金属元素M的浓度比位于第2部分p2和第1部分p1之间的部分(虽然被上部绝缘层109覆盖但未被上部栅极电极112覆盖的部分)pi中的第1金属元素M的浓度高。
另外，也可以如图3B的(a)所示，在从基板101的法线方向观看时，以与第2部分p2和第1部分p1的整体重叠的方式配置有下部栅极电极103。在该情况下，沟道区域rc包含第2部分p2和第1部分p1。另外，不形成偏移区域rf。而且，如图3B的(b)所示，如果在从基板101的法线方向观看时，下部栅极电极103的整体以与上部栅极电极112重叠的方式配置，则第1部分p1成为沟道区域，第2部分p2成为偏移区域。
上述氧化物半导体TFT201具有双栅结构，但是氧化物半导体TFT201也可以具有仅具备上部栅极电极112的单栅结构。在该情况下，也可以在下部绝缘层105的基板101侧设置对氧化物半导体层107的沟道区域进行遮光的遮光膜来代替下部栅极电极103。或者，也可以如图4的(a)和(b)所示，在氧化物半导体层107的基板101侧不形成导电膜。
在本实施方式中，上部栅极电极112具有2层结构，但是上部栅极电极112只要包含合金层112L和金属层112U即可，也可以具有3层以上的层叠结构。但是，优选在金属层112U的基板101侧不包含Ti膜等屏障金属层。
＜氧化物半导体TFT201的制造方法＞
接下来，说明氧化物半导体TFT201的制造方法的例子。图5和图6是用于说明氧化物半导体TFT201的制造方法的工序截面图。
首先，如图5的(a)所示，在基板101上形成下部栅极电极103。具体地说，在基板101上沉积第1导电膜后，将第1导电膜图案化，从而得到下部栅极电极103。第1导电膜的材料例如是MoW合金。下部栅极电极103的厚度例如为50nm以上500nm以下。接着，以覆盖下部栅极电极103的方式形成下部绝缘层105。下部绝缘层105例如可以是氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiNxOy)层等。下部绝缘层105的厚度例如为150nm以上500nm以下。
接下来，如图5的(b)所示，在下部绝缘层105上形成氧化物半导体层107。具体地说，在下部绝缘层105沉积氧化物半导体膜后，将氧化物半导体膜图案化，从而能形成氧化物半导体层107。氧化物半导体层107的厚度例如为10nm以上150nm以下。
接着，以覆盖氧化物半导体层107的方式形成成为上部绝缘层的绝缘膜109’。绝缘膜109’例如是氧化硅(SiOx)层。绝缘膜109’的厚度例如为90nm以上200nm以下。
接下来，如图5的(c)所示，在绝缘膜109’上沉积成为上部栅极电极的第2导电膜(厚度：60nm以上700nm以下)112’。在此，按顺序沉积包含第1金属元素M和第2金属元素X的合金膜112L’、以及包括第1金属元素M的金属膜112U’。金属膜112U’例如可以是Cu膜、Mo膜或Cr膜。在金属膜112U’是Cu膜的情况下，合金膜112L’例如可以是Cu-Mg系、Cu-Al系、Cu-Ca系、Cu-Mo系、Cu-Mn系等Cu合金膜。作为形成Cu和合金的第2金属元素X，除了上述的Mg、Al、Ca、Mo、Mn以外，也可举出W、Zr等。
接下来，如图5的(d)所示，通过将第2导电膜112’图案化来形成上部栅极电极112。具体地说，首先，通过光刻工序，在第2导电膜112’的一部分上，形成成为蚀刻掩模的抗蚀剂层R。接着，将抗蚀剂层R作为掩模，使用湿式蚀刻进行第2导电膜112’的图案化。由此，得到具有包含合金层112L和金属层112U的层叠结构的上部栅极电极112。
合金层112L的厚度例如为30nm以上200nm以下。由此，能抑制电阻的增大并且确保与栅极绝缘层109的紧贴性。另外，金属层112U的厚度例如为30nm以上500nm以下。金属层112U也可以比合金层112L厚。
之后，将抗蚀剂层R作为掩模，使用干式蚀刻进行绝缘膜109’的图案化，得到上部绝缘层109。氧化物半导体层107中的除了隔着上部绝缘层109与上部栅极电极112重叠的部分(第1部分)p1以外的部分露出。
接下来，如图6的(a)所示，使用抗蚀剂剥离液将抗蚀剂层R除去。此时，抗蚀剂剥离液与氧化物半导体层107中的未被上部绝缘层109和上部栅极电极112覆盖的部分(露出部分)107r接触，从而，溶解到抗蚀剂剥离液中的第1金属元素M的一部分混入到氧化物半导体层107的露出部分107r。由此，能抑制氧化物半导体层107的露出部分107r的低电阻化。抗蚀剂剥离液的种类没有特别限定，例如能适合使用包含链烷醇胺、二醇类和水作为主要成分的剥离液(N405)。
此外，也可以以保护氧化物半导体层107为目的，除去抗蚀剂层R后，将上部栅极电极112作为掩模进行上部绝缘层109的图案化。然而，在该情况下，不能利用抗蚀剂层R的除去工序使第1金属元素M混入到氧化物半导体层107。相对于此，在本实施方式的制造方法中，在将上部绝缘层109图案化后进行抗蚀剂层R的除去，因此能使包含第1金属元素M的抗蚀剂剥离液与氧化物半导体层107接触。
接下来，如图6的(b)所示，以覆盖氧化物半导体层107、上部绝缘层109以及上部栅极电极112的方式形成层间绝缘层111。层间绝缘层111例如是氧化硅(SiOx)层、氮化硅(SiNx)层或氧氮化硅(SiNxOy)层。另外，层间绝缘层111也可以具有这些层层叠而成的层叠结构。层间绝缘层111的厚度例如为150nm以上500nm以下。
层间绝缘层111例如可以具有以氧化硅层为下层，以氮化硅层为上层的层叠结构。如果与氧化物半导体层107接触的下层为氧化硅层等供氧性的层，则能抑制氧化物半导体层107的第2部分p2被层间绝缘层111低电阻化。
之后，在层间绝缘层111，以使氧化物半导体层107的一部分露出的方式形成源极开口部CHs和漏极开口部CHd。
接下来，如图6的(c)所示，在层间绝缘层111上和源极开口部CHs及漏极开口部CHd内，形成源极电极113和漏极电极114。源极电极113和漏极电极114能通过在层间绝缘层111上沉积源极/漏极用的第3导电膜后将第3导电膜图案化而形成。作为第3导电膜的材料，例如，能使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。源极电极113和漏极电极114的厚度例如为100nm以上500nm以下。氧化物半导体层107的露出部分107r(图6的(a))中的与源极电极113、漏极电极114接触的区域通过与这些电极接触而被低电阻化，成为源极接触区域107s、漏极接触区域107d。这样，制造氧化物半导体TFT201。
(实施方式2)
以下，参照附图说明本发明的实施方式2的有源矩阵基板。本实施方式的有源矩阵基板在同一基板上具备将结晶质硅半导体层作为活性层的结晶质硅半导体TFT(称为“第2TFT”)和实施方式1中说明的氧化物半导体TFT(称为“第2TFT”)。
图7是示意性地示出有源矩阵基板100的俯视图。
如图7所示，有源矩阵基板100具有显示区域DR和周边区域FR。显示区域DR由多个像素区域P规定。多个像素区域P排列为包含多个行和多个列的矩阵状。显示区域DR有时也被称为“有源区域”。周边区域FR位于显示区域DR的周边。周边区域FR有时也被称为“边框区域”。在周边区域FR设置有周边电路(未图示)。
也参照图8和图9说明有源矩阵基板100的更具体的构成。图8和图9分别是示意性地示出有源矩阵基板100的截面图和俯视图。在图8中，左侧示出设置于周边区域FR的电路TFT，右侧示出设置于显示区域DR的像素TFT。图9中示出1个像素区域P。图8和图9中例示了FFS(Fringe Field Switching：边缘场开关)模式的液晶显示装置所使用的有源矩阵基板100。
如图8和图9所示，有源矩阵基板100具备基板1和支撑于基板1的第1TFT10和第2TFT20。第1TFT10配置在周边区域FR内。第2TFT20配置在显示区域DR内。
第1TFT10包含结晶质硅半导体层11作为活性层。即，第1TFT10是结晶质硅TFT。另外，第1TFT10是构成周边电路的电路TFT。第1TFT10不仅具有上述的结晶质硅半导体层11，还具有第1栅极绝缘层GI1、第1栅极电极12、第1源极电极13以及第1漏极电极14。
在本实施方式中，结晶质硅半导体层11是多晶硅层(例如低温多晶硅(LTPS)层)。在图示的例子中，在基板1上设置有底涂层(基底层)2，结晶质硅半导体层11设置在底涂层2上。
第1栅极绝缘层GI1设置在结晶质硅半导体层11上。在本实施方式中，包含第1栅极绝缘层GI1的第1绝缘层IL1形成在底涂层2和结晶质硅半导体层11上，第1绝缘层IL1的一部分(覆盖结晶质硅半导体层11的部分)作为第1栅极绝缘层GI1发挥功能。
第1栅极电极12设置在第1栅极绝缘层GI1上。第1栅极电极12隔着第1栅极绝缘层GI1与结晶质硅半导体层11相对。
第1源极电极13和第1漏极电极14电连接到结晶质硅半导体层11。在本实施方式中，在第1绝缘层IL1上设置有包含覆盖第1栅极电极12的部分的第2绝缘层(层间绝缘层)IL2。第2绝缘层IL2是不具有层叠结构的单个层。另外，在第2绝缘层IL2上设置有第3绝缘层(保护层)IL3。第1源极电极13和第1漏极电极14设置在第3绝缘层IL3上。第1源极电极13和第1漏极电极14在形成于第1绝缘层IL1(第1栅极绝缘层GI1)、第2绝缘层IL2以及第3绝缘层IL3的第1接触孔CH1和第2接触孔CH2中分别连接到结晶质硅半导体层11的一部分(第1源极接触区域、第1漏极接触区域)。
结晶质硅半导体层11在从基板1的法线方向观看时包含：与第1栅极电极12重叠的第3部分；以及位于第3部分与第1源极接触区域或第1漏极接触区域之间的第4部分。第1栅极绝缘层GI1覆盖结晶质硅半导体层11的至少第3部分和第4部分。
第2TFT20包含氧化物半导体层21作为活性层。即，第2TFT20是氧化物半导体TFT。另外，第2TFT20是配置于多个像素区域P中的每一个像素区域P的像素TFT。第2TFT20不仅具有上述的氧化物半导体层21，还具有第2栅极绝缘层GI2、第2栅极电极22、第2源极电极23以及第2漏极电极24。
氧化物半导体层21例如包含In-Ga-Zn-O系半导体。氧化物半导体层21设置在第2绝缘层IL2上。
第2栅极绝缘层GI2设置在氧化物半导体层21上。第2栅极绝缘层GI2仅在与第2栅极电极22重叠的区域形成为岛状。
第2栅极电极22设置在第2栅极绝缘层GI2上。第2栅极电极22隔着第2栅极绝缘层GI2与氧化物半导体层21相对。虽然未图示，但是第2栅极电极22具有与参照图1前述的上部栅极电极112同样的层叠结构。
第2源极电极23和第2漏极电极24电连接到氧化物半导体层21。第3绝缘层IL3包含覆盖氧化物半导体层21、第2栅极绝缘层GI2以及第2栅极电极22的部分，第2源极电极23和第2漏极电极24设置在第3绝缘层IL3上。第2源极电极23和第2漏极电极24在形成于第3绝缘层IL3的第3接触孔CH3和第4接触孔CH4内分别连接到氧化物半导体层21。在从基板101的法线方向观看时，第2源极电极23和第2漏极电极24各自与第2栅极电极22不重叠。
在第3绝缘层IL3上，以覆盖第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的方式设置有第4绝缘层(保护层)IL4。
氧化物半导体层21在从基板1的法线方向观看时包含：与第2栅极电极22重叠的第1部分；以及位于第1部分与第2源极接触区域或第2漏极接触区域之间的第2部分。第2栅极绝缘层GI2覆盖第1部分并且未覆盖第2部分。
如上所述，第1TFT10和第2TFT20各自具有顶栅结构。
另外，有源矩阵基板100具备栅极总线(扫描配线)GL、源极总线(信号配线)SL、像素电极30以及共用电极31。
栅极总线GL在行方向上延伸，电连接到第2TFT20的第2栅极电极22。在图示的例子中，栅极总线GL中的与氧化物半导体层21重叠的部分作为第2栅极电极22发挥功能。
源极总线SL在列方向上延伸，电连接到第2TFT20的第2源极电极23。在图示的例子中，从源极总线SL延伸设置有第2源极电极23。
共用电极31共用地设置于多个像素区域P，被赋予在显示区域DR整体中共用的电位。在本实施方式中，在第4绝缘层IL4上设置有平坦化层7，共用电极31设置在平坦化层7上。平坦化层7由有机绝缘材料(例如感光性树脂材料)形成。
像素电极30设置于多个像素区域P中的每一个像素区域P，电连接到第2TFT20的第2漏极电极24。在本实施方式中，以覆盖共用电极31的方式设置有电介质层8，像素电极30设置在电介质层8上。像素电极30在形成于第4绝缘层IL4、平坦化层7以及电介质层8的像素接触孔CHP中连接到第2漏极电极24。像素电极30具有至少1个(在图9所示的例子中为3个)狭缝30a。
有源矩阵基板100还具备第1遮光层9a和第2遮光层9b。第1遮光层9a设置在结晶质硅半导体层11的下方。第1遮光层9a在从基板101的法线方向观看时与结晶质硅半导体层11重叠。第2遮光层9b设置在氧化物半导体层21的下方。第2遮光层9b在从基板101的法线方向观看时与氧化物半导体层21重叠。第1遮光层9a和第2遮光层9b被底涂层2覆盖。
本实施方式的有源矩阵基板100通过具有上述的构成，能提高像素TFT(第2TFT20)的电流驱动力，而不会发生电路TFT(第1TFT10)的可靠性的降低、显示质量的降低。以下，与比较例的有源矩阵基板作比较说明其原因。图10是示出比较例的有源矩阵基板900的截面图。
如图10所示，比较例的有源矩阵基板900具备基板901和支撑于基板901的第1TFT910和第2TFT920。第1TFT910配置在周边区域FR内。第2TFT920配置在显示区域DR内。
在比较例的有源矩阵基板900中，如以下说明的那样，第1TFT910具有顶栅结构，第2TFT920具有底栅结构。
第1TFT910是包含结晶质硅半导体层911作为活性层的结晶质硅TFT，是电路TFT。第1TFT910不仅具有上述的结晶质硅半导体层911，还具有第1栅极绝缘层GI1’、第1栅极电极912、第1源极电极913以及第1漏极电极914。
结晶质硅半导体层911设置在形成于基板901上的底涂层902上。在结晶质硅半导体层911的下方，以与结晶质硅半导体层911重叠的方式设置有遮光层909。第1栅极绝缘层GI1’设置在结晶质硅半导体层911上。更具体地说，包含第1栅极绝缘层GI1’的第1绝缘层IL1’形成在底涂层902和结晶质硅半导体层911上，第1绝缘层IL1’的一部分(覆盖结晶质硅半导体层911的部分)作为第1栅极绝缘层GI1’发挥功能。
第1栅极电极912以隔着第1栅极绝缘层GI1’与结晶质硅半导体层911相对的方式设置在第1栅极绝缘层GI1’上。第1源极电极913和第1漏极电极914电连接到结晶质硅半导体层911。在第1绝缘层IL1’上，设置有包含覆盖第1栅极电极912的部分的第2绝缘层IL2’，第1源极电极913和第1漏极电极914设置在第2绝缘层IL2’上。第1源极电极913和第1漏极电极914在形成于第1绝缘层IL1’和第2绝缘层Il2’的第1接触孔CH1’和第2接触孔CH2’中分别连接到结晶质硅半导体层911。
第2TFT920是包含氧化物半导体层921作为活性层的氧化物半导体TFT，是像素TFT。第2TFT920不仅具有上述的氧化物半导体层921，还具有第2栅极绝缘层GI2’、第2栅极电极922、第2源极电极923以及第2漏极电极924。
第2栅极电极922设置在第1绝缘层IL1’上。第2栅极电极922被第2绝缘层IL2’覆盖。第2绝缘层IL2’中的覆盖第2栅极电极922的部分作为第2栅极绝缘层GI2’发挥功能。
氧化物半导体层921设置在第2栅极绝缘层GI2’上，隔着第2栅极绝缘层GI2’与第2栅极电极922相对。第2源极电极923和第2漏极电极924分别以与氧化物半导体层921的上表面接触的方式设置。
在第2绝缘层IL2’上，以覆盖第1源极电极913、第1漏极电极914、第2源极电极923以及第2漏极电极924的方式设置有第3绝缘层IL3’。
在第3绝缘层IL3’上设置有平坦化层907，在平坦化层907上设置有共用电极931。以覆盖共用电极931的方式设置有电介质层908，在电介质层908上设置有像素电极930。像素电极930在形成于第3绝缘层IL3’、平坦化层907以及电介质层908的像素接触孔CHP’中连接到第2漏极电极924。
如上所述，在比较例的有源矩阵基板900中，作为电路TFT的第1TFT910具有顶栅结构，作为像素TFT的第2TFT920具有底栅结构。在具有底栅结构的第2TFT920中，为了确保源极-栅极间的耐压，第2栅极绝缘层GI2’的厚度d大，因此电流驱动力会降低。
通过提高栅极电压Vg(即提高栅极信号的高电平电位Vgh)，能增大第2TFT920的导通电流Ion，即提高电流驱动力。然而，作为电路TFT的第1TFT910是结晶质硅TFT，其耐压低，因此当高的高电平电位Vgh被作为栅极电压Vg供应到其中时，有可能漏电流变大，或可靠性降低。
另外，在具有底栅结构的第2TFT920中，考虑对位精度等进行设计，使得存在在从基板法线方向观看时第2漏极电极924与第2栅极电极922重叠的区域(图10中的由虚线包围的区域OR)。因此，栅极-漏极间电容Cgd比较大，栅极-漏极间电容Cgd的差别也变大。因此，闪烁的面内分布变大，会产生显示质量的降低。
如上所述，在比较例的有源矩阵基板900中，若提高像素TFT(第2TFT920)的电流驱动力，则电路TFT(第1TFT910)的可靠性、显示质量会降低。
相对于此，在本实施方式的有源矩阵基板100中，第1TFT10和第2TFT20各自具有顶栅结构。即，不仅作为电路TFT的第1TFT10具有顶栅结构，而且作为像素TFT的第2TFT20也具有顶栅结构。
当第2TFT20是顶栅结构时，不存在第2栅极电极22和第2源极电极23仅隔着第2栅极绝缘层GI2重叠的区域，因此能减小第2栅极绝缘层GI2的厚度。因此，能提高第2TFT20的电流驱动力。另外，无需将第2栅极电极22与第2漏极电极24配置为重叠，因此能减小栅极-漏极间寄生电容Cgd。因此，能大幅减小闪烁的面内分布，能抑制显示质量的降低。
此外，在第2遮光层9b由导电材料形成的情况下，第2遮光层9b也可以电连接到第2栅极电极22。由此，施加到第2栅极电极22的栅极电压也被施加到第2遮光层9b，因此能使第2遮光层9b作为第2TFT20的另外的栅极电极(背栅电极)发挥功能。因此，能进一步增大第2TFT20的导通电流而进一步提高电流驱动力。在第2遮光层9b电连接到第2栅极电极22的情况下，优选氧化物半导体层21不具有层叠结构(单层)。
接下来，说明有源矩阵基板100的制造方法的例子。图11～图15是用于说明有源矩阵基板100的制造方法的工序截面图。
首先，如图11的(a)所示，在基板1上形成第1遮光层9a和第2遮光层9b。具体地说，在基板1上沉积遮光膜后，将遮光膜图案化，从而能形成第1遮光层9a和第2遮光层9b。遮光膜的材料例如为MoW合金。第1遮光层9a和第2遮光层9b的厚度例如为50nm以上500nm以下。
接下来，如图11的(b)所示，以覆盖基板1、第1遮光层9a以及第2遮光层9b的方式形成底涂层2。底涂层2例如具有包含氮化硅(SiNx)层作为下层，包含氧化硅(SiOx)层作为上层的层叠结构，但当然不限于此。
接下来，如图11的(c)所示，在底涂层2上形成结晶质硅半导体层11(在此为多晶硅层)。具体地说，首先，在底涂层2上沉积非晶硅(a-Si)膜，接下来，使非晶硅膜结晶化，从而形成多晶硅膜。非晶硅膜的沉积例如能通过等离子体CVD法、溅射法等进行。非晶硅膜的结晶化例如能通过准分子激光的照射进行。接下来，通过将多晶硅膜图案化，能形成岛状的结晶质硅半导体层11。结晶质硅半导体层11的厚度例如为30nm以上100nm以下。
之后，如图11的(d)所示，以覆盖底涂层2和结晶质硅半导体层11的方式，形成包含第1栅极绝缘层GI1的第1绝缘层IL1。第1绝缘层IL1例如是氧化硅(SiOx)层。第1绝缘层IL1的厚度例如为50nm以上200nm以下。
接下来，如图12的(a)所示，在第1绝缘层IL1上，以隔着第1绝缘层IL1与结晶质硅半导体层11相对方式形成第1栅极电极12。具体地说，在第1绝缘层IL1上沉积栅极用导电膜后，将栅极用导电膜图案化，从而能形成第1栅极电极12。作为栅极用导电膜的材料，例如，能使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。另外，第1栅极电极12也可以具有包含由不同的导电材料形成的多个层的层叠结构。第1栅极电极12的厚度例如为50nm以上500nm以下。
接下来，将第1栅极电极12作为掩模，将杂质注入到结晶质硅半导体层11，从而形成源极区域和漏极区域。结晶质硅半导体层11中的未被注入杂质的区域成为沟道区域(活性区域)。
之后，如图12的(b)所示，以覆盖第1绝缘层IL1和第1栅极电极12的方式形成第2绝缘层IL2。第2绝缘层IL2例如是氧化硅层(SiOx)层、氮化硅(SiNx)层或氧氮化硅(SiNxOy)层。第2绝缘层IL2的厚度例如为150nm以上500nm以下。
接下来，如图12的(c)所示，在第2绝缘层IL2上形成氧化物半导体层21。具体地说，在第2绝缘层IL2上沉积氧化物半导体膜后，将氧化物半导体膜图案化，从而能形成氧化物半导体层21。氧化物半导体层21的厚度例如为10nm以上150nm以下。
接下来，如图12的(d)所示，在氧化物半导体层21上形成第2栅极绝缘层GI2和第2栅极电极22。具体地说，首先，以覆盖氧化物半导体层21的方式沉积绝缘膜后，在其上沉积栅极用导电膜。接下来，使用抗蚀剂掩模将栅极用导电膜图案化，从而形成第2栅极电极22。之后，与第2栅极电极22使用相同抗蚀剂掩模，将栅极绝缘膜的未由第2栅极电极22覆盖的部分除去，从而能形成第2栅极绝缘层GI2。第2栅极绝缘层GI2例如为氧化硅(SiOx)层。第2栅极绝缘层GI2的厚度例如为90nm以上200nm以下。作为第2栅极电极22的栅极用导电膜(层叠膜)的材料也可以与前述的第2导电膜112’的材料相同。第2栅极电极22的厚度例如为30nm以上500nm以下。之后，用剥离液将抗蚀剂掩模除去。此时，与前述的实施方式同样，剥离液所包含的第1金属元素M混入到氧化物半导体层21中的未被第2栅极绝缘层GI2覆盖的部分。
接下来，如图13的(a)所示，以覆盖氧化物半导体层21、第2栅极绝缘层GI2以及第2栅极电极22的方式形成第3绝缘层IL3。第3绝缘层IL3例如是氧化硅(SiOx)层、氮化硅(SiNx)层或氧氮化硅(SiNxOy)层。另外，第3绝缘层IL3也可以具有这些层层叠而成的层叠结构。第3绝缘层IL3的厚度例如为150nm以上500nm以下。之后，在第1绝缘层IL1、第2绝缘层IL2以及第3绝缘层IL3，以使结晶质硅半导体层11的一部分(源极区域和漏极区域)露出的方式形成第1接触孔CH1和第2接触孔CH2。另外，在第3绝缘层IL3，以使氧化物半导体层21的一部分(源极接触区域和漏极接触区域)露出的方式形成第3接触孔CH3和第4接触孔CH4。
接下来，如图13的(b)所示，在第3绝缘层IL3上，形成第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24。具体地说，在第3绝缘层IL3上沉积源极/漏极用导电膜后，将源极/漏极用导电膜图案化，从而能形成第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24。作为源极/漏极用导电膜的材料，例如，能使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的厚度例如为100nm以上500nm以下。
之后，如图13的(c)所示，以覆盖第3绝缘层IL3、第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的方式形成第4绝缘层IL4。第4绝缘层IL4例如是氮化硅(SiNx)层。第4绝缘层IL4的厚度例如为100nm以上500nm以下。
接下来，如图14的(a)所示，在第4绝缘层IL4上形成平坦化层7。平坦化层7例如由感光性树脂材料形成。平坦化层7的厚度例如为1.5μm以上3.0μm以下。在平坦化层7的后来成为像素接触孔CHP的区域，形成有开口部7a。
接下来，如图14的(b)所示，在平坦化层7上形成共用电极31。具体地说，在平坦化层7上沉积透明导电膜后，将透明导电膜图案化，从而能形成共用电极31。作为透明导电膜的材料，例如能使用ITO。共用电极31的厚度例如为40nm以上150nm以下。
接下来，如图15的(a)所示，以覆盖平坦化层7和共用电极31的方式形成电介质层8。电介质层8例如是氮化硅(SiNx)层。电介质层8的厚度例如为100nm以上400nm以下。接下来，在电介质层8和第4绝缘层IL4的成为像素接触孔CHP的区域形成开口部，从而形成像素接触孔CHP。
之后，如图15的(b)所示，在电介质层8上形成像素电极30。具体地说，在电介质层8上沉积透明导电膜后，将透明导电膜图案化，从而能形成像素电极30。作为透明导电膜的材料，例如能使用ITO。像素电极30的厚度例如为40nm以上150nm以下。这样，能得到有源矩阵基板100。
(实施方式3)
参照图16说明本实施方式的有源矩阵基板200。图16是示意性地示出有源矩阵基板200的截面图。
在本实施方式的有源矩阵基板200中，绝缘层的层叠数与实施方式2的有源矩阵基板100不同。在实施方式2的有源矩阵基板100中，在底涂层2与平坦化层7之间，层叠有5层的绝缘层，具体地说，为第1绝缘层IL1(包含第1栅极绝缘层GI1)、第2绝缘层IL2、第2栅极绝缘层GI2、第3绝缘层IL3以及第4绝缘层IL4。相对于此，如后所述，在本实施方式的有源矩阵基板200中，在底涂层2与平坦化层7之间，层叠有4层的绝缘层，具体地说，为第1绝缘层IL1(包含第1栅极绝缘层GI1)、第2栅极绝缘层GI2、第2绝缘层IL2以及第3绝缘层IL3。
如图16所示，有源矩阵基板200具备：第1TFT10，其是配置在周边区域FR内的电路TFT；以及第2TFT20，其是配置在显示区域DR内的像素TFT。
第1TFT10是包含结晶质硅半导体层11作为活性层的结晶质硅TFT。第1TFT10不仅具有结晶质硅半导体层11，还具有第1栅极绝缘层GI1、第1栅极电极12、第1源极电极13以及第1漏极电极14。
结晶质硅半导体层11设置在底涂层2上。第1栅极绝缘层GI1设置在结晶质硅半导体层11上。包含第1栅极绝缘层GI1的第1绝缘层IL1形成在底涂层2和结晶质硅半导体层11上，第1绝缘层IL1的一部分(覆盖结晶质硅半导体层11的部分)作为第1栅极绝缘层GI1发挥功能。
第1栅极电极12设置在第1栅极绝缘层GI1上。第1栅极电极12隔着第1栅极绝缘层GI1与结晶质硅半导体层11相对。
第1源极电极13和第1漏极电极14电连接到结晶质硅半导体层11。在本实施方式中，在第1绝缘层IL1上，设置有包含覆盖第1栅极电极12的部分的第2绝缘层IL2。第1源极电极13和第1漏极电极14设置在第2绝缘层IL2上。第1源极电极13和第1漏极电极14在形成于第1绝缘层IL1(第1栅极绝缘层GI1)和第2绝缘层IL2的第1接触孔CH1和第2接触孔CH2中分别连接到结晶质硅半导体层11。
第2TFT20是包含氧化物半导体层21作为活性层的氧化物半导体TFT。第2TFT20不仅具有氧化物半导体层21，还具有第2栅极绝缘层GI2、第2栅极电极22、第2源极电极23以及第2漏极电极24。
氧化物半导体层21设置在第1绝缘层IL1上。第2栅极绝缘层GI2设置在氧化物半导体层21上。第2栅极绝缘层GI2仅在与第2栅极电极22重叠的区域形成为岛状。
第2栅极电极22设置在第2栅极绝缘层GI2上。第2栅极电极22隔着第2栅极绝缘层GI2与氧化物半导体层21相对。第2栅极电极22具有与参照图1前述的上部栅极电极112同样的层叠结构。
第2源极电极23和第2漏极电极24电连接到氧化物半导体层21。第2绝缘层IL2包含覆盖氧化物半导体层21、第2栅极绝缘层GI2以及第2栅极电极22的部分，第2源极电极23和第2漏极电极24设置在第2绝缘层IL2上。第2源极电极23和第2漏极电极24在形成于第2绝缘层IL2的第3接触孔CH3和第4接触孔CH4中分别连接到氧化物半导体层21。在从基板101的法线方向观看时，第2源极电极23和第2漏极电极24各自与第2栅极电极22不重叠。
在第2绝缘层IL2上，以覆盖第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的方式设置有第3绝缘层IL3。
如上所述，第1TFT10和第2TFT20各自具有顶栅结构。
在第3绝缘层IL3上设置有平坦化层7，在平坦化层7上设置有共用电极31。以覆盖共用电极31的方式设置有电介质层8，在电介质层8上设置有像素电极30。像素电极30在形成于第3绝缘层IL3、平坦化层7以及电介质层8的像素接触孔CHP中连接到第2漏极电极24。
在结晶质硅半导体层11的下方，以在从基板101的法线方向观看时与结晶质硅半导体层11重叠的方式设置有第1遮光层9a。另外，在氧化物半导体层21的下方，以在从基板101的法线方向观看时与氧化物半导体层21重叠的方式设置有第2遮光层9b。
在本实施方式的有源矩阵基板200中，第1TFT10和第2TFT20也各自具有顶栅结构，从而与实施方式2的有源矩阵基板100同样，能提高像素TFT(第2TFT20)的电流驱动力，而不会发生电路TFT(第1TFT10)的可靠性的降低、显示质量的降低。
另外，本实施方式的有源矩阵基板200与实施方式2的有源矩阵基板100相比绝缘层的层叠数少，因此能削减制造时的工序数，能实现制造成本的降低。
此外，与实施方式2的有源矩阵基板100同样，在本实施方式的有源矩阵基板200中，在第2遮光层9b由导电材料形成的情况下，第2遮光层9b也可以电连接到第2栅极电极22。由此，能使第2遮光层9b作为第2TFT20的另外的栅极电极(背栅电极)发挥功能，因此能进一步增大第2TFT20的导通电流而进一步提高电流驱动力。
接下来，说明有源矩阵基板200的制造方法的例子。图17和图18是用于说明有源矩阵基板200的制造方法的工序截面图。
首先，如图17的(a)所示，在基板1上，依次形成第1遮光层9a、第2遮光层9b、底涂层2、结晶质硅半导体层11、第1绝缘层IL1(包含第1栅极绝缘层GI1)以及第1栅极电极12。对于实施方式2的有源矩阵基板100，这些工序能与参照图11的(a)～图12的(a)说明的工序同样地进行。之后，将第1栅极电极12作为掩模，将杂质注入到结晶质硅半导体层11，从而形成源极区域和漏极区域。结晶质硅半导体层11中的未被注入杂质的区域成为沟道区域(活性区域)。
接下来，如图17的(b)所示，在第1绝缘层IL1上形成氧化物半导体层21。具体地说，在第1绝缘层IL1上沉积氧化物半导体膜后，将氧化物半导体膜图案化，从而能形成氧化物半导体层21。氧化物半导体层21的厚度例如为10nm以上15nm以下。
接下来，如图17的(c)所示，在氧化物半导体层21上形成第2栅极绝缘层GI2和第2栅极电极22。具体地说，首先，以覆盖氧化物半导体层21的方式沉积绝缘膜后，在其上沉积栅极用导电膜。接下来，使用抗蚀剂掩模将栅极用导电膜图案化，从而形成第2栅极电极22。之后，与第2栅极电极22使用相同抗蚀剂掩模，将绝缘膜的未被第2栅极电极22覆盖的部分除去，从而能形成第2栅极绝缘层GI2。第2栅极绝缘层GI2例如是氧化硅(SiOx)层。第2栅极绝缘层GI2的厚度例如为90nm以上200nm以下。作为第2栅极电极22的栅极用导电膜(层叠膜)的材料也可以与前述的第2导电膜112’的材料相同。第2栅极电极22的厚度例如为30nm以上500nm以下。之后，用剥离液将抗蚀剂掩模除去。此时，与前述的实施方式同样，剥离液所包含的第1金属元素M混入到氧化物半导体层21中的未被第2栅极绝缘层GI2覆盖的部分。
之后，如图17的(d)所示，以覆盖第1栅极电极12、氧化物半导体层21、第2栅极绝缘层GI2以及第2栅极电极22的方式形成第2绝缘层IL2。第2绝缘层IL2例如是氧化硅(SiOx)层、氮化硅(SiNx)层或氧氮化硅(SiNxOy)层。另外，第2绝缘层IL2也可以具有这些层层叠而成的层叠结构。第2绝缘层IL2的厚度例如为150nm以上500nm以下。之后，在第1绝缘层IL1和第2绝缘层IL2，以使结晶质硅半导体层11的一部分(源极区域和漏极区域)露出的方式形成第1接触孔CH1和第2接触孔CH2。另外，在第2绝缘层IL2，以使氧化物半导体层21的一部分(源极接触区域和漏极接触区域)露出的方式形成第3接触孔CH3和第4接触孔CH4。
接下来，如图18的(a)所示，在第2绝缘层IL2上，形成第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24。具体地说，在第2绝缘层IL2上沉积源极/漏极用导电膜后，将源极/漏极用导电膜图案化，从而能形成第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24。作为源极/漏极用导电膜的材料，例如，能使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的厚度例如为100nm以上500nm以下。
接下来，如图18的(b)所示，形成覆盖第2绝缘层IL2、第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的第3绝缘层IL3。第3绝缘层IL3例如是氮化硅(SiNx)层。第3绝缘层IL3的厚度例如为100nm以上500nm以下。
之后，如图18的(c)所示，在第3绝缘层IL3上，依次形成平坦化层7、共用电极31、电介质层8以及像素电极30。对于实施方式2的有源矩阵基板100，这些工序能与参照图14的(a)～图15的(b)说明的工序同样地进行。这样，能得到有源矩阵基板200。
此外，在上述的说明中，示出了氧化物半导体膜在形成第2栅极绝缘层GI2和第2栅极电极22前被图案化的例子，但是如图19所示，氧化物半导体膜也可以在形成第2栅极绝缘层GI2和第2栅极电极22后被图案化。
具体地说，首先，如图19的(a)所示，在第1绝缘层IL1上沉积氧化物半导体膜21’。接下来，如图19的(b)所示，在氧化物半导体膜21’上形成第2栅极绝缘层GI2和第2栅极电极22。之后，如图19的(c)所示，将氧化物半导体膜21’图案化，从而形成氧化物半导体层21。
若如参照图19的(a)至(c)说明的那样，在形成第2栅极绝缘层GI2和第2栅极电极22后将氧化物半导体膜21’图案化，则在对成为第2栅极绝缘层GI2的绝缘膜进行蚀刻时，氧化物半导体膜21’会作为蚀刻阻挡物发挥功能，能防止第1绝缘层IL1被过蚀刻。
(实施方式4)
参照图20说明本实施方式的有源矩阵基板300。图20是示意性地示出有源矩阵基板300的截面图。
在本实施方式的有源矩阵基板300中，绝缘层的层叠数与实施方式2和3的有源矩阵基板100和200不同。如后所述，本实施方式的有源矩阵基板300在底涂层2与平坦化层7之间具备第1栅极绝缘层GI1、第2栅极绝缘层GI2、第1绝缘层IL1以及第2绝缘层IL2。但是，第1栅极绝缘层GI1和第2栅极绝缘层GI2是由同一绝缘膜形成的，因此底涂层2与平坦化层7之间的绝缘层的层叠数是3。另外，在本实施方式中，第1栅极电极12和第2栅极电极22由同一导电膜形成(即通过将同一导电膜图案化而同时形成)。
如图20所示，有源矩阵基板300具备：第1TFT10，其是配置在周边区域FR内的电路TFT；以及第2TFT20，其是配置在显示区域DR内的像素TFT。
第1TFT10是包含结晶质硅半导体层11作为活性层的结晶质硅TFT。第1TFT10不仅具有结晶质硅半导体层11，还具有第1栅极绝缘层GI1、第1栅极电极12、第1源极电极13以及第1漏极电极14。
结晶质硅半导体层11设置在底涂层2上。第1栅极绝缘层GI1设置在结晶质硅半导体层11上。
第1栅极电极12设置在第1栅极绝缘层GI1上。第1栅极电极12隔着第1栅极绝缘层GI1与结晶质硅半导体层11相对。
第1源极电极13和第1漏极电极14电连接到结晶质硅半导体层11。在本实施方式中，设置有包含覆盖第1栅极绝缘层GI1和第1栅极电极12的部分的第1绝缘层IL1，第1源极电极13和第1漏极电极14设置在第1绝缘层IL1上。第1源极电极13和第1漏极电极14在形成于第1绝缘层IL1和第1栅极绝缘层GI1的第1接触孔CH1和第2接触孔CH2中分别连接到结晶质硅半导体层11。
第2TFT20是包含氧化物半导体层21作为活性层的氧化物半导体TFT。第2TFT20不仅具有氧化物半导体层21，还具有第2栅极绝缘层GI2、第2栅极电极22、第2源极电极23以及第2漏极电极24。
氧化物半导体层21设置在底涂层2上。第2栅极绝缘层GI2设置在氧化物半导体层21上。第2栅极绝缘层GI2仅在与第2栅极电极22重叠的区域形成为岛状。
第2栅极电极22设置在第2栅极绝缘层GI2上。第2栅极电极22隔着第2栅极绝缘层GI2与氧化物半导体层21相对。虽然未图示，但是第2栅极电极22具有与参照图1前述的上部栅极电极112同样的层叠结构。
第2源极电极23和第2漏极电极24电连接到氧化物半导体层21。第1绝缘层IL1包含覆盖氧化物半导体层21、第2栅极绝缘层GI2以及第2栅极电极22的部分，第2源极电极23和第2漏极电极24设置在第1绝缘层IL1上。第2源极电极23和第2漏极电极24在形成于第1绝缘层IL1的第3接触孔CH3和第4接触孔CH4中分别连接到氧化物半导体层21。在从基板101的法线方向观看时，第2源极电极23和第2漏极电极24各自与第2栅极电极22不重叠。
在第1绝缘层IL1上，以覆盖第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的方式设置有第2绝缘层IL2。
如上所述，第1TFT10和第2TFT20各自具有顶栅结构。
在第2绝缘层IL2上设置有平坦化层7，在平坦化层7上设置有共用电极31。以覆盖共用电极31的方式设置有电介质层8，在电介质层8上设置有像素电极30。像素电极30在形成于第2绝缘层IL2、平坦化层7以及电介质层8的像素接触孔CHP中连接到第2漏极电极24。
在结晶质硅半导体层11的下方，以在从基板101的法线方向观看时与结晶质硅半导体层11重叠的方式设置有第1遮光层9a。另外，在氧化物半导体层21的下方，以在从基板101的法线方向观看时与氧化物半导体层21重叠的方式设置有第2遮光层9b。
在本实施方式的有源矩阵基板300中，第1TFT10和第2TFT20也各自具有顶栅结构，从而与实施方式2和3的有源矩阵基板100和200同样，能提高像素TFT(第2TFT20)的电流驱动力，而不会发生电路TFT(第1TFT10)的可靠性的降低、显示质量的降低。
另外，在本实施方式的有源矩阵基板300中，绝缘层的层叠数比实施方式3的有源矩阵基板200进一步少，因此能进一步削减制造时的工序数，能实现制造成本的进一步降低。
此外，与实施方式2的有源矩阵基板100同样，在本实施方式的有源矩阵基板300中，在第2遮光层9b由导电材料形成的情况下，第2遮光层9b也可以电连接到第2栅极电极22。由此，能使第2遮光层9b作为第2TFT20的另外的栅极电极(背栅电极)发挥功能，能进一步增大第2TFT20的导通电流而进一步提高电流驱动力。
接下来，说明有源矩阵基板300的制造方法的例子。图21～图23是用于说明有源矩阵基板300的制造方法的工序截面图。
首先，如图21的(a)所示，在基板1上依次形成第1遮光层9a、第2遮光层9b、底涂层2以及结晶质硅半导体层11。对于实施方式2的有源矩阵基板100，这些工序能与参照图11的(a)～图11的(c)说明的工序同样地进行。
接下来，如图21的(b)所示，在底涂层2上形成氧化物半导体层21。具体地说，在底涂层2上沉积氧化物半导体膜后，将氧化物半导体膜图案化，从而能形成氧化物半导体层21。氧化物半导体层21的厚度例如为10nm以上150nm以下。
接下来，如图21的(c)所示，以覆盖底涂层2、结晶质硅半导体层11以及氧化物半导体层21的方式形成成为第1栅极绝缘层GI1和第2栅极绝缘层GI2的绝缘膜GI’。绝缘膜GI’例如是氧化硅(SiOx)膜。绝缘膜GI’的厚度例如为90nm以上200nm以下。
之后，如图21的(d)所示，在绝缘膜GI’上，以隔着绝缘膜GI’与结晶质硅半导体层11相对的方式形成第1栅极电极12，并且以隔着绝缘膜GI’与氧化物半导体层21相对的方式形成第2栅极电极22。具体地说，在绝缘膜GI’上沉积栅极用导电膜后，使用第1抗蚀剂掩模将栅极用导电膜图案化，从而能形成第1栅极电极12和第2栅极电极22。栅极用导电膜的(层叠膜)材料也可以与前述的第2导电膜112’的材料相同。第1栅极电极12和第2栅极电极22的厚度例如为30nm以上500nm以下。
接下来，将第1栅极电极12作为掩模，将杂质注入到结晶质硅半导体层11，从而形成源极区域和漏极区域。结晶质硅半导体层11中的未被注入杂质的区域成为沟道区域(活性区域)。
接下来，如图22的(a)所示，将绝缘膜GI’图案化，从而形成第1栅极绝缘层GI1和第2栅极绝缘层GI2。在此，还设置用于形成第1栅极绝缘层GI1的第2抗蚀剂掩模，使用第2抗蚀剂掩模进行第1栅极绝缘层GI1的图案化。将栅极电极22作为掩模进行第2栅极绝缘层GI2的图案化。
之后，如图22的(b)所示，以覆盖第1栅极电极12、第2栅极电极22、氧化物半导体层21等的方式形成第1绝缘层IL1。第1绝缘层IL1例如是氧化硅(SiOx)层、氮化硅(SiNx)层或氧氮化硅(SiNxOy)层。另外，第1绝缘层IL1也可以具有这些层层叠而成的层叠结构。第1绝缘层IL1的厚度例如为150nm以上500nm以下。之后，在第1绝缘层IL1和第1栅极绝缘层GI1，以使结晶质硅半导体层11的一部分(源极区域和漏极区域)露出的方式形成第1接触孔CH1和第2接触孔CH2。另外，在第1绝缘层IL1，以使氧化物半导体层21的一部分(源极接触区域和漏极接触区域)露出的方式形成第3接触孔CH3和第4接触孔CH4。
接下来，如图22的(c)所示，在第1绝缘层IL1上形成第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24。具体地说，在第1绝缘层IL1上沉积源极/漏极用导电膜后，将源极/漏极用导电膜图案化，从而能形成第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24。作为源极/漏极用导电膜的材料，例如，能使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的厚度例如为100nm以上500nm以下。
接下来，如图23的(a)所示，形成覆盖第1绝缘层IL1、第1源极电极13、第1漏极电极14、第2源极电极23以及第2漏极电极24的第2绝缘层IL2。第2绝缘层IL2例如是氮化硅(SiNx)层。第2绝缘层IL2的厚度例如为100nm以上500nm以下。
之后，如图23的(b)所示，在第2绝缘层IL2上依次形成平坦化层7、共用电极31、电介质层8以及像素电极30。对于实施方式2的有源矩阵基板100，这些工序能与参照图14的(a)～图15的(b)说明的工序同样地进行。这样，能得到有源矩阵基板300。
此外，实施方式2～4的有源矩阵基板并不局限于液晶显示装置，也能适合应用于底部发光型的有机EL(电致发光)显示装置。
(关于氧化物半导体)
氧化物半导体层107、21所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大致垂直于层面取向的结晶质氧化物半导体等。
如已经说明的那样，在使第2遮光层9b作为第2TFT20的背栅电极发挥功能的情况下，优选氧化物半导体层21不具有层叠结构(是单层)。
在不使第2遮光层9b作为第2TFT20的背栅电极发挥功能(即第2遮光层9b未电连接到第2栅极电极22)的情况下，氧化物半导体层21也可以具有2层以上的层叠结构。在氧化物半导体层21具有层叠结构的情况下，氧化物半导体层21可以包含非晶质氧化物半导体层和结晶质氧化物半导体层，也可以包含结晶结构不同的多个结晶质氧化物半导体层，另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层21具有包含上层和下层的2层结构的情况下，优选上层所包含的氧化物半导体的能隙比下层所包含的氧化物半导体的能隙大。不过，在这些层的能隙的差比较小的情况下，下层的氧化物半导体的能隙也可以比上层的氧化物半导体的能隙大。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报中。为了参考，将特开2014-007399号公报的公开内容全部援引到本说明书中。
氧化物半导体层107、21例如可以包含In、Ga以及Zn中的至少1种金属元素。在本发明的实施方式中，氧化物半导体层107、21例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层21能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大致垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的公开内容全部援引到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如，在包含多个像素的显示区域的周边设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层107、21也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层21也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。此外，无论氧化物半导体的种类如何，通过Cu、Mo、Cr等金属元素的混入，氧化物半导体都会被高电阻化。
(周边电路)
参照图24说明设置在周边区域FR的周边电路的例子。
在图24所示的例子中，在周边区域FR设置有栅极驱动器电路61、检查电路62以及源极切换(SSD)电路63。未图示的栅极总线连接到栅极驱动器电路的端子。源极总线SL经由SSD电路63连接到源极驱动器的驱动器IC64的端子。SSD电路63从连接到驱动器IC64的各端子的1个视频信号线将视频数据分配给多个(在此为3个)源极总线SL。
本发明的实施方式的有源矩阵基板100、200、300具备的第1TFT10能构成栅极驱动器电路61、检查电路62和/或源极切换(SSD)电路63。
(显示装置)
本发明的实施方式的有源矩阵基板适合应用于显示装置，例如，适合应用于液晶显示装置、有机EL显示装置。液晶显示装置能具备：本发明的实施方式的有源矩阵基板；以与有源矩阵基板相对的方式配置的相对基板；以及设置在有源矩阵基板和相对基板之间的液晶层。此外，至此以FFS模式的液晶显示装置用的有源矩阵基板为例进行了说明，但是本发明的实施方式的有源矩阵基板能应用于各种显示模式的液晶显示装置。本发明的实施方式的有源矩阵基板能应用于FFS以外的横电场模式(例如IPS模式)的液晶显示装置、纵电场模式(例如，TN模式、垂直取向模式)的液晶显示装置。另外，有机EL显示装置能具备：本发明的实施方式的有源矩阵基板；设置在像素电极上的有机层；以及设置在有机层上的共用电极。
工业上的可利用性
本发明的实施方式的有源矩阵基板适合应用于以液晶显示装置为首的各种显示装置。
附图标记说明
101：基板
103：下部栅极电极
105：下部绝缘层
107：氧化物半导体层
107s：源极接触区域
107d：漏极接触区域
107r：露出部分
109：上部绝缘层
111：层间绝缘层
112：上部栅极电极
112L：合金层
112U：金属层
113：源极电极
114：漏极电极
201、202、203、204、205：氧化物半导体TFT
CHd：漏极开口部
CHs：源极开口部
R：抗蚀剂层
bm：屏障金属膜
p1：氧化物半导体层的第1部分
p2：氧化物半导体层的第2部分
rc：沟道区域
rf：偏移区域
1：基板
2：底涂层
6：彩色滤光片层
7：平坦化层
8：电介质层
9a：第1遮光层
9b：第2遮光层
10：第1TFT
11：结晶质硅半导体层
12：第1栅极电极
13：第1源极电极
14：第1漏极电极
20：第2TFT
21：氧化物半导体层
22：第2栅极电极
23：第2源极电极
24：第2漏极电极
30：像素电极
30a：狭缝
31：共用电极
61：栅极驱动器电路
62：检查电路
63：源极切换电路
64：驱动器IC
100、200、300：有源矩阵基板
CH1：第1接触孔
CH2：第2接触孔
CH3：第3接触孔
CH4：第4接触孔
CHP：像素接触孔
GI1：第1栅极绝缘层
GI2：第2栅极绝缘层
IL1：第1绝缘层
IL2：第2绝缘层
IL3：第3绝缘层
IL4：第4绝缘层
GL：栅极总线
GL1：第1栅极总线
GL2：第2栅极总线
SL：源极总线
DR：显示区域
FR：周边区域
P：像素区域。

Claims (4)

1.一种有源矩阵基板的制造方法，是具备氧化物半导体TFT的有源矩阵基板的制造方法，其特征在于，包含：
在基板上形成氧化物半导体层的工序；
以覆盖上述氧化物半导体层的方式形成栅极绝缘层的工序；
在上述栅极绝缘层上以与上述栅极绝缘层的上表面接触的方式形成包含第1金属元素M的合金膜，接着，在上述合金膜上形成由上述第1金属元素M形成的金属膜，从而形成包含上述合金膜和上述金属膜的栅极用导电膜的工序；
在上述栅极用导电膜的一部分上形成抗蚀剂层，将上述抗蚀剂层作为掩模进行上述栅极用导电膜的图案化，从而形成上部栅极电极的工序；
将上述抗蚀剂层和上述上部栅极电极作为掩模进行上述栅极绝缘层的蚀刻，从而使上述氧化物半导体层的一部分露出的工序；
使用抗蚀剂剥离液将上述抗蚀剂层从上述上部栅极电极剥离，并且使上述抗蚀剂剥离液与上述氧化物半导体层的露出的部分接触，从而使溶解于上述抗蚀剂剥离液的上述第1金属元素M混入到上述氧化物半导体层的工序；以及
形成覆盖上述氧化物半导体层、上述栅极绝缘层以及上述上部栅极电极的层间绝缘层的工序。
2.根据权利要求1所述的有源矩阵基板的制造方法，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
3.根据权利要求2所述的有源矩阵基板的制造方法，
上述氧化物半导体层包含结晶质部分。
4.根据权利要求1至3中的任意一项所述的有源矩阵基板的制造方法，
上述氧化物半导体层具有层叠结构。
CN201880021738.2A 2017-03-27 2018-03-19 有源矩阵基板及其制造方法 Active CN110521003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-061592 2017-03-27
JP2017061592 2017-03-27
PCT/JP2018/010862 WO2018180723A1 (ja) 2017-03-27 2018-03-19 アクティブマトリクス基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN110521003A CN110521003A (zh) 2019-11-29
CN110521003B true CN110521003B (zh) 2023-06-09

Family

ID=63675670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880021738.2A Active CN110521003B (zh) 2017-03-27 2018-03-19 有源矩阵基板及其制造方法

Country Status (3)

Country Link
US (1) US11038001B2 (zh)
CN (1) CN110521003B (zh)
WO (1) WO2018180723A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
US10950677B2 (en) * 2018-12-05 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
WO2020184533A1 (ja) * 2019-03-11 2020-09-17 株式会社ジャパンディスプレイ 表示装置及び半導体装置
KR102662566B1 (ko) * 2019-12-31 2024-04-30 엘지디스플레이 주식회사 표시 장치
CN111244110B (zh) * 2020-01-19 2023-04-18 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子装置
US11631704B2 (en) * 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法
CN105849875A (zh) * 2013-12-26 2016-08-10 株式会社半导体能源研究所 半导体装置及其制造方法
US20170075155A1 (en) * 2015-09-11 2017-03-16 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2015109315A (ja) 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
JP2016057547A (ja) * 2014-09-11 2016-04-21 シャープ株式会社 Ｍｅｍｓディスプレイおよびその製造方法
JP6358434B2 (ja) * 2014-09-25 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
JP6358595B2 (ja) * 2014-10-07 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法
CN105849875A (zh) * 2013-12-26 2016-08-10 株式会社半导体能源研究所 半导体装置及其制造方法
US20170075155A1 (en) * 2015-09-11 2017-03-16 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same

Also Published As

Publication number Publication date
US11038001B2 (en) 2021-06-15
CN110521003A (zh) 2019-11-29
WO2018180723A1 (ja) 2018-10-04
US20200020756A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
CN110521003B (zh) 有源矩阵基板及其制造方法
CN108140675B (zh) 半导体装置及其制造方法
US10558097B2 (en) Active matrix substrate and demultiplexer circuit
US11551629B2 (en) Active matrix substrate, liquid crystal display device, and organic EL display device
CN110931508B (zh) 有源矩阵基板及其制造方法
US20170125452A1 (en) Semiconductor device
CN112071860B (zh) 有源矩阵基板以及其制造方法
US9806105B2 (en) Thin film transistor substrate, display device including a thin film transistor substrate, and method of forming a thin film transistor substrate
US9608008B2 (en) Active matrix substrate and method for producing same
US11721704B2 (en) Active matrix substrate
CN111722446B (zh) 有源矩阵基板的制造方法
US20190296050A1 (en) Active matrix substrate and method for manufacturing same
KR20180027684A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10263016B2 (en) Active matrix substrate and method for producing the same
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2023081048A (ja) アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
US9437745B2 (en) Semiconductor device and method for manufacturing same
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US20230178561A1 (en) Active matrix substrate and method for manufacturing same
JP7461988B2 (ja) アクティブマトリクス基板および表示装置
CN115734672A (zh) 有源矩阵基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant