CN115734672A - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN115734672A
CN115734672A CN202211024990.3A CN202211024990A CN115734672A CN 115734672 A CN115734672 A CN 115734672A CN 202211024990 A CN202211024990 A CN 202211024990A CN 115734672 A CN115734672 A CN 115734672A
Authority
CN
China
Prior art keywords
oxide semiconductor
tft
layer
region
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211024990.3A
Other languages
English (en)
Inventor
原健吾
大东彻
菊池哲郎
铃木正彦
西宫节治
高畑仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Publication of CN115734672A publication Critical patent/CN115734672A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

一种有源矩阵基板，具备第1TFT和第2TFT，第1TFT具有：第1氧化物半导体层，其包含第1沟道区域；第1栅极电极，其配置在第1氧化物半导体层的基板侧；沟道保护层，其配置在第1氧化物半导体层的与基板相反的一侧，覆盖第1沟道区域；以及比沟道保护层靠上层的第1源极电极和第1漏极电极，第2TFT具有：第2氧化物半导体层；第2栅极电极，其配置在第2氧化物半导体层的与基板相反的一侧；以及第2源极电极和第2漏极电极，其配置在覆盖第2栅极电极的层间绝缘层上，第1氧化物半导体层和第2氧化物半导体层是由相同的层叠氧化物半导体膜形成的，第1TFT的沟道保护层与第2TFT的栅极绝缘层是由相同的绝缘膜形成的。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及有源矩阵基板及其制造方法。
背景技术
液晶显示装置、有机电致发光(EL)显示装置等所使用的有源矩阵基板具有：显示区域，其具有多个像素；以及显示区域以外的区域(非显示区域或边框区域)。在显示区域，按每个像素具备薄膜晶体管(Thin Film Transistor；以下称为“TFT”)等开关元件。作为这种开关元件，一直以来广泛使用以非晶硅膜为活性层的TFT(以下称为“非晶硅TFT”)或以多晶硅膜为活性层的TFT(以下称为“多晶硅TFT”)。
作为TFT的活性层的材料，提出了使用氧化物半导体来代替非晶硅或多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能以高速进行动作。
TFT的结构大体分为底栅结构和顶栅结构。当前，氧化物半导体TFT大多采用底栅结构，但也提出了使用顶栅结构(例如专利文献1)。在顶栅结构中，由于能够使栅极绝缘层变薄，因此会得到高的电流供应性能。
在有源矩阵基板的非显示区域，有时单片(一体)地形成有包含TFT的周边电路。例如，通过单片地形成驱动电路，会实现非显示区域的窄小化、安装工序简化所带来的成本降低。在非显示区域中，也可以是栅极驱动电路形成为单片，源极驱动电路以COG(Chip onGlass；玻璃上芯片)方式安装。在智能手机等窄边框化的要求高的设备中，有时也会单片地形成也被称为源极切换(Source Shared Driving：SSD)电路的解复用电路。
在本说明书中，将配置在显示区域的各像素的TFT(在有机EL显示装置所使用的有源矩阵基板中，是构成像素电路的多个TFT)称为“像素TFT”。另外，将构成设置在非显示区域的周边电路的TFT称为“周边电路TFT”。
在有源矩阵基板中，从制造工艺的观点出发，优选周边电路TFT也使用与像素TFT相同的氧化物半导体膜，并且使用共同的工艺来形成。因此，周边电路TFT和像素TFT通常具有相同的结构。这些TFT的特性也可能大致相同。
现有技术文献
专利文献
专利文献1：特开2015-109315号公报
发明内容
发明要解决的问题
但是，周边电路TFT和像素TFT所要求的特性各自不同。另外，即使是在周边电路TFT之中，根据用途的不同，所要求的特性也不同。
而且，在有机EL显示装置所使用的有源矩阵基板中，在1个像素内设置有包含至少两种像素TFT(称为“驱动用像素TFT”和“选择用像素TFT”。)的像素电路。选择用像素TFT具有改变对驱动用像素TFT的施加电压来选择像素的功能。驱动用像素TFT具有供应发光所需的电流的功能。选择用像素TFT与驱动用像素TFT承担不同的功能，因此，各自所要求的特性也可能不同。
在像这样具备用途不同的多个TFT的有源矩阵基板中，为了使各TFT能够具有根据用途而要求的特性，要求分别制作具有不同特性的多个氧化物半导体TFT。
本发明的实施方式是鉴于上述情况而完成的，其目的在于提供一种具备特性相互不同的多个氧化物半导体TFT的有源矩阵基板。
用于解决问题的方案
本说明书公开了以下项目所述的有源矩阵基板以及有源矩阵基板的制造方法。
[项目1]
一种有源矩阵基板，
具备：基板；以及多个氧化物半导体TFT，其支撑于上述基板，包含第1TFT和第2TFT，
上述第1TFT具有：
第1氧化物半导体层，其包含第1沟道区域；
第1栅极电极，其隔着下部绝缘层配置在上述第1氧化物半导体层的上述基板侧，并且在从上述基板的法线方向来看时与上述第1沟道区域重叠；
沟道保护层，其配置在上述第1氧化物半导体层的与上述基板相反的一侧，至少覆盖上述第1沟道区域；以及
第1源极电极和第1漏极电极，其与上述沟道保护层相比配置于上层，并电连接到上述第1氧化物半导体层，
上述第2TFT具有：
第2氧化物半导体层，其包含第2沟道区域；
第2栅极电极，其隔着栅极绝缘层配置在上述第2氧化物半导体层的与上述基板相反的一侧，并且在从上述基板的法线方向来看时与上述第2沟道区域重叠；以及
第2源极电极和第2漏极电极，其配置在覆盖上述第2栅极电极的层间绝缘层上，并且电连接到上述第2氧化物半导体层，
上述第1氧化物半导体层和上述第2氧化物半导体层是由相同的层叠氧化物半导体膜形成的，上述层叠氧化物半导体膜具有层叠结构，上述层叠结构包含：高迁移率氧化物半导体膜，其具有相对高的迁移率；以及低迁移率氧化物半导体膜，其配置在上述高迁移率氧化物半导体膜的上述基板侧，具有比上述高迁移率氧化物半导体膜低的迁移率，
上述第1TFT的上述沟道保护层与上述第2TFT的上述栅极绝缘层是由相同的绝缘膜形成的。
[项目2]
根据项目1所述的有源矩阵基板，
上述下部绝缘层的厚度大于上述栅极绝缘层的厚度。
[项目3]
根据项目1或2所述的有源矩阵基板，
上述第2TFT还包含下部导电层，上述下部导电层是与上述第1TFT的上述第1栅极电极由相同的导电膜形成的，上述下部导电层在从上述基板的法线方向来看时与上述第2氧化物半导体层的至少一部分重叠。
[项目4]
根据项目3所述的有源矩阵基板，
上述下部导电层与上述第2栅极电极电连接，作为上述第2TFT的下部栅极电极发挥功能。
[项目5]
根据项目1至4中的任意一项所述的有源矩阵基板，
上述第1TFT的上述第1源极电极和上述第1漏极电极中的至少一方是与上述第2TFT的上述第2栅极电极由相同的导电膜形成的。
[项目6]
根据项目1至5中的任意一项所述的有源矩阵基板，
上述第1TFT的上述第1源极电极和上述第1漏极电极中的至少一方与上述第2TFT的上述第2源极电极和上述第2漏极电极是由相同的导电膜形成的。
[项目7]
根据项目1至6中的任意一项所述的有源矩阵基板，
上述第1TFT的上述第1源极电极和上述第1漏极电极中的至少一方是与上述第2TFT的上述第2栅极电极由相同的导电膜形成的电极，上述电极电连接到与上述第2TFT的上述第2源极电极和上述第2漏极电极由相同的导电膜形成的上部电极。
[项目8]
根据项目1至7中的任意一项所述的有源矩阵基板，
上述第1TFT的上述沟道保护层和上述第2TFT的上述栅极绝缘层是相互分离的。
[项目9]
根据项目1至7中的任意一项所述的有源矩阵基板，
上述第1TFT的上述沟道保护层和上述第2TFT的上述栅极绝缘层是相互相连的。
[项目10]
根据项目9所述的有源矩阵基板，
上述绝缘膜具有源极侧开口部和漏极侧开口部，上述源极侧开口部和上述漏极侧开口部在从上述基板的法线方向来看时位于上述栅极绝缘层的两侧，并且使上述第2氧化物半导体层的一部分露出。
[项目11]
根据项目1至10中的任意一项所述的有源矩阵基板，
上述第1氧化物半导体层还包含第1源极接触区域和第1漏极接触区域，上述第1源极接触区域和上述第1漏极接触区域在从上述基板的法线方向来看时位于上述第1沟道区域的两侧，上述第1源极接触区域电连接到上述第1源极电极，上述第1漏极接触区域电连接到上述第1漏极电极，
上述沟道保护层覆盖上述第1氧化物半导体层中的上述第1沟道区域，并且使上述第1源极接触区域和上述第1漏极接触区域露出，
上述第2氧化物半导体层包含第2源极接触区域和第2漏极接触区域，上述第2源极接触区域和上述第2漏极接触区域在从上述基板的法线方向来看时位于上述第2沟道区域的两侧，上述第2源极接触区域电连接到上述第2源极电极，上述第2漏极接触区域电连接到上述第2漏极电极，
上述栅极绝缘层覆盖上述第2氧化物半导体层中的包含上述第2沟道区域的第1区域，并且使包含上述第2源极接触区域和上述第2漏极接触区域的第2区域露出。
[项目12]
根据项目11所述的有源矩阵基板，
在上述第2氧化物半导体层中，上述第2区域是电阻率比上述第1区域低的区域，
在上述第1氧化物半导体层中，上述第1源极接触区域和上述第1漏极接触区域是电阻率比被上述沟道保护层覆盖的部分低的区域。
[项目13]
根据项目12所述的有源矩阵基板，
上述第1区域具有：在从上述基板的法线方向来看时与上述第2栅极电极重叠的上述第2沟道区域；以及与上述栅极绝缘层重叠但与上述第2栅极电极不重叠的旁侧区域，上述旁侧区域位于上述第2沟道区域与上述第2源极接触区域及上述第2漏极接触区域之间，
上述第2沟道区域的电阻率比上述旁侧区域的电阻率和上述第1沟道区域的电阻率高。
[项目14]
根据项目1至13中的任意一项所述的有源矩阵基板，
上述有源矩阵基板具有：显示区域，其包含多个像素区域；以及非显示区域，其设置在上述显示区域的周边，
上述多个像素区域各自具有像素电路，上述像素电路包含：选择用像素TFT、驱动用像素TFT以及电容元件，
上述驱动用像素TFT是上述第1TFT，
上述选择用像素TFT是上述第2TFT。
[项目15]
根据项目1至13中的任意一项所述的有源矩阵基板，
上述有源矩阵基板具有：显示区域，其包含多个像素区域；以及非显示区域，其设置在上述显示区域的周边，
还具备：
像素TFT，其配置在上述多个像素区域中的每一个像素区域；以及
周边电路，其配置在上述非显示区域，并且包含多个电路TFT，
上述像素TFT是上述第1TFT，
上述多个电路TFT包含上述第2TFT。
[项目16]
根据项目1至15中的任意一项所述的有源矩阵基板，
上述低迁移率氧化物半导体膜和上述高迁移率氧化物半导体膜均包含In-Ga-Zn-O系半导体，
上述高迁移率氧化物半导体膜中的In相对于全部金属元素的原子个数比高于上述低迁移率氧化物半导体膜中的In相对于全部金属元素的原子个数比。
[项目17]
根据项目1至15中的任意一项所述的有源矩阵基板，
上述高迁移率氧化物半导体膜包含Sn，上述低迁移率氧化物半导体膜不包含Sn或者以比上述高迁移率氧化物半导体膜低的浓度包含Sn。
[项目18]
根据项目1至15中的任意一项所述的有源矩阵基板，
上述低迁移率氧化物半导体膜和/或上述高迁移率氧化物半导体膜包含In-Ga-Zn-O系半导体，上述In-Ga-Zn-O系半导体包含结晶质部分。
[项目19]
一种有源矩阵基板的制造方法，是项目1至18中的任意一项所述的有源矩阵基板的制造方法，
包含如下工序：在由上述沟道保护层将上述第1氧化物半导体层的至少一部分覆盖并且由上述栅极绝缘层将上述第2氧化物半导体层的一部分覆盖的状态下，进行使上述层叠氧化物半导体膜低电阻化的低电阻化处理，从而，使上述第2氧化物半导体层中的未被上述栅极绝缘层覆盖的部分的电阻率比上述第1氧化物半导体层中的被上述沟道保护层覆盖的部分和上述第2氧化物半导体层中的被上述栅极绝缘层覆盖的部分的电阻率小。
发明效果
根据本发明的一个实施方式，会提供具备特性不同的多个氧化物半导体TFT的有源矩阵基板。
附图说明
图1A是例示出有源矩阵基板中的第1TFT100和第2TFT200的俯视图。
图1B是图1A所示的Ib-Ib线处的截面图。
图2是例示出第1TFT100和第2TFT200的Vg-Id特性的图。
图3A是示出有源矩阵基板中的第1TFT100和第2TFT200的另一例子的俯视图。
图3B是图3A所示的IIIb-IIIb线处的截面图。
图4是示出第1TFT100和第2TFT200的又一例子的俯视图。
图5A是示出第1TFT100和第2TFT200的又一例子的俯视图。
图5B是图5A所示的Vb-Vb线处的截面图。
图6A是示出有源矩阵基板的制造方法的工序截面图。
图6B是示出有源矩阵基板的制造方法的工序截面图。
图6C是示出有源矩阵基板的制造方法的工序截面图。
图6D是示出有源矩阵基板的制造方法的工序截面图。
图6E是示出有源矩阵基板的制造方法的工序截面图。
图6F是示出有源矩阵基板的制造方法的工序截面图。
图6G是示出有源矩阵基板的制造方法的工序截面图。
图7A是示出有源矩阵基板的另一制造方法的工序截面图。
图7B是示出有源矩阵基板的另一制造方法的工序截面图。
图7C是示出有源矩阵基板的另一制造方法的工序截面图。
图7D是示出有源矩阵基板的另一制造方法的工序截面图。
图8A是示出有源矩阵基板的又一制造方法的工序截面图。
图8B是示出有源矩阵基板的又一制造方法的工序截面图。
图8C是示出有源矩阵基板的又一制造方法的工序截面图。
图9是示出有源矩阵基板1001的平面结构的一个例子的概略图。
图10A是示出有源矩阵基板1001中的像素TFT101的截面图。
图10B是示出有源矩阵基板1001中的像素TFT101的另一例子的截面图。
图11是示出有源矩阵基板1002的平面结构的一个例子的概略图。
图12是例示出像素电路300的图。
图13是示出有源矩阵基板1002中的驱动用像素TFT102和选择用像素TFT202的截面图。
图14是示出有源矩阵基板的又一制造方法的工序截面图。
附图标记说明
1：基板
3：下部绝缘层
10：层间绝缘层
13：上部绝缘层
21：栅极电极
22：下部导电层
22g：下部连接部
31g：开口部
41：氧化物半导体层
41c：沟道区域
41d：漏极接触区域
41s：源极接触区域
42：氧化物半导体层
42c：沟道区域
42d：漏极接触区域
42s：源极接触区域
51～54：开口部
61：沟道保护层
62：栅极绝缘层
71、81a、83：源极电极
72、82a、84：漏极电极
73：栅极电极
73g：上部连接部
81：上部源极电极
82：上部漏极电极
85：连接电极
91、91a、92、92a、93、94、CHg1、CHg2：开口部
300：像素电路
302：电容元件
320：平坦化层
1000、1000a、1001、1002：有源矩阵基板
CHg、CHp：接触孔
CL：电流供应线
DR：显示区域
FR：非显示区域
GC：栅极连接部
GL：栅极总线
L1：第1绝缘膜
M1：第1金属层
M2：第2金属层
M3：第3金属层
OS：层叠氧化物半导体膜
PE：像素电极
PIX：像素区域
R1、R2：TFT形成区域
Rg：连接部形成区域
S1：低迁移率氧化物半导体膜
S2：高迁移率氧化物半导体膜
SL：源极总线
a1、b1：第1区域
a2、b2：第2区域(低电阻区域)。
具体实施方式
设置于有源矩阵基板的TFT按其每种用途所要求的特性不同。以下，说明适合的TFT特性的例子。此外，TFT的用途和所要求的特性不限于以下的例子，是多样化的。
如前所述，在有机EL显示装置所使用的有源矩阵基板中，在1个像素内设置有至少包含驱动用像素TFT和选择用像素TFT的像素电路。关于驱动用像素TFT，从电流控制的观点出发，另外为了适合地进行多灰度级显示，优选驱动用像素TFT的Vg(栅极电压)-Id(漏极电流)特性在一定程度上是平缓(也就是不陡峭)的。因此，对于驱动用像素TFT，要求亚阈值(Subthreshold)系数(S值)大。另外，驱动用像素TFT可以具备具有正的阈值电压的增强(Enhancement)特性。另一方面，优选选择用像素TFT具有高迁移率(即，导通电流大)。在选择用像素TFT中，S值也可以不大。反倒是要求S值小(也就是，Vg-Id特性是陡峭的)、开关速度高。选择用像素TFT可以具备具有负的阈值电压的耗尽(Depletion)特性。
在周边电路TFT中，TFT所要求的特性也根据用途和功能而不同。例如，周边电路TFT中的解复用电路(Demultiplexer Circuit)所使用的TFT(以下称为“DMX电路用TFT”)、或构成驱动电路的一部分TFT(输出晶体管等)需要流通比较大的导通电流，要求高的电流驱动力。
基于上述见解，本发明的发明人进行了研究，结果发现了通过将相同的氧化物半导体膜用作活性层并且使TFT结构不同来分别制作特性相互不同的多个TFT的方法，并想到了本发明。具体来说，分别制作底栅型TFT和顶栅型TFT，并且使用高迁移率氧化物半导体膜与低迁移率氧化物半导体膜的层叠膜作为氧化物半导体膜。从而，能够通过底栅型TFT和顶栅型TFT使主要作为沟道做出贡献的氧化物半导体膜相互不同，因此，能够将各TFT控制为期望的特性。
(第1实施方式)
本实施方式的有源矩阵基板具备基板、以及支撑于基板的多个氧化物半导体TFT。多个氧化物半导体TFT包含至少1个第1TFT和至少1个第2TFT。以下，参照附图来说明各TFT的结构。
图1A和图1B分别是例示出形成于有源矩阵基板1000的第1TFT100和第2TFT200的俯视图和截面图。有源矩阵基板1000能具有多个第1TFT100和多个第2TFT200。在此，为了简便，仅图示出单个第1TFT100和单个第2TFT200进行说明。
首先，说明有源矩阵基板1000的层结构。有源矩阵基板1000从基板1侧起按顺序包含：第1金属层M1、下部绝缘层3、层叠氧化物半导体膜OS、第1绝缘膜L1、第2金属层M2、层间绝缘层10以及第3金属层M3。
层叠氧化物半导体膜OS是包含低迁移率氧化物半导体膜S1和配置在其之上的高迁移率氧化物半导体膜S2的层叠膜。此外，层叠氧化物半导体膜OS只要至少按顺序包含低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2即可，也可以具有3层以上的层叠结构。
各金属层是包含由相同的导电膜形成的电极/配线等的层。形成于有源矩阵基板1000的源极总线形成在第1金属层M1～第3金属层M3中的任意一个金属层，栅极总线能形成在第1金属层M1～第3金属层M3中的与源极总线不同的金属层。例如，可以在第1金属层M1形成栅极总线，在第2金属层M2形成源极总线。或者，也可以在第2金属层M2形成栅极总线，在第3金属层M3形成源极总线。
在附图中，在各构成要素的附图标记之后，有时用括号标注出表示金属层或绝缘膜的附图标记。例如，对于形成在第1金属层M1内的电极或配线，有时在其附图标记之后标注“(M1)”。
在本实施方式中，第1TFT100是底栅型TFT，第2TFT200是顶栅型TFT。可以是，第1TFT100例如为像素电路的驱动用像素TFT，第2TFT200例如为选择用像素TFT。
第1TFT100具备：栅极电极21；氧化物半导体层41，其隔着下部绝缘层3配置在栅极电极21上；沟道保护层(蚀刻阻挡层)61，其覆盖氧化物半导体层41的至少一部分；以及源极电极71和漏极电极72。有时将第1TFT100中的栅极电极、氧化物半导体层、以及源极电极和漏极电极分别称为“第1栅极电极”、“第1氧化物半导体层”、“第1源极电极”、“第1漏极电极”。
栅极电极21形成在第1金属层M1内。在第1TFT100中，下部绝缘层3位于栅极电极21与氧化物半导体层41之间，作为栅极绝缘层发挥功能。
氧化物半导体层41由包含低迁移率氧化物半导体膜S1和配置在低迁移率氧化物半导体膜S1之上的高迁移率氧化物半导体膜S2的层叠氧化物半导体膜OS形成。
在从基板1的法线方向来看时，氧化物半导体层41具有：沟道区域41c；以及源极接触区域41s和漏极接触区域41d，其位于沟道区域41c的两侧。源极接触区域41s是电连接到源极电极71的区域，漏极接触区域41d是电连接到漏极电极72的区域。沟道区域41c是在从基板1的法线方向来看时位于源极接触区域41s与漏极接触区域41d之间并且与栅极电极21重叠的区域。
沟道保护层61由第1绝缘膜L1形成。优选沟道保护层61覆盖氧化物半导体层41中的至少沟道区域41c的上表面。沟道保护层61也可以是与沟道区域41c直接相接的。在图示的例子中，沟道保护层61具有使源极接触区域41s和漏极接触区域41d露出的开口部51、52。沟道保护层61可以覆盖氧化物半导体层41的上表面中的除了源极接触区域41s和漏极接触区域41d以外的整个部分。另外，沟道保护层61也可以覆盖氧化物半导体层41的整个侧面。从而，能够更有效地减少第2金属层M2的图案化所引起的对氧化物半导体层41的损伤。也可以是，如图1A所示，沟道保护层61具有比氧化物半导体层41大一圈的岛状的图案，在从基板1的法线方向来看时，氧化物半导体层41位于沟道保护层61的内部。
源极电极71和漏极电极72形成在第2金属层M2。在该例子中，源极电极71配置在沟道保护层61上和开口部51内，在开口部51内连接到源极接触区域41s。漏极电极72配置在沟道保护层61上和开口部52内，在开口部52内连接到漏极接触区域41d。
氧化物半导体层41中的源极接触区域41s和漏极接触区域42d由于与第2金属层M2内的电极直接相接而被还原，能具有比沟道区域41c低的电阻率。在本说明书中，在从基板1的法线方向来看时，将氧化物半导体层41中的与沟道保护层61重叠的区域a1(至少包含沟道区域41c)称为“第1区域”，将包含源极接触区域41s和漏极接触区域42d且电阻率比第1区域a1低的区域a2称为“第2区域”。
沟道保护层61、源极电极71以及漏极电极72被层间绝缘层10覆盖。氧化物半导体层41的至少第1区域a1被沟道保护层61覆盖，因此是不与层间绝缘层10直接相接的。从而，即使在例如层间绝缘层10是能将氧化物半导体还原的还原性的绝缘膜(例如SiN膜)的情况下，也能够抑制氧化物半导体层41的至少包含沟道区域41c的第1区域a1被层间绝缘层10还原而低电阻化。如图所示，氧化物半导体层41也可以整体都不与层间绝缘层10直接相接。另外，在后述的低电阻化处理工序(等离子体处理等)中，由于沟道保护层61作为掩模发挥功能，因此，能抑制第1区域a1的低电阻化。
另一方面，第2TFT200具备：氧化物半导体层42；栅极绝缘层62，其配置在氧化物半导体层42的一部分上；栅极电极73，其配置在栅极绝缘层62上；以及源极电极83和漏极电极84。有时将第2TFT200中的栅极电极、氧化物半导体层、以及源极电极和漏极电极分别称为“第2栅极电极”、“第2氧化物半导体层”、“第2源极电极”、“第2漏极电极”。
氧化物半导体层42是与第1TFT100由相同的层叠氧化物半导体膜形成的。即，氧化物半导体层42由包含低迁移率氧化物半导体膜S1和配置在低迁移率氧化物半导体膜S1之上的高迁移率氧化物半导体膜S2的层叠氧化物半导体膜OS形成。
在从基板1的法线方向来看时，氧化物半导体层42包含：沟道区域42c；以及源极接触区域42s和漏极接触区域42d，其分别配置在沟道区域42c的两侧。源极接触区域42s是电连接到源极电极83的区域，漏极接触区域42d是电连接到漏极电极84的区域。沟道区域42c是在从基板1的法线方向来看时位于源极接触区域42s与漏极接触区域42d之间并且与栅极电极73重叠的区域。
另外，氧化物半导体层42包含：第1区域b1，其被栅极绝缘层62覆盖；以及第2区域b2，其未被栅极绝缘层62覆盖。第1区域b1包含沟道区域42c。第2区域b2是电阻率比第1区域b1低的低电阻区域，包含源极接触区域42s和漏极接触区域42d。第2TFT200中的第2区域b2例如是通过将栅极绝缘层62和栅极电极73作为掩模对氧化物半导体层42进行等离子体处理等低电阻化处理而被低电阻化的区域。
栅极绝缘层62是与第1TFT100的沟道保护层61由相同的第1绝缘膜L1形成的。栅极电极73是与第1TFT100的源极电极71和漏极电极72形成在相同的第2金属层M2(也就是说，使用相同的导电膜形成)。在该例子中，栅极绝缘层62的边缘是与栅极电极73的边缘对齐的，但在第2TFT200的沟道长度方向的截面中，栅极电极73的边缘也可以位于比栅极绝缘层62的边缘靠内侧的位置。如后所述，在第1绝缘膜L1的图案化后进行第2金属层M2的图案化的情况下，栅极电极73的沟道长度方向的宽度能被设定为比栅极绝缘层62的沟道宽度方向的宽度小。
氧化物半导体层42、栅极绝缘层62以及栅极电极73被层间绝缘层10覆盖。层间绝缘层10也可以是与氧化物半导体层42的第2区域b2的上表面的一部分相接的。
源极电极83和漏极电极84形成在第3金属层M3内。在该例子中，在层间绝缘层10设置有：开口部93，其使氧化物半导体层42的源极接触区域42s露出；以及开口部94，其使漏极接触区域42d的一部分露出。源极电极83配置在层间绝缘层10上和开口部93内，在开口部93内连接到源极接触区域42s。漏极电极84配置在层间绝缘层10上和开口部94内，在开口部94内连接到漏极接触区域42d。
第2TFT200也可以在氧化物半导体层42的基板1侧具有作为遮光层发挥功能的下部导电层22。下部导电层22是与第1TFT100的栅极电极21形成在相同的第1金属层M1内。下部导电层22被下部绝缘层3覆盖。氧化物半导体层42配置在下部绝缘层3上。下部导电层22也可以配置为在从基板1的法线方向来看时与氧化物半导体层42中的至少沟道区域42c重叠。从而，能够抑制来自基板1侧的光(背光源光)所引起的氧化物半导体层42的特性劣化。
下部导电层22可以是电浮动状态，也可以固定为GND电位(0V)。或者，也可以通过将下部导电层22利用未图示的连接部(以下称为“栅极连接部”)电连接到栅极电极73，使下部导电层22作为下部栅极电极发挥功能(双栅结构)。从而，能够进一步提高第2TFT200的导通电流。
在本实施方式中，使用成为第2TFT200的栅极绝缘层62的第1绝缘膜L1来形成第1TFT100的沟道保护层61。沟道保护层61能在第2金属层M2的蚀刻工序(在该例子中为源极/漏极分离工序)中作为减少氧化物半导体层41的蚀刻损伤的蚀刻阻挡层发挥功能。另外，在用于在第2TFT200的氧化物半导体层42形成低电阻区域的低电阻处理工序(例如等离子体处理)中，沟道保护层61作为用于抑制氧化物半导体层41的沟道区域41c的低电阻化的掩模发挥功能。从而，能够抑制第2TFT200的低电阻处理工序所引起的第1TFT100的TFT特性的下降。而且，即使在例如层间绝缘层10是能将氧化物半导体还原的还原性的绝缘膜(例如SiN膜)的情况下，由于沟道保护层(例如SiO2膜等氧化物膜)61介于层间绝缘层10与氧化物半导体层41的至少沟道区域41c之间，从而能够抑制沟道区域41c因层间绝缘层10而被低电阻化。
＜TFT特性＞
根据本实施方式，能使用共同的氧化物半导体膜(在此为包含低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2的层叠氧化物半导体膜OS)，分别制作特性相互不同的、底栅结构的第1TFT100和顶栅或双栅结构的第2TFT200。
在具有底栅结构的第1TFT100中，位于作为栅极绝缘层的下部绝缘层3侧的低迁移率氧化物半导体膜S1作为沟道做出的贡献比高迁移率氧化物半导体膜S2大。也就是说，第1TFT100的沟道主要能形成在低迁移率氧化物半导体膜S1。而另一方面，在具有顶栅结构的第2TFT200中，位于栅极绝缘层62侧的高迁移率氧化物半导体膜S2作为沟道做出的贡献大。也就是说，第2TFT200的沟道主要能形成在高迁移率氧化物半导体膜S2。因此，第2TFT200的作为TFT的迁移率(TFT迁移率)比第1TFT100高。也就是说，第2TFT200能具有更高的电流驱动力。另外，第1TFT100的Vg-Id特性相对平缓，第2TFT200的Vg-Id特性比第1TFT100陡峭。
成为第1TFT100的栅极绝缘层的下部绝缘层3的厚度t1也可以比第2TFT200的栅极绝缘层62的厚度t2大。从而，能使第1TFT100的Vg-Id特性进一步放平，并且使第2TFT200的Vg-Id特性进一步竖立。例如可以是，当下部绝缘层3和栅极绝缘层62均为SiO2膜时，下部绝缘层3的厚度t1为200nm以上、450nm以下(例如300nm的程度)，栅极绝缘层62的厚度t2为100nm以上、200nm以下。
图2是例示出第1TFT100和第2TFT200的Vg-Id特性的图。坐标图的横轴表示以漏极电极的电位为基准的栅极电极的电位(栅极-漏极间电压)Vg，坐标图的纵轴表示漏极电流Id。由于第2TFT200具有比第1TFT100高的TFT迁移率，因此，第2TFT200的阈值电压与第1TFT100相比向负方向偏移。另外，第1TFT100的Vg-Id特性比第2TFT200平缓。也就是说，第1TFT100的S值比第2TFT200小。此外，各TFT的阈值电压的正负或其大小、Vg-Id特性的倾斜度等不限于图示的例子。
由于第1TFT100的S值大，因此，在有机EL显示装置所使用的有源矩阵基板中，第1TFT100适合用作设置于各像素的像素电路的驱动用像素TFT。从而，能够适合地进行多灰度级显示。另外，如图所示，在第1TFT100具有增强特性的情况下，能适合用于构成驱动电路等周边电路的一部分TFT。从而，能够抑制电路误动作，能够抑制成品率的下降。
另一方面，第2TFT200具有高的电流驱动力(导通电流)，并且具有高的开关速度。第2TFT200例如适合用作像素电路的选择用像素TFT。从而，能应用于高频或高清机型。另外，也可以将第2TFT200用作周边电路所使用的一部分TFT，例如用作解复用电路用的TFT或栅极驱动电路的输出晶体管。
(变形例)
第1TFT100和第2TFT200的TFT结构不限于图1A和图1B所示的结构。以下，说明本实施方式的TFT结构的变形例。在以下的说明中，对于与图1A和图1B同样的结构，适当地省略说明。
图3A和图3B分别是示出第1TFT100和第2TFT200的另一例子的俯视图和截面图。如图所示，也可以在第3金属层M3内形成：上部源极电极81，其电连接到源极电极71；以及上部漏极电极82，其电连接到漏极电极72。在该例子中，层间绝缘层10具有：开口部91，其使源极电极71(或包含源极电极71的配线)的一部分露出；以及开口部92，其使漏极电极72(或包含漏极电极72的配线)的一部分露出。上部源极电极81配置在层间绝缘层10上和开口部91内，在开口部91内电连接到源极电极71。上部漏极电极82配置在层间绝缘层10上和开口部92内，在开口部92内电连接到漏极电极72。在从基板1的法线方向来看时，开口部91、92可以分别与形成在沟道保护层61的开口部51、52至少部分地重叠，也可以与开口部51、52不重叠。例如可以是，源极电极71和漏极电极72一直延伸设置到从基板1的法线方向来看与氧化物半导体层41不重叠的区域，源极电极71的延伸设置部和漏极电极72的延伸设置部与上部源极电极81和上部漏极电极82分别在设置于层间绝缘层10的开口部91、92内连接。
图4是示出第1TFT100的又一例子的截面图。在图4所示的例子中，在第3金属层M3内形成有源极电极81a和漏极电极82a。在层间绝缘层10形成有使氧化物半导体层41的源极接触区域41s和漏极接触区域41d露出的开口部91a、92a。源极电极81a在形成于层间绝缘层10的开口部91a内电连接到氧化物半导体层41的源极接触区域41s。漏极电极82a在形成于层间绝缘层10的开口部92a内电连接到氧化物半导体层41的漏极接触区域41d。
这样，在本实施方式中，能考虑到电路的构成或布局，将第1TFT100的源极电极和漏极电极分别形成在第2金属层M2、第3金属层M3以及其它金属层(例如包含像素电极的透明导电层等)中的任意一个金属层。从而，能通过电路内的其它元件或配线使第1TFT100容易地连接或减小电路面积。虽未图示，但也可以在第2金属层M2仅形成源极电极和漏极电极中的一方，或是在第3金属层M3仅形成源极电极和漏极电极中的一方。例如可以是，在第2金属层M2形成源极电极和漏极电极中的一方，在第3金属层M3形成另一方。
在图1A和图1B所示的例子中，在从基板1的法线方向来看时，沟道保护层61和栅极绝缘层62具有相互分离的岛状的图案，但沟道保护层61和栅极绝缘层62也可以是相互相连的。也就是说，沟道保护层61和栅极绝缘层62也可以分别是由第1绝缘膜L1形成的连续的膜的一部分。
图5A和图5B分别是示出有源矩阵基板的另一例子的俯视图和截面图。如图所示，有源矩阵基板1000a具备连续的绝缘层60，绝缘层60由第1绝缘膜L1形成，并且包含沟道保护层61和栅极绝缘层62。在第1TFT100中，绝缘层60具有使氧化物半导体层41的源极接触区域41s和漏极接触区域41d分别露出的开口部51、52。另外，在第2TFT200中，绝缘层60具有使氧化物半导体层42的一部分露出的开口部53、54。氧化物半导体层42中的由于开口部53、54而露出的区域(第2区域)b2是电阻率比被绝缘层60覆盖的区域(第1区域)b1低的低电阻区域。在从基板1的法线方向来看时，层间绝缘层10的开口部93、94也可以分别位于开口部53、54的内部。从而，能够在作为低电阻区域的第2区域b2形成源极接触区域42s和漏极接触区域42d，因此，能够使氧化物半导体层42与源极电极83及漏极电极84的接触电阻进一步变小。
在有源矩阵基板1000a具备多个第1TFT100和多个第2TFT200的情况下，多个沟道保护层61和多个栅极绝缘层62也可以是相互相连的。从而，例如在形成层间绝缘层10时，会减少由第1绝缘膜L1导致的台阶，因此，能够提高层间绝缘层10中的例如位于第1TFT100的源极电极71或漏极电极72的附近的部分的覆盖率。另一方面，如图1A和图1B所图示的那样，在使沟道保护层61和栅极绝缘层62相互分开配置的情况下，能够提高层间绝缘层10中的例如位于第2TFT200的源极电极83或漏极电极84的附近的部分的覆盖率。
另外，如图5A和图5B所示，有源矩阵基板1000a也可以还具备将第2TFT200的下部导电层22电连接到栅极电极73的栅极连接部GC。在该例子中，从栅极电极73延伸设置的上部连接部73g与从下部导电层22延伸设置的下部连接部22g在设置于下部绝缘层3和第1绝缘膜L1的接触孔CHg内相互电连接。通过将栅极电极73和下部导电层22电连接，能得到具有双栅结构的第2TFT200。在具有双栅结构的第2TFT200中，下部导电层22作为第2TFT200的“下部栅极电极”发挥功能，下部绝缘层3作为第2TFT200的“下部栅极绝缘层”发挥功能。在这种情况下，有时将第2TFT200的栅极电极73称为“上部栅极电极”，将栅极绝缘层62称为“上部栅极绝缘层”。
虽未图示，但是例如图1A和图1B所示的有源矩阵基板1000也能具有栅极连接部GC。在有源矩阵基板1000中，在形成栅极连接部的区域也可以不存在第1绝缘膜L1。在这种情况下，也可以是，第2金属层M2内的上部连接部73g与第1金属层M1内的下部连接部22g在栅极连接部GC经由形成于下部绝缘层3的开口部连接。
＜低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2＞
各氧化物半导体膜的组成、厚度、结晶结构、形成方法等没有特别限定。高迁移率氧化物半导体膜S2和低迁移率氧化物半导体膜S1可以分别是单层膜，也可以分别是包含多个氧化物半导体膜的层叠膜。只要高迁移率氧化物半导体膜S2的迁移率(在高迁移率氧化物半导体膜S2为层叠膜的情况下，是该层叠膜整体的迁移率)比低迁移率氧化物半导体膜S1的迁移率高即可。
高迁移率氧化物半导体膜S2和低迁移率氧化物半导体膜S1的组成也可以相互不同。“组成不同”是指各层中包含的金属元素的种类或组成比不同。作为一个例子可以是，高迁移率氧化物半导体膜S2和低迁移率氧化物半导体膜S1分别包含In和/或Sn，高迁移率氧化物半导体膜S2中的In和Sn的相对于全部金属元素的原子个数比之和大于低迁移率氧化物半导体膜S1中的In和Sn的相对于全部金属元素的原子个数比之和。
例如也可以是，高迁移率氧化物半导体膜S2和低迁移率氧化物半导体膜S1均为In-Ga-Zn-O系氧化物半导体层，低迁移率氧化物半导体膜S1中的In的原子个数比小于高迁移率氧化物半导体膜S2中的In的原子个数比。或者也可以是，低迁移率氧化物半导体膜S1中的Ga的原子个数比大于高迁移率氧化物半导体膜S2中的Ga的原子个数比。
另外，也可以是，高迁移率氧化物半导体膜S2包含Sn，低迁移率氧化物半导体膜S1不包含Sn。或者也可以是，低迁移率氧化物半导体膜S1以比高迁移率氧化物半导体膜S2低的浓度包含Sn。即，也可以是低迁移率氧化物半导体膜S1中的Sn相对于全部金属元素的原子个数比小于高迁移率氧化物半导体膜S2中的Sn的原子个数比。
作为低迁移率氧化物半导体膜S1，例如能够使用In-Ga-Zn-O系半导体膜(In：Ga：Zn＝1：1：1等)。作为高迁移率氧化物半导体膜S2，例如能够使用In-Ga-Zn-O系半导体膜(In：Ga：Zn＝5：1：4等)、In-Sn-Zn-O系半导体膜、In-Al-Sn-Zn-O系半导体膜、In-W-Zn-O系半导体膜、In-Sn-O系半导体膜、In-Zn-O系半导体膜、In-Ga-Sn-O系半导体膜、In-Sn-Ti-Zn-O系半导体膜等。
另外，低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2也可以具有相互不同的结晶结构。例如可以是，这些氧化物半导体膜的一方是非晶质氧化物半导体膜，另一方是包含结晶质部分的结晶质氧化物半导体膜。
而且，即使是在各金属元素的比率相同的情况下，也能通过使成膜方法或成膜条件不同来使氧化物半导体膜的迁移率不同。例如，可以是使以溅射法形成氧化物半导体膜时的腔室内的气氛(例如供应到腔室的氧和Ar的流量比)不同。具体来说，可以是在形成低迁移率氧化物半导体膜S1时，将氧相对于Ar的流量比设定得大(例如80％)，在形成高迁移率氧化物半导体膜S2时，将氧相对于Ar的流量比设定为比低迁移率氧化物半导体膜S1小(例如20％)。
低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2的厚度可以大致相同，也可以不同。高迁移率氧化物半导体膜S2也可以比低迁移率氧化物半导体膜S1薄。高迁移率氧化物半导体膜S2的厚度例如可以是3nm以上、15nm以下。低迁移率氧化物半导体膜S1的厚度例如可以是10nm以上、40nm以下。
＜有源矩阵基板的制造方法＞
以下，以图5A和图5B所示的有源矩阵基板1000a为例，说明本实施方式的有源矩阵基板的制造方法。图6A～图6G分别是用于说明有源矩阵基板1000a的制造方法的工序截面图。各工序截面图从左侧起按顺序示出了形成第1TFT100的TFT形成区域R1、形成第2TFT200的TFT形成区域R2、以及形成栅极连接部GC的连接部形成区域Rg。在这些截面图中，为了简便，第1TFT100、第2TFT200以及栅极连接部GC各示出了1个，但在有源矩阵基板1000中，第1TFT100、第2TFT200以及栅极连接部GC能分别形成多个。此外，参照图1A、图1B、图3A、图3B以及图4所述的各种结构也能通过改变第1绝缘膜L1、第2金属层M2、第3金属层M3等的图案，以与以下同样的方法来制造。
·步骤(STEP)1：第1金属层M1的形成(图6A)
在基板1上，例如通过溅射法形成第1导电膜(厚度：例如50nm以上、500nm以下)。接着，通过公知的光刻工序来进行第1导电膜的图案化。这样一来，如图6A所示，在TFT形成区域R1形成栅极电极21，在TFT形成区域R2形成下部导电层22，在连接部形成区域Rg形成下部连接部22g。下部连接部22g与下部导电层22电连接。在该例子中，下部连接部22g是下部导电层22的延伸设置部。
作为基板1，能够使用透明且具有绝缘性的基板，例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
第1导电膜的材料没有特别限定，能够适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或其金属氮化物的膜。另外，也可以使用将这些多个膜层叠而成的层叠膜。
在此，作为第1导电膜，使用包含Cu或Al的金属膜(包括合金膜)的单层膜。或者，也可以使用将包含Cu或Al的金属膜作为最上层的层叠膜。
·STEP2：下部绝缘层3的形成(图6B)
接着，如图6B所示，以覆盖栅极电极21和下部导电层22的方式形成下部绝缘层3(厚度：例如300nm)。
下部绝缘层3例如由CVD法形成。作为下部绝缘层3，能够适当地使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。下部绝缘层3可以是单层，也可以具有层叠结构。例如可以是，在基板侧(下层)，为了防止来自基板1的杂质等的扩散而形成氮化硅(SiNx)层、氮氧化硅层等，在其之上的层(上层)，为了确保绝缘性而形成氧化硅(SiO2)层、氧氮化硅层等。
在本实施方式中，下部绝缘层3也作为第1TFT的栅极绝缘层和第2TFT的下部栅极绝缘层发挥功能。从这一观点出发，优选下部绝缘层3的厚度大于成为第2TFT的上部栅极绝缘层的第1绝缘膜L1的厚度。另外，在下部绝缘层3是氧化硅层的情况下，下部绝缘层3的厚度例如可以是200nm以上、450nm以下。从而，在第1TFT中，既能够确保期望的导通电流，又能够使第1TFT的Vg-Id特性进一步放平。另外，在第2TFT中，能够进一步提高导通电流。
·STEP3：氧化物半导体层41、42的形成(图6C)
接着，在下部绝缘层3上按顺序形成低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2，从而得到层叠氧化物半导体膜。
低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2例如能通过溅射法形成。在此，作为低迁移率氧化物半导体膜S1，形成厚度为30nm的In-Ga-Zn-O系半导体膜(例如In：Ga：Zn＝1：1：1)。作为高迁移率氧化物半导体膜S2，形成厚度为7nm的In-Ga-Zn-O系半导体膜(例如In：Ga：Zn＝5：1：4)。
之后，进行层叠氧化物半导体膜的图案化。从而，如图6C所示，在TFT形成区域R1形成成为第1TFT的活性层的氧化物半导体层41，在TFT形成区域R2形成成为第2TFT的活性层的氧化物半导体层42。层叠氧化物半导体膜的图案化可以通过干式蚀刻进行，也可以通过湿式蚀刻进行。在湿式蚀刻的情况下，如果低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2均为In-Ga-Zn-O系半导体膜，则能够使用PAN系蚀刻液或草酸系蚀刻液。如果低迁移率氧化物半导体膜S1是In-Ga-Zn-O系半导体膜而高迁移率氧化物半导体膜S2是In-Sn-Zn-O系半导体膜，则能够使用草酸系蚀刻液。也可以在层叠氧化物半导体膜的图案化之前或之后，进行低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2的退火处理。
此外，在此，示出了将低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2同时(一并)图案化的例子，但也可以将低迁移率氧化物半导体膜S1和高迁移率氧化物半导体膜S2分别单独图案化。例如，可以在通过低迁移率氧化物半导体膜S1的图案化形成氧化物半导体层41之后，进行高迁移率氧化物半导体膜S2的形成和图案化。
·STEP4：第1绝缘膜L1的形成(图6D)
接着，如图6D所示，在下部绝缘层3、氧化物半导体层41以及氧化物半导体层42之上形成第1绝缘膜L1，并进行第1绝缘膜L1的图案化，从而形成包含沟道保护层61和栅极绝缘层62(作为沟道保护层61和栅极绝缘层62发挥功能的部分)的绝缘层60。在该例子中，通过第1绝缘膜L1的图案化，在TFT形成区域R1形成使氧化物半导体层41的一部分露出的开口部51、52，在TFT形成区域R2形成使氧化物半导体层42的一部分露出的开口部53、54。另外，在连接部形成区域Rg，通过同时对第1绝缘膜L1和下部绝缘层3进行蚀刻，形成使下部连接部22g的一部分露出的接触孔CHg。
此外，如图1A和图1B所示，也可以是通过第1绝缘膜L1的图案化，形成相互分离的沟道保护层61和栅极绝缘层62。在这种情况下，沟道保护层61具有开口部51、52，并且具有覆盖氧化物半导体层41的岛状的图案。也可以是，沟道保护层61将下部绝缘层3中的位于氧化物半导体层41的边缘的附近的部分也覆盖。栅极绝缘层62例如具有位于氧化物半导体层42的一部分上的岛状的图案。
作为第1绝缘膜L1，例如能够使用与下部绝缘层3同样的绝缘膜(作为下部绝缘层3而例示的绝缘膜)。在此，作为第1绝缘膜L1，形成氧化硅(SiO2)膜。当使用氧化硅膜等氧化物膜作为栅极绝缘膜时，能够通过氧化物膜减少在氧化物半导体层41、42的沟道区域产生的氧化缺损，因此，能够抑制沟道区域的低电阻化。
第1绝缘膜L1的厚度例如可以是100nm以上、200nm以下。当第1绝缘膜L1的厚度为100nm以上时，能够更有效地抑制第1TFT的氧化物半导体层41中的成为沟道区域的部分被层间绝缘层10还原而低电阻化。另外，在使氧化物半导体层42部分地低电阻化的低电阻化处理工序(后述)中，能够抑制第1TFT的氧化物半导体层41中的被第1绝缘膜L1覆盖的部分(包括成为沟道区域的部分)的低电阻化。而另一方面，当第1绝缘膜L1的厚度为150nm以下时，能够使第2TFT的栅极绝缘层62变薄，因此，能够使第2TFT的Vg-Id特性进一步竖立，并且能够实现高的导通特性(TFT迁移率)。
·STEP5：第2金属层M2的形成(图6E)
在第1绝缘膜L1上形成第2导电膜(厚度：例如50nm以上、500nm以下)，并进行第2导电膜的图案化。从而，如图6E所示，在TFT形成区域R1形成源极电极71和漏极电极72，在TFT形成区域R2形成栅极电极73。这样一来，在TFT形成区域R1得到第1TFT100。
源极电极71和漏极电极72分别在开口部51、52内与氧化物半导体层41的露出部分(源极接触区域41s和漏极接触区域41d)相接。源极接触区域41s和漏极接触区域41d通过与例如由金属膜形成的源极电极71和漏极电极72相接，从而成为电阻率比氧化物半导体层41的其它部分(第1区域)a1低的低电阻化区域(第2区域)a2。
栅极电极73例如形成在栅极绝缘层62上。在图6E中，在第2TFT200的沟道长度方向的截面中，栅极电极73和栅极绝缘层62的边缘(侧面)是对齐的，但也可以是如图14所示，在沟道长度方向上横穿第2TFT200的氧化物半导体层42的截面中，栅极电极73的边缘位于比栅极绝缘层62的边缘靠内侧的位置。在这种情况下，在从基板1的法线方向来看时，氧化物半导体层42中的与栅极电极73重叠的部分成为沟道区域42c。在沟道区域42c的两侧形成与栅极绝缘层62重叠但与栅极电极73不重叠的区域(以下称为“旁侧区域”，也称为偏置区域。)42f。
另一方面，在连接部形成区域Rg，通过第2导电膜的图案化，形成在接触孔CHg内与下部连接部22g相接的上部连接部73g。上部连接部73g与栅极电极73电连接。在该例子中，上部连接部73g是栅极电极73的延伸设置部。这样一来，得到栅极连接部GC。
作为第2导电膜，例如能够使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。第2导电膜也可以具有包含由不同的导电材料形成的多个层的层叠结构。在此，作为第2导电膜，使用以Cu合金膜为下层、以Cu膜为上层的Cu/Cu合金层叠膜。也可以取而代之，使用Cu/Ti层叠膜或Cu/Mo层叠膜。
之后，也可以将第1绝缘膜L1和第2金属层M2作为掩模，进行层叠氧化物半导体膜的低电阻化处理。作为低电阻化处理，例如可以进行等离子体处理。在本实施方式中，既能通过沟道保护层61抑制氧化物半导体层41的低电阻化，又能使氧化物半导体层42的期望的区域低电阻化。在从基板1的主面的法线方向来看时，氧化物半导体层42中的与第1绝缘膜L1(包括栅极绝缘层62)不重叠的区域(第2区域)b2成为电阻率比氧化物半导体层41、42中的与第1绝缘膜L1重叠的区域(以下有时称为“高电阻区域”。)a1、b1低的低电阻区域。低电阻区域也可以是导电体区域(例如片电阻：200Ω/□以下)。在该例子中，氧化物半导体层42中的因第1绝缘膜L1的开口部53、54而露出的区域被低电阻化，成为第2区域b2。在这种情况下，也可以是在从基板1的法线方向来看时，第2区域b2被第1区域b1包围。
此外，在图14所示的例子中，在低电阻化处理中，在氧化物半导体层41、42中的被第1绝缘膜L1和第2金属层M2这两者覆盖的部分，由于第2金属层M2也作为掩模发挥功能，因此，能维持比氧化物半导体层41、42中的仅被第1绝缘膜L1覆盖的部分高的电阻率。因此，在从基板1的法线方向来看时，氧化物半导体层42中的与栅极绝缘层62和栅极电极73这两者重叠的沟道区域42c的电阻率能高于仅与栅极绝缘层62重叠的旁侧区域42f的电阻率、以及氧化物半导体层41中的与沟道保护层61重叠的第1区域a1的电阻率。从而，会得到Id-Vd曲线的饱和区域的特性更加稳定化的优点。
等离子体处理也可以在形成第2金属层M2之前将第1绝缘膜L1作为掩模来进行。从而，能够使氧化物半导体层41、42中的因绝缘层60的开口部51～54而露出的区域全部被低电阻化。
低电阻化处理的方法不限于等离子体处理。例如，也能通过使氧化物半导体层42的露出区域与金属膜等导电膜或者能将氧化物半导体还原的还原性的绝缘膜接触来进行低电阻化。
·STEP6：层间绝缘层10的形成(图6F)
接着，形成覆盖氧化物半导体层41、42、第2金属层M2的层间绝缘层10。层间绝缘层10可以是与氧化物半导体层42的第2区域(从第1绝缘膜L1露出的区域)b2相接。
作为层间绝缘层10，能够将氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等无机绝缘层形成为单层或层叠形成。无机绝缘层的厚度可以是100nm以上、500nm以下。在此，作为层间绝缘层10，例如通过CVD法形成SiNx层(厚度：300nm)。
在该例子中，作为层间绝缘层10，使用氮化硅膜等使氧化物半导体还原的绝缘膜。在这种情况下，通过将层间绝缘层10配置为与氧化物半导体层42的第2区域b2直接相接，能够将第2区域b2的电阻率维持得低。
·STEP7：层间绝缘层10的图案化(图6G)
之后，通过公知的光刻工序，进行层间绝缘层10的图案化。从而，如图6G所示，在TFT形成区域R1，在层间绝缘层10形成：开口部91，其使源极电极71的一部分露出；以及开口部92，其使漏极电极72的一部分露出。在TFT形成区域R2，在层间绝缘层10形成使氧化物半导体层42的第2区域b2的一部分露出的开口部93和开口部94。在从基板1的法线方向来看时，开口部93、94也可以位于形成于第1绝缘膜L1的开口部53、54的内侧的位置。
·STEP8：第3金属层M3的形成(图5A和图5B)
接着，在层间绝缘层10上形成未图示的第3导电膜(厚度：例如50nm以上、500nm以下)，并进行第3导电膜的图案化。从而，如图5A和图5B所示，在TFT形成区域R1形成上部源极电极81和上部漏极电极82，在TFT形成区域R2形成源极电极83和漏极电极84。上部源极电极81和上部漏极电极82可以是分别在开口部91、92内与源极电极71和漏极电极72相接的。源极电极83和漏极电极84分别在开口部93、94内连接到氧化物半导体层42的第2区域b2的一部分。从而，在TFT形成区域R2得到第2TFT200。这样一来，能制造出有源矩阵基板1000a。
作为源极用导电膜，例如能够使用从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)中选出的元素或者以这些元素为成分的合金等。例如可以具有钛膜-铝膜-钛膜的3层结构、钼膜-铝膜-钼膜等的3层结构等。此外，源极用导电膜不限于3层结构，也可以具有单层、两层结构、或是4层以上的层叠结构。在此，使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：50～400nm)为上层的层叠膜。
以下，说明有源矩阵基板的制造方法的变形例。以下，主要说明与上述方法的不同点，对于同样的工序，省略说明。
图7A～图7D分别是说明有源矩阵基板的另一制造方法的工序截面图。
首先，与上述方法同样地，形成第1金属层M1、下部绝缘层3以及氧化物半导体层41、氧化物半导体层42。接着，如图7A所示，形成第1绝缘膜L1并将其图案化，从而得到包含沟道保护层61和栅极绝缘层62的绝缘层。在该例子中，与图6D所示的工序的不同点在于，在连接部形成区域Rg，在第1绝缘膜L1和下部绝缘层3不形成接触孔。
接着，以覆盖第1绝缘膜L1的方式形成第2导电膜并将其图案化，从而如图7B所示，形成包含源极电极71、漏极电极72、栅极电极73以及上部连接部73g的第2金属层M2。上部连接部73g也可以是与栅极电极73相连(一体地形成)的。
之后，如图7C所示，以覆盖第2金属层M2的方式形成层间绝缘层10，并进行图案化。此时，在连接部形成区域Rg，在层间绝缘层10形成使上部连接部73g的一部分露出的开口部CHg1，并且将层间绝缘层10、第1绝缘膜L1以及下部绝缘层3同时(一并)蚀刻，从而形成使下部连接部22g的一部分露出的开口部CHg2。
接着，形成第3导电膜并将其图案化，从而如图7D所示，形成包含上部源极电极81、上部漏极电极82、源极电极83、漏极电极84以及连接电极85的第3金属层M3。连接电极85在开口部CHg1内连接到上部连接部73g，并且在开口部CHg2内连接到下部连接部22g。从而，得到栅极连接部GC。在栅极连接部GC，上部连接部73g经由连接电极85电连接到下部连接部22g。此外，连接电极85只要由与第2金属层M2相比处于上层的导电膜形成即可，也可以不是形成在第3金属层M3内。例如也可以使用用于形成像素电极的透明导电膜来形成连接电极。
图8A～图8C分别是说明有源矩阵基板的又一制造方法的工序截面图。
首先，以与上述方法同样的方法形成第1金属层M1，然后如图8A所示，形成下部绝缘层3。在该例子中，进行下部绝缘层3的图案化，在连接部形成区域Rg设置使下部连接部22g的一部分露出的开口部31g。
接着，如图8B所示，形成第1绝缘膜L1。之后，在第1绝缘膜L1上形成未图示的抗蚀剂层，将其作为掩模进行第1绝缘膜L1的图案化，得到包含沟道保护层61、栅极绝缘层62的绝缘层。另外，在连接部形成区域Rg，在第1绝缘膜L1和下部绝缘层3形成使下部连接部22g的一部分露出的接触孔CHg。接触孔CHg也可以具有比开口部31g大的尺寸。在该例子中，抗蚀剂层(未图示)在连接部形成区域Rg中也可以具有在从基板1的法线方向来看时与开口部31g至少部分地重叠的开口区域。优选在从基板1的法线方向来看时，开口部31g位于抗蚀剂层的开口区域的内部。
根据本变形例，由于是通过2个阶段的蚀刻来形成接触孔CHg，因此，与参照图6D所述的方法相比，能够缩短第1绝缘膜L1的蚀刻时间。因此，会在抑制对氧化物半导体层41、42的损伤的同时，得到贯通第1绝缘膜L1和下部绝缘层3的接触孔CHg。
接着，与参照图6E所述的方法同样地，形成覆盖第1绝缘膜L1的第2导电膜并将其图案化，从而如图8C所示，形成包含源极电极71、漏极电极72、栅极电极73以及上部连接部73g的第2金属层M2。上部连接部73g在接触孔CHg内连接到下部连接部22g。
之后的工序与参照图6F～图6G所述的方法是同样的，因此，省略说明。
(有源矩阵基板的结构1)
参照附图来说明液晶显示装置所使用的有源矩阵基板的结构。
图9是示出本实施方式的有源矩阵基板1001的平面结构的一个例子的概略图。
有源矩阵基板1001具有显示区域DR、以及显示区域DR以外的区域(非显示区域或边框区域)FR。显示区域DR由排列成矩阵状的像素区域PIX构成。像素区域PIX(有时也简称为“像素”)是与显示装置的像素对应的区域。非显示区域FR是位于显示区域DR的周边并对显示没有贡献的区域。
在非显示区域FR，例如一体(单片)地设置有栅极驱动器、解复用电路等。源极驱动器例如安装于有源矩阵基板1001。
在显示区域DR形成有：多个栅极总线GL，其在行方向(x方向)上延伸；以及多个源极总线SL，其在列方向(y方向)上延伸。各像素区域PIX例如是由栅极总线GL和源极总线SL规定的。栅极总线GL分别连接到栅极驱动器的各端子。源极总线SL分别连接到源极驱动器的各端子。
各像素区域PIX具有像素TFT101和像素电极PE。像素TFT101的栅极电极电连接到对应的栅极总线GL，源极电极电连接到对应的源极总线SL。漏极电极电连接到像素电极PE。在将有源矩阵基板1001应用于FFS(Fringe Field Switching；边缘场开关)模式等横向电场模式的显示装置的情况下，虽未图示，但在有源矩阵基板1001设置由多个像素共用的电极(共用电极)。
在有源矩阵基板1001的非显示区域形成有构成驱动电路或解复用电路等周边电路的多个周边电路TFT。周边电路TFT包含构成栅极驱动器的驱动电路用TFT、构成解复用电路的DMX电路用TFT等。
有源矩阵基板1001包含上述的第1TFT和第2TFT。可以是，作为要求截止漏电小的像素TFT101，使用具有底栅结构的第1TFT，一部分周边电路TFT(例如DMX电路用TFT、栅极驱动器中的输出晶体管等)使用具有顶栅结构的第2TFT。
图10A是示出像素TFT101的一个例子的截面图。
像素区域PIX包含隔着上部绝缘层13配置在第3金属层M3上的像素电极PE。上部绝缘层13例如可以包含无机绝缘层、以及配置在其之上的有机绝缘层。像素电极PE例如由铟-锌氧化物、铟-锡氧化物(ITO)、ZnO等金属氧化物等的透明导电膜形成。另外，源极总线SL例如形成在第3金属层M3内。
在像素区域PIX配置有像素TFT101。像素TFT101是前述的第1TFT。像素TFT101的源极电极71电连接到源极总线SL。源极电极71也可以是与第3金属层M3内的源极总线SL相连的。漏极电极72例如连接到第3金属层M3内的上部漏极电极82。上部漏极电极82在形成于上部绝缘层13的接触孔CHp内电连接到像素电极PE。此外，像素电极PE也可以直接连接到漏极电极72。或者，源极电极和漏极电极也可以形成在第3金属层M3内(参照图4)。
此外，如图10B所示，像素TFT101的氧化物半导体层41也可以是在形成于沟道保护层61、层间绝缘层10以及上部绝缘层13的接触孔CHp内与像素电极PE直接相接的。
(有源矩阵基板的结构2)
参照附图来说明有机EL显示装置所使用的有源矩阵基板的结构。
图11是示出本实施方式的有源矩阵基板1002的平面结构的一个例子的概略图。
有源矩阵基板1002与有源矩阵基板1001的不同点在于：各像素区域PIX包含多个像素TFT。以下，主要说明与有源矩阵基板1001的不同点，对于同样的结构，省略说明。
有源矩阵基板1002具有排列成矩阵状的多个像素区域PIX。典型来说，多个像素区域PIX包含与显示红色的红像素、显示绿色的绿像素以及显示蓝色的蓝像素对应的像素区域。
多个像素区域PIX分别具备基板1、以及设置于基板1的像素电路。在图12中示出像素电路的例子。
图12所示的像素电路300包含：驱动用像素TFT102、选择用像素TFT202以及电容元件(保持电容)302。驱动用像素TFT102是第1TFT，选择用像素TFT202是第2TFT。
选择用像素TFT202的栅极电极连接到栅极总线GL。选择用像素TFT202的源极电极连接到源极总线SL。选择用像素TFT202的漏极电极连接到驱动用像素TFT102的栅极电极和电容元件302。驱动用像素TFT102的源极电极连接到电流供应线CL。驱动用像素TFT102的漏极电极连接到形成在有源矩阵基板1002上的OLED(有机发光二极管)310。
当从栅极总线GL向选择用像素TFT202的栅极电极供应了导通信号时，选择用像素TFT202变为导通状态，因此，来自源极总线SL的信号电压(与OLED80的期望的发光亮度对应)经由选择用像素TFT202施加到电容元件302和驱动用像素TFT102的栅极电极。当驱动用像素TFT102由于信号电压而变为导通状态时，来自电流供应线CL的电流经由驱动用像素TFT102流到OLED310，OLED310发光。
根据本实施方式，能够在像素电路300内分别制作所要求的特性不同的多个氧化物半导体TFT(在此为驱动用像素TFT102和选择用像素TFT202)。具体来说，作为驱动用像素TFT102，为了更可靠地控制电流，使用Vg-Id特性更平缓(S值更大)的第1TFT，作为选择用像素TFT202，使用电流驱动力大的第2TFT。优选选择用像素TFT202具有双栅结构(参照图5A和图5B等)。
图13是示出有源矩阵基板1002中的驱动用像素TFT102和选择用像素TFT202的截面图。
驱动用像素TFT102和选择用像素TFT202分别具有与第1TFT和第2TFT同样的结构。
在驱动用像素TFT102和选择用像素TFT202上设置有平坦化层320。在平坦化层320之上设置有像素电极PE。驱动用像素TFT102的漏极电极72电连接到像素电极PE。此外，在应用于彩色滤光片方式的有机EL显示装置的情况下，在平坦化层320之上还设置彩色滤光片层(未图示)。在相邻的像素区域间，在平坦化层320和像素电极PE之上设置有由绝缘性材料形成的堤(bank；未图示)。另外，虽未图示，但在像素电极PE上配置有有机EL层，在有机EL层上设置有上层电极。例如，像素电极PE作为阳极发挥功能，上层电极作为阴极发挥功能。
此外，像素电路的构成不限于图12所例示的构成。各像素电路也可以具有3个以上的TFT。在这种情况下也是，至少作为驱动用像素TFT102使用第1TFT，关于其它TFT，可以根据用途使用第1TFT或第2TFT。
在表1中例示出有机EL显示装置中的像素电路的驱动用像素TFT和选择用像素TFT、以及驱动电路用TFT的适合的特性。表1所述的特性和数值范围是示例，并不限定各TFT的特性。
【表1】
Figure BDA0003815310050000331
＜氧化物半导体＞
本实施方式的各TFT的氧化物半导体层中包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面进行取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有两层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层和下层的两层结构的情况下，也可以是两层中的位于栅极电极侧的层(如果是底栅结构则为下层，如果是顶栅结构则为上层)中包含的氧化物半导体的能隙小于位于与栅极电极相反的一侧的层(如果是底栅结构则为上层，如果是顶栅结构则为下层)中包含的氧化物半导体的能隙。不过，在这些层的能隙的差比较小的情况下，位于栅极电极侧的层的氧化物半导体的能隙也可以大于位于与栅极电极相反的一侧的层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，将特开2014-007399号公报的所有公开内容援引至本说明书中。
氧化物半导体层例如也可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大体垂直于层面进行取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的所有公开内容援引至本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此，适合用作驱动TFT(例如，在包含多个像素的显示区域的周边，设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体、In-W-Zn-O系半导体等。
工业上的可利用性
本公开的实施方式的有源矩阵基板应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。

Claims (19)

1.一种有源矩阵基板，其特征在于，
具备：基板；以及多个氧化物半导体TFT，其支撑于上述基板，包含第1TFT和第2TFT，
上述第1TFT具有：
第1氧化物半导体层，其包含第1沟道区域；
第1栅极电极，其隔着下部绝缘层配置在上述第1氧化物半导体层的上述基板侧，并且在从上述基板的法线方向来看时与上述第1沟道区域重叠；
沟道保护层，其配置在上述第1氧化物半导体层的与上述基板相反的一侧，至少覆盖上述第1沟道区域；以及
第1源极电极和第1漏极电极，其与上述沟道保护层相比配置于上层，并电连接到上述第1氧化物半导体层，
上述第2TFT具有：
第2氧化物半导体层，其包含第2沟道区域；
第2栅极电极，其隔着栅极绝缘层配置在上述第2氧化物半导体层的与上述基板相反的一侧，并且在从上述基板的法线方向来看时与上述第2沟道区域重叠；以及
第2源极电极和第2漏极电极，其配置在覆盖上述第2栅极电极的层间绝缘层上，并且电连接到上述第2氧化物半导体层，
上述第1氧化物半导体层和上述第2氧化物半导体层是由相同的层叠氧化物半导体膜形成的，上述层叠氧化物半导体膜具有层叠结构，上述层叠结构包含：高迁移率氧化物半导体膜，其具有相对高的迁移率；以及低迁移率氧化物半导体膜，其配置在上述高迁移率氧化物半导体膜的上述基板侧，具有比上述高迁移率氧化物半导体膜低的迁移率，
上述第1TFT的上述沟道保护层与上述第2TFT的上述栅极绝缘层是由相同的绝缘膜形成的。
2.根据权利要求1所述的有源矩阵基板，其中，
上述下部绝缘层的厚度大于上述栅极绝缘层的厚度。
3.根据权利要求1或2所述的有源矩阵基板，其中，
上述第2TFT还包含下部导电层，上述下部导电层是与上述第1TFT的上述第1栅极电极由相同的导电膜形成的，上述下部导电层在从上述基板的法线方向来看时与上述第2氧化物半导体层的至少一部分重叠。
4.根据权利要求3所述的有源矩阵基板，其中，
上述下部导电层与上述第2栅极电极电连接，作为上述第2TFT的下部栅极电极发挥功能。
5.根据权利要求1至4中的任意一项所述的有源矩阵基板，其中，
上述第1TFT的上述第1源极电极和上述第1漏极电极中的至少一方是与上述第2TFT的上述第2栅极电极由相同的导电膜形成的。
6.根据权利要求1至5中的任意一项所述的有源矩阵基板，其中，
上述第1TFT的上述第1源极电极和上述第1漏极电极中的至少一方与上述第2TFT的上述第2源极电极和上述第2漏极电极是由相同的导电膜形成的。
7.根据权利要求1至6中的任意一项所述的有源矩阵基板，其中，
上述第1TFT的上述第1源极电极和上述第1漏极电极中的至少一方是与上述第2TFT的上述第2栅极电极由相同的导电膜形成的电极，上述电极电连接到与上述第2TFT的上述第2源极电极和上述第2漏极电极由相同的导电膜形成的上部电极。
8.根据权利要求1至7中的任意一项所述的有源矩阵基板，其中，
上述第1TFT的上述沟道保护层和上述第2TFT的上述栅极绝缘层是相互分离的。
9.根据权利要求1至7中的任意一项所述的有源矩阵基板，其中，
上述第1TFT的上述沟道保护层和上述第2TFT的上述栅极绝缘层是相互相连的。
10.根据权利要求9所述的有源矩阵基板，其中，
上述绝缘膜具有源极侧开口部和漏极侧开口部，上述源极侧开口部和上述漏极侧开口部在从上述基板的法线方向来看时位于上述栅极绝缘层的两侧，并且使上述第2氧化物半导体层的一部分露出。
11.根据权利要求1至10中的任意一项所述的有源矩阵基板，其中，
上述第1氧化物半导体层还包含第1源极接触区域和第1漏极接触区域，上述第1源极接触区域和上述第1漏极接触区域在从上述基板的法线方向来看时位于上述第1沟道区域的两侧，上述第1源极接触区域电连接到上述第1源极电极，上述第1漏极接触区域电连接到上述第1漏极电极，
上述沟道保护层覆盖上述第1氧化物半导体层中的上述第1沟道区域，并且使上述第1源极接触区域和上述第1漏极接触区域露出，
上述第2氧化物半导体层包含第2源极接触区域和第2漏极接触区域，上述第2源极接触区域和上述第2漏极接触区域在从上述基板的法线方向来看时位于上述第2沟道区域的两侧，上述第2源极接触区域电连接到上述第2源极电极，上述第2漏极接触区域电连接到上述第2漏极电极，
上述栅极绝缘层覆盖上述第2氧化物半导体层中的包含上述第2沟道区域的第1区域，并且使包含上述第2源极接触区域和上述第2漏极接触区域的第2区域露出。
12.根据权利要求11所述的有源矩阵基板，其中，
在上述第2氧化物半导体层中，上述第2区域是电阻率比上述第1区域低的区域，
在上述第1氧化物半导体层中，上述第1源极接触区域和上述第1漏极接触区域是电阻率比被上述沟道保护层覆盖的部分低的区域。
13.根据权利要求12所述的有源矩阵基板，其中，
上述第1区域具有：在从上述基板的法线方向来看时与上述第2栅极电极重叠的上述第2沟道区域；以及与上述栅极绝缘层重叠但与上述第2栅极电极不重叠的旁侧区域，上述旁侧区域位于上述第2沟道区域与上述第2源极接触区域及上述第2漏极接触区域之间，
上述第2沟道区域的电阻率比上述旁侧区域的电阻率和上述第1沟道区域的电阻率高。
14.根据权利要求1至13中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有：显示区域，其包含多个像素区域；以及非显示区域，其设置在上述显示区域的周边，
上述多个像素区域各自具有像素电路，上述像素电路包含：选择用像素TFT、驱动用像素TFT以及电容元件，
上述驱动用像素TFT是上述第1TFT，
上述选择用像素TFT是上述第2TFT。
15.根据权利要求1至13中的任意一项所述的有源矩阵基板，其中，
上述有源矩阵基板具有：显示区域，其包含多个像素区域；以及非显示区域，其设置在上述显示区域的周边，
还具备：
像素TFT，其配置在上述多个像素区域中的每一个像素区域；以及
周边电路，其配置在上述非显示区域，并且包含多个电路TFT，
上述像素TFT是上述第1TFT，
上述多个电路TFT包含上述第2TFT。
16.根据权利要求1至15中的任意一项所述的有源矩阵基板，其中，
上述低迁移率氧化物半导体膜和上述高迁移率氧化物半导体膜均包含In-Ga-Zn-O系半导体，
上述高迁移率氧化物半导体膜中的In相对于全部金属元素的原子个数比高于上述低迁移率氧化物半导体膜中的In相对于全部金属元素的原子个数比。
17.根据权利要求1至15中的任意一项所述的有源矩阵基板，其中，
上述高迁移率氧化物半导体膜包含Sn，上述低迁移率氧化物半导体膜不包含Sn或者以比上述高迁移率氧化物半导体膜低的浓度包含Sn。
18.根据权利要求1至15中的任意一项所述的有源矩阵基板，其中，
上述低迁移率氧化物半导体膜和/或上述高迁移率氧化物半导体膜包含In-Ga-Zn-O系半导体，上述In-Ga-Zn-O系半导体包含结晶质部分。
19.一种有源矩阵基板的制造方法，是权利要求1至18中的任意一项所述的有源矩阵基板的制造方法，其特征在于，
包含如下工序：在由上述沟道保护层将上述第1氧化物半导体层的至少一部分覆盖并且由上述栅极绝缘层将上述第2氧化物半导体层的一部分覆盖的状态下，进行使上述层叠氧化物半导体膜低电阻化的低电阻化处理，从而，使上述第2氧化物半导体层中的未被上述栅极绝缘层覆盖的部分的电阻率比上述第1氧化物半导体层中的被上述沟道保护层覆盖的部分和上述第2氧化物半导体层中的被上述栅极绝缘层覆盖的部分的电阻率小。
CN202211024990.3A 2021-08-30 2022-08-25 有源矩阵基板及其制造方法 Pending CN115734672A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-139961 2021-08-30
JP2021139961A JP7437359B2 (ja) 2021-08-30 2021-08-30 アクティブマトリクス基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN115734672A true CN115734672A (zh) 2023-03-03

Family

ID=85292865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211024990.3A Pending CN115734672A (zh) 2021-08-30 2022-08-25 有源矩阵基板及其制造方法

Country Status (3)

Country Link
US (1) US20230075289A1 (zh)
JP (1) JP7437359B2 (zh)
CN (1) CN115734672A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298676B2 (ja) 2005-05-16 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI690085B (zh) 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6618628B2 (ja) 2016-09-27 2019-12-11 シャープ株式会社 半導体装置およびその製造方法
JP6806956B1 (ja) 2020-02-18 2021-01-06 三菱電機株式会社 薄膜トランジスタ基板および表示装置

Also Published As

Publication number Publication date
JP2023033960A (ja) 2023-03-13
US20230075289A1 (en) 2023-03-09
JP7437359B2 (ja) 2024-02-22

Similar Documents

Publication Publication Date Title
CN108140675B (zh) 半导体装置及其制造方法
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
US20190079331A1 (en) Active matrix substrate and demultiplexer circuit
TWI600165B (zh) 半導體裝置及其製造方法
JP5824536B2 (ja) 半導体装置およびその製造方法
WO2013137045A1 (ja) 半導体装置およびその製造方法
CN110521003B (zh) 有源矩阵基板及其制造方法
US20120199891A1 (en) Semiconductor device and method for manufacturing same
WO2015079756A1 (ja) 半導体装置
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
CN107851668B (zh) 半导体装置及其制造方法
US11721704B2 (en) Active matrix substrate
US11569324B2 (en) Active matrix substrate and method for manufacturing same
JP6218923B2 (ja) 半導体装置およびその製造方法
US11476282B2 (en) Active matrix substrate and method for manufacturing same
WO2017131078A1 (ja) アクティブマトリクス基板およびその製造方法
US11695016B2 (en) Active matrix substrate and method for manufacturing same
US11688743B2 (en) Active matrix substrate and method for manufacturing same
CN112714960A (zh) 显示装置
CN115734672A (zh) 有源矩阵基板及其制造方法
WO2013111725A1 (ja) 半導体装置およびその製造方法
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US20220285405A1 (en) Active matrix substrate and manufacturing method thereof
WO2020161775A1 (ja) 表示装置
WO2020188643A1 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination