CN115206995A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115206995A
CN115206995A CN202210325804.3A CN202210325804A CN115206995A CN 115206995 A CN115206995 A CN 115206995A CN 202210325804 A CN202210325804 A CN 202210325804A CN 115206995 A CN115206995 A CN 115206995A
Authority
CN
China
Prior art keywords
layer
gate electrode
oxide semiconductor
light
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210325804.3A
Other languages
English (en)
Inventor
尾关芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022034757A external-priority patent/JP2022161827A/ja
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN115206995A publication Critical patent/CN115206995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/153—Constructional details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示装置，能够一面抑制氧化物半导体晶体管的特性变动、一面进行高清晰显示。显示装置包括：基板；第一晶体管，包括氧化物半导体层、第一栅极绝缘层和第一栅极电极，设置于显示区域；以及遮光层，设置在所述基板与所述氧化物半导体层之间，所述遮光层包括：第一遮光金属层，设置在所述基板与所述氧化物半导体层之间；以及第二遮光金属层，覆盖所述第一遮光金属层的上表面和侧面，与所述氧化物半导体层对置。上述显示装置也可以包括第二晶体管，所述第二晶体管包括包含硅的第二半导体层、第二栅极绝缘层以及第二栅极电极，并设置在位于所述显示区域周边的周边区域，所述第二遮光金属层与所述第二栅极电极设置于同一层。

Description

显示装置
技术领域
本发明的实施方式之一涉及显示装置。特别是，本发明的实施方式之一涉及使用具有氧化物半导体的晶体管的显示装置。
背景技术
最近，沟道使用氧化物半导体来代替使用非晶硅、低温多晶硅以及单晶硅的晶体管的开发不断推进(例如专利文献1)。沟道使用氧化物半导体的晶体管与沟道使用非晶硅的晶体管同样地由简单的结构以及低温工艺形成。已知沟道使用氧化物半导体的晶体管比沟道使用非晶硅的晶体管具有更高的迁移率，截止电流非常低。
近年来，显示装置的像素尺寸缩小化不断推进。随着像素尺寸的缩小化，正在研究布线宽度、晶体管尺寸的缩小化。但是，这些缩小化存在限度，由于构成像素电路的金属层和半导体层的配置，像素的开口率变小。因此，将沟道使用了即使晶体管尺寸小也能得到足以进行像素电路的驱动的特性的氧化物半导体层的晶体管用于像素电路的晶体管的开发不断推进。
专利文献1：日本特开2020-076950号公报
沟道使用氧化物半导体的晶体管由于暴露于光下，有时会发生特性变动(例如阈值的变动)。当产生特性变动时，有时无法进行正常的显示。为此，设置如下构成：在沟道使用氧化物半导体的晶体管之下设置遮光层(专利文献1)。
另一方面，有时会在周边电路设置沟道使用低温多晶硅(LTPS)的晶体管。此时，沟道使用氧化物半导体的晶体管的遮光层与沟道使用LTPS的晶体管的栅极电极有时在同一层。此时，LTPS晶体管的栅极电极的厚度在多晶化方面需要是一定的膜厚以下。因此，栅极电极和具有厚度的遮光层对于阻碍曝光是不充分的，氧化物半导体的特性有可能发生变动。
发明内容
鉴于这样的技术问题，本发明的目的之一在于，提供能够一面抑制氧化物半导体晶体管的特性变动、一面进行高清晰显示的显示装置。
本发明的一实施方式所涉及的显示装置具备：基板；第一晶体管，包括氧化物半导体层、第一栅极绝缘层和第一栅极电极，并设置于显示区域；以及遮光层，设置在所述基板与所述氧化物半导体层之间，所述遮光层包括：第一遮光金属层，设置在所述基板与所述氧化物半导体层之间；以及第二遮光金属层，覆盖所述第一遮光金属层的上表面和侧面，并与所述氧化物半导体层对置。
本发明的一实施方式所涉及的显示装置包括：基板；第一晶体管，包括氧化物半导体层、第一栅极绝缘层和第一栅极电极，并设置于显示区域；遮光层，设置在所述基板与所述氧化物半导体层之间，并与所述氧化物半导体层重叠；以及第二晶体管，包括包含硅的第二半导体层、第二栅极绝缘层和第二栅极电极，并设置在位于所述显示区域周边的周边区域，所述遮光层的厚度比所述第二栅极电极的厚度大。
附图说明
图1是示出本发明的一实施方式所涉及的显示装置的概要的剖视图。
图2是示出本发明的一实施方式所涉及的显示装置的概要的俯视图。
图3是示出本发明的一实施方式所涉及的显示装置的概要的剖视图。
图4是示出本发明的一实施方式所涉及的显示装置的概要的剖视图。
图5是示出本发明的一实施方式所涉及的显示装置的概要的剖视图。
图6是示出本发明的一实施方式所涉及的显示装置的概要的俯视图。
图7是示出本发明的一实施方式所涉及的显示装置的电路构成的框图。
图8是示出本发明的一实施方式所涉及的显示装置的像素电路的电路图。
附图标记说明
10：显示装置，20：显示装置，22：液晶区域，24：密封区域，26：端子区域，300：阵列基板，310：像素电路，320：源极驱动电路，321：源极布线，330：栅极驱动电路，331：栅极布线，333：端子部，341：连接布线，400：密封部，410：液晶元件，500：对置基板，600：柔性印刷电路基板，700：芯片，800：晶体管，810：第一栅极电极，830：第一源极电极，840：第一漏极电极，890：保持电容，CMTL：共用辅助电极，CON1：第一接触区域，CON2：第二接触区域，CTCO：共用电极，GI1、GI2：栅极绝缘层，GL1、GL2：栅极电极，IL1～IL5：绝缘层，LS：遮光层，OP：开口，OS：氧化物半导体层，PCON、WCON、ZCON：开口，PJT：突出部，PTCO：像素电极，S：半导体层，SL：狭缝，SP：间隔物，SUB：基板，Tr1、Tr2：晶体管，W：布线，ZTCO：连接电极。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。以下的公开仅为一个例子。本领域技术人员在保持发明的主旨的同时适当变更实施方式的构成而能够容易想到的构成当然也包含在本发明的范围之内。为了使说明更加清楚，与实际的方式相比，附图有时会示意性地表示各部的宽度、厚度、形状等。但是，图示的形状仅为一个例子，并非限定本发明的解释。在本说明书和各附图中，关于与在已出现的图中描述过的要素同样的要素，有时会适当省略详细的说明。
在本发明的各实施方式中，将从基板朝向氧化物半导体层的方向称为上或上方。反之，将从氧化物半导体层朝向基板的方向称为下或下方。这样，为了便于说明而使用上方或下方这一词语进行说明，但例如也可以配置成基板与氧化物半导体层的上下关系与图示相反。在以下的说明中，例如基板上的氧化物半导体层这一表述如上所述不过是说明了基板与氧化物半导体层的上下关系，也可以在基板与氧化物半导体层之间配置有其它部件。上方或下方意味着层叠有多个层的结构中的层叠顺序，例如在表述为晶体管的“上方”的像素电极的情况下，也可以意味着仅是垂直性的位置关系，在俯视图上无需是相互重叠的关系。也可以是俯视时晶体管与像素电极不重叠的位置关系。另一方面，在表述为晶体管的“垂直上方”的像素电极的情况下，需要是俯视时晶体管与像素电极相互重叠的位置关系。
“显示装置”是指使用电光层来显示影像的结构体。例如，显示装置这一术语有时也指包括电光层的显示面板，或者有时也指对显示单元装配有其它光学部件(例如，偏振部件、背光源、触摸面板等)的结构体。“电光层”只要不产生技术上的矛盾，就可以包括液晶层、电致发光(EL)层、电致变色(EC)层、电泳层。因而，关于后述的实施方式，作为显示装置，举例示出包括液晶层的液晶显示装置进行说明，但本实施方式中的结构能够应用于包括上述其它电光层的显示装置。
在本说明书中，“α包括A、B或C”、“α包括A、B以及C中的任一者”、“α包括选自由A、B以及C所组成的组中的一者”等表述只要没有特别明示，就不排除α包括A～C的多个组合的情况。而且，这些表述也不排除α包括其它要素的情况。
需要说明的是，以下的各实施方式只要不产生技术上的矛盾就能够相互组合。
[1.第一实施方式]
[1-1.显示装置10的构成]
使用图1～图5对本发明的一实施方式所涉及的显示装置10的构成进行说明。图1是示出本发明的一实施方式所涉及的显示装置的概要的剖视图。图2是示出本发明的一实施方式所涉及的显示装置的概要的俯视图。图3～图5是与图2所示的俯视图对应的各部分的剖视图。
如图1所示，显示装置10具备基板SUB。另外，显示装置10在基板SUB上具有晶体管Tr1、晶体管Tr2、布线W、连接电极ZTCO、像素电极PTCO、共用辅助电极CMTL以及共用电极CTCO。需要说明的是，TCO是透明导电性氧化物(Transparent Conductive Oxide)的简称。晶体管Tr1设置于显示区域。具体而言，晶体管Tr1是显示装置10的像素电路所包括的晶体管。晶体管Tr2设置在位于显示区域周边的周边区域。具体而言，晶体管Tr2是周边电路所包括的晶体管。需要说明的是，周边电路是驱动像素电路的电路，详细内容将后述。
[1-2.晶体管Tr1的构成]
晶体管Tr1(也称为第一晶体管)具有氧化物半导体层OS、栅极绝缘层GI1以及栅极电极GL1。栅极电极GL1与氧化物半导体层OS对置。栅极绝缘层GI1设置在氧化物半导体层OS与栅极电极GL1之间。在本实施方式中，举例示出了在比栅极电极GL1靠基板SUB的位置设置有氧化物半导体层OS的顶栅型晶体管，但也可以使用栅极电极GL1与氧化物半导体层OS的位置关系相反的底栅型晶体管。
氧化物半导体层OS包括氧化物半导体层OS1、OS2。氧化物半导体层OS1俯视时与栅极电极GL1重叠。氧化物半导体层OS1作为半导体层发挥功能，根据提供给栅极电极GL1的电压而切换为导通状态和非导通状态。也就是说，氧化物半导体层OS1作为晶体管Tr1的沟道发挥功能。氧化物半导体层OS2作为导电层发挥功能。氧化物半导体层OS1、OS2是由相同的氧化物半导体层形成的层。例如，氧化物半导体层OS2是通过对与氧化物半导体层OS1相同物性的层掺杂杂质而被低电阻化的区域。
在栅极电极GL1之上设置有绝缘层IL2。在绝缘层IL2之上设置有布线W1。布线W1经由设置于绝缘层IL2和栅极绝缘层GI1的开口WCON连接到氧化物半导体层OS2。布线W1被传递与像素的灰度关联的数据信号。在绝缘层IL2和布线W1之上设置有绝缘层IL3。在绝缘层IL3之上设置有连接电极ZTCO。连接电极ZTCO经由设置于绝缘层IL3、IL2和栅极绝缘层GI1的开口ZCON连接到氧化物半导体层OS2。连接电极ZTCO在开口ZCON的底部与氧化物半导体层OS2相接。连接电极ZTCO是透明导电层。
将连接电极ZTCO与氧化物半导体层OS2相接的区域称为第一接触区域CON1。有时将连接电极ZTCO称为“第一透明导电层”。详细情况将后述，第一透明导电层在俯视时不与栅极电极GL1和布线W1重叠的第一接触区域CON1与氧化物半导体层OS2相接。另外，俯视时第一接触区域CON1包含于像素的显示区域。
在此，例如当将ITO层等透明导电层形成为与硅层等半导体层相接时，由于ITO成膜时的工艺气体、氧离子，半导体层的表面氧化。形成于半导体层的表面的氧化层是高电阻，因此半导体层与透明导电层之间的接触电阻变高，两者的电接触产生不良。另一方面，即使将上述透明导电层形成为与氧化物半导体层相接，也不会在氧化物半导体层的表面形成上述这样的高电阻的氧化层，因此，氧化物半导体层与透明导电层之间的电接触不会产生不良。
在连接电极ZTCO之上设置有绝缘层IL4。绝缘层IL4缓和由比绝缘层IL4靠下层设置的结构体形成的高低差。有时将绝缘层IL4称为平坦化膜。在绝缘层IL4之上设置有像素电极PTCO。像素电极PTCO经由设置于绝缘层IL4的开口PCON连接到连接电极ZTCO。将连接电极ZTCO与像素电极PTCO相接的区域称为第二接触区域CON2。俯视时第二接触区域CON2与栅极电极GL1重叠。像素电极PTCO是透明导电层。
在像素电极PTCO之上设置有绝缘层IL5。在绝缘层IL5之上设置有共用辅助电极CMTL和共用电极CTCO。共用辅助电极CMTL与共用电极CTCO具有不同的平面图案。共用辅助电极CMTL是金属层。共用电极CTCO是透明导电层。共用辅助电极CMTL的电阻是比共用电极CTCO的电阻低的电阻。另外，共用辅助电极CMTL也作为遮光层发挥功能，例如通过遮挡来自相邻的像素的光，从而能够抑制混色。在共用电极CTCO之上设置有间隔物SP。
对一部分像素设置间隔物SP。例如，也可以对蓝色像素、红色像素、绿色像素中的任一像素设置间隔物SP。不过，也可以对全部像素设置间隔物SP。另外，间隔物SP的高度也可以是单元间隙的一半的高度。需要说明的是，也可以还在对置基板设置别的间隔物，对置基板上的间隔物与上述间隔物SP俯视时重叠。
在晶体管Tr1与基板SUB之间设置有遮光层LS。在该例中，遮光层LS设置在氧化物半导体层OS与基板SUB之间。在本实施方式中，作为遮光层LS设置有遮光层LS1和LS2。
希望遮光层LS具有能对氧化物半导体层进行遮光的程度的厚度。在该例中，优选遮光层LS整体的厚度具有100nm以上的厚度。
遮光层LS2覆盖遮光层LS1的上表面和侧面。此时，遮光层LS也可以设置成台阶状。由此，能使绝缘层(后述的栅极绝缘层GI2、绝缘层IL1)对遮光层LS的覆盖性提高。
俯视时，遮光层LS与栅极电极GL1和氧化物半导体层OS重叠。此时，遮光层LS的宽度DLS比栅极电极GL1的宽度DGL1和氧化物半导体层OS1的宽度DOS1大。由此，遮光层LS能够抑制从基板SUB侧射入的光到达氧化物半导体层OS1。
[1-3.晶体管Tr2的构成]
晶体管Tr2具有p型晶体管Tr2-1和n型晶体管Tr2-2。晶体管Tr2-1和晶体管Tr2-2设置在位于显示区域周边的周边区域。
p型晶体管Tr2-1和n型晶体管Tr2-2均具有栅极电极GL2、栅极绝缘层GI2以及半导体层S。栅极电极GL2与半导体层S对置。栅极绝缘层GI2设置在半导体层S与栅极电极GL2之间。在本实施方式中，p型晶体管Tr2-1和n型晶体管Tr2-2使用在比半导体层S靠基板SUB侧的位置设置有栅极电极GL2的底栅型晶体管。
p型晶体管Tr2-1的半导体层S包括半导体层S1和S2。n型晶体管Tr2-2的半导体层S包括半导体层S1、S2以及S3。半导体层S1是俯视时与栅极电极GL2重叠的区域。半导体层S1作为晶体管Tr2-1的沟道发挥功能。半导体层S2作为导电层发挥功能。半导体层S3作为电阻比半导体层S2高的导电层发挥功能。半导体层S3通过使向半导体层S1侵入的热载流子衰减来抑制热载流子劣化。
在半导体层S之上设置有绝缘层IL1和栅极绝缘层GI1。在晶体管Tr2中，栅极绝缘层GI1仅作为层间膜发挥功能。在这些绝缘层之上设置有布线W2。布线W2经由设置于绝缘层IL1和栅极绝缘层GI1的开口连接到半导体层S。在布线W2之上设置有绝缘层IL2。在绝缘层IL2之上设置有布线W1。布线W1经由设置于绝缘层IL2的开口连接到布线W2。
在本实施方式中，栅极电极GL2与遮光层LS2在基板上设置于同一层。另外，布线W2与栅极电极GL1设置于同一层。“设置于同一层”意味着部件通过对一个层进行图案化而同时形成。另外，如上所述，遮光层LS包括遮光层LS1和遮光层LS2。因此，遮光层LS整体的厚度TLS比栅极电极GL2的厚度TGL2大。
在本实施方式中，p型晶体管Tr2-1和n型晶体管Tr2-2中的半导体层S是由硅形成的。半导体层S通过激光照射而被多晶化。此时，在将栅极电极GL2设置得厚的情况下，激光照射时的热被栅极电极GL2吸收。因此，希望控制第二栅极电极层的厚度。具体而言，希望栅极电极GL2的厚度是50nm以下。另一方面，如上所述，晶体管Tr1中的遮光层LS整体的厚度优选具有100nm以上的厚度。也就是说，本实施方式中的遮光层LS的厚度是遮光层LS2的2倍以上。
在此，在以往的情况下，在晶体管Tr1中的沟道部的遮光性低的情况下，在可靠性试验(例如NBTS(Negative Bias Temperature Stress：负偏压温度应力)试验)中有时会发生特性变动(例如阈值的变动)。
但是，在本实施方式中，设置于氧化物半导体层OS(特别是氧化物半导体层OS1)的下侧的遮光层LS由2层形成，周边电路的晶体管(p型晶体管Tr2-1和n型晶体管Tr2-2)的栅极电极由2层中的1层形成。由此，能够一面具有针对晶体管Tr1的足够的遮光性，一面稳定地进行构成周边电路的晶体管Tr2的半导体层S的硅的多晶化。也就是说，能够提供能一面抑制氧化物半导体晶体管的特性变动、一面进行高清晰显示的显示装置。
[1-4.显示装置中的显示区域DR与周边区域PR之间的边界区域的构成]
图2是示出显示区域DR与周边区域PR之间的边界区域(显示区域的端部)的局部的平面布局。图3是图2中的A1-A2间的剖视示意图。图4是图2中的B1-B2间的剖视示意图。图5是图2中的C1-C2间的剖视示意图。
在图2～图4中，在第一方向D1上设置显示区域(像素)DR。朝向第三方向D3设置周边区域PR。如图2所示，该例中，在显示区域DR中，栅极电极GL1、遮光层LS1以及遮光层LS2从显示区域DR朝向周边区域PR在第一方向D1上延伸。可以将栅极电极GL1作为“第一栅极布线”。另外，遮光层LS1和栅极电极GL2朝向周边区域PR在第三方向D3上延伸。可以将栅极电极GL2作为“第二栅极布线”。连接了第一栅极布线与第二栅极布线的布线与后述的栅极布线331对应。
如图2～图4所示，也可以在栅极电极GL2下设置有遮光层LS1。栅极电极GL2和遮光层LS1具有导电性。由此，第二栅极布线的膜厚变大。作为结果，能够降低第二栅极布线中的电阻。需要说明的是，在栅极电极GL2的电阻低的情况下，也可以不设置遮光层LS1。另外，构成第二栅极布线的栅极电极GL2是晶体管Tr2的栅极电极GL2。第二栅极布线的遮光层LS1延伸至快要到达晶体管Tr2的位置。
显示区域DR的栅极电极GL1的端部GL1a设置于作为显示区域DR的周缘的边界区域。端部GL1a向与第一方向交叉(在该例中为正交)的第二方向D2突出。可以将该端部GL1a作为“突出部”。栅极电极GL1的端部GL1a在显示区域DR的端部经由设置于栅极绝缘层GI1、绝缘层IL1以及栅极绝缘层GI2的第一开口GCON1连接到遮光层LS2、且经由第二开口GCON2与栅极电极GL2连接(参照图4)。
在本实施方式中，遮光层LS使用导电层。此时，也可以对遮光层LS施加电压来控制氧化物半导体层OS1。如上所述，栅极电极GL1的端部GL1a与遮光层LS2连接。由此，栅极电极GL1与遮光层LS2成为相同电位。其结果是，包括氧化物半导体层OS1的晶体管Tr1被栅极电极GL1和遮光层LS驱动。
另外，如图2～图4所示，显示区域DP的遮光层LS2与周边区域RP的栅极电极GL2成为在第二方向D2上分开并经由栅极电极GL1的端部GL1a连接的结构。更具体而言，如上所述，形成于同层的显示区域DR的遮光层LS2与周边区域PR的栅极电极GL2在显示区域DR的端部(边界区域)经由设置于栅极绝缘层GI1、绝缘层IL1以及栅极绝缘层GI2的第一开口GCON1、第二开口GCON2而与位于它们上层的栅极电极GL1电连接。
在此，对以往的栅极布线的构成进行说明。以往的栅极布线从显示区域DR(像素电路)直到周边区域PR(周边电路)呈一直线状地设置得较长。在形成栅极布线时从制造装置剥离基板的过程中产生剥离带电时，有时会局部(具体为栅极布线的端部)地蓄积电荷。当显示区域(像素电路)和周边区域(周边电路)如上所述通过栅极布线连接时，由于剥离带电而产生的电荷沿着布线移动并蓄积于栅极布线的端部，由此例如有可能牵扯到设置于周边电路的晶体管(具体为栅极绝缘层GI2)的绝缘破坏。
另一方面，在本实施方式的情况下，显示区域DR的栅极电极GL1(第一栅极布线)和周边区域的栅极电极GL2(第二栅极布线)用不同的工序形成，并且它们在第二方向D2上分开设置且在显示区域DR的端部(边界区域)处连接。另外，周边区域PR的栅极电极GL2与显示区域DR的遮光层LS在第二方向D2上分开设置，并且在显示区域DR的端部(边界区域)处经由栅极电极GL1连接。由此，即使因上述剥离带电而使电荷局部地蓄积，由于遮光层LS、栅极电极GL1的端部配置于显示区域DR的端部周边，因此即便由上述剥离带电引起的电荷局部地产生于遮光层LS、栅极电极GL1，这样的电荷也是集中于这些栅极电极GL1、遮光层LS的端部，但止于显示区域DR的边界周边。因此，抑制上述电荷直接影响设置于周边区域PR的晶体管。因而，能够使周边电路(在该例中为栅极驱动电路)稳定地动作。
另外，如图2和图5所示，在显示区域DR的端部，针对一个栅极电极GL1设置至少一个虚设晶体管DTr。虚设晶体管DTr包括遮光层LS(遮光层LS1和遮光层LS2)、栅极绝缘层GI2、绝缘层IL1、氧化物半导体层OS(氧化物半导体层OS1、氧化物半导体层OS2)、绝缘层GI1、栅极电极GL1、绝缘层IL2以及布线W1。需要说明的是，氧化物半导体层OS也可以仅由氧化物半导体层OS2形成。
虚设晶体管DTr不与像素电路内的晶体管连接。布线W1设置成与氧化物半导体层OS重叠。更具体而言，布线W1在第一方向D1和第二方向D2上具有与氧化物半导体层相同的宽度。布线W1经由设置于绝缘层IL2和栅极绝缘层GI1的开口WCON连接到氧化物半导体层OS的两端。通过将虚设晶体管DTr设置于显示区域DR的端部，从而能够吸收存在于显示区域的不需要的电荷。因而，能够保护像素电路内的晶体管。
[1-5.显示装置10的各部件的材质]
作为基板SUB，能够使用玻璃基板、石英基板以及蓝宝石基板等具有透光性且不具有可挠性的刚性基板。另一方面，在基板SUB需要具有可挠性的情况下，作为基板SUB，能够使用聚酰亚胺基板、丙烯酸基板、硅氧烷基板、或者氟树脂基板等包含树脂且具有可挠性的柔性基板。为了提高基板SUB的耐热性，也可以在上述树脂中导入杂质。
作为栅极电极GL1、GL2、布线W1、W2、遮光层LS1、遮光层LS2以及共用辅助电极CMTL，能够使用一般的金属材料。例如，作为这些部件，例如使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、钼(Mo)、铪(Hf)、钽(Ta)、钨(W)、铋(Bi)、银(Ag)以及它们的合金或化合物。作为上述部件，可以以单层使用上述材料，也可以层叠使用上述材料。在本实施方式中，遮光层LS1可以作为“第一遮光金属层”。遮光层LS2可以作为“第二遮光金属层”。
例如，作为栅极电极GL1，使用Ti/Al/Ti的层叠结构。在本实施方式中，上述层叠结构的栅极电极GL1的图案端部的剖面形状是正锥形状。
作为栅极绝缘层GI1、GI2和绝缘层IL1～IL5，能够使用一般的绝缘层性材料。例如，作为绝缘层IL1～IL3、IL5，能够使用氧化硅(SiOx)、氧氮化硅(SiOxNy)、氮化硅(SiNx)、氮氧化硅(SiNxOy)、氧化铝(AlOx)、氧氮化铝(AlOxNy)、氮氧化铝(AlNxOy)、氮化铝(AlNx)等的无机绝缘层。作为这些绝缘层，能够使用缺陷少的绝缘层。作为绝缘层IL4，能够使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅树脂、氟树脂、或者硅氧烷树脂等有机绝缘材料。需要说明的是，作为栅极绝缘层GI1、GI2和绝缘层IL1～IL3、IL5，也可以使用上述有机绝缘材料。作为上述部件，可以以单层使用上述材料，也可以层叠使用上述材料。
需要说明的是，作为上述绝缘层的一个例子，使用厚度为100nm的SiOx作为栅极绝缘层GI1。另外，作为绝缘层IL1，使用总厚度为600nm～700nm的SiOx/SiNx/SiOx。作为栅极绝缘层GI2，使用总厚度为60～100nm的SiOx/SiNx。作为绝缘层IL2，使用总厚度为300nm～500nm的SiOx/SiNx/SiOx。作为绝缘层IL3，使用总厚度为200nm～500nm的SiOx(单层)、SiNx(单层)、或者它们的叠层。作为绝缘层IL4，使用厚度为2μm～4μm的有机层。作为绝缘层IL5，使用厚度为50nm～150nm的SiNx(单层)。
上述SiOxNy和AlOxNy是含有比氧(O)少的比率(x＞y)的氮(N)的硅化合物和铝化合物。另外，SiNxOy和AlNxOy是含有比氮少的比率(x＞y)的氧的硅化合物和铝化合物。
作为氧化物半导体层OS，能够使用具有半导体的特性的氧化金属。氧化物半导体层OS具有透光性。例如，能够使用包含铟(In)、镓(Ga)、锌(Zn)以及氧(O)的氧化物半导体。特别是，能够使用具有In:Ga:Zn:O＝1:1:1:4的组成比的氧化物半导体。不过，本实施方式中使用的包含In、Ga、Zn以及O的氧化物半导体不限于上述组成，也能够使用与上述不同的组成的氧化物半导体。例如，为了提高迁移率，也可以使In的比率比上述大。另外，为了增大带隙，减小由光照射带来的影响，也可以使Ga的比率比上述大。
也可以向包含In、Ga、Zn以及O的氧化物半导体添加其它元素。例如，也可以向该氧化物半导体添加Al、Sn等金属元素。除了上述氧化物半导体以外，包含In和Ga的氧化物半导体(IGO)、包含In和Zn的氧化物半导体(IZO)、包含In、Sn以及Zn的氧化物半导体(ITZO)、以及包含In和W的氧化物半导体等也可以用作氧化物半导体层OS。氧化物半导体层OS可以是非晶的，也可以是结晶性的。氧化物半导体层OS也可以是非晶和结晶的混相。
作为连接电极ZTCO、像素电极PTCO以及共用电极CTCO，使用透明导电层。作为该透明导电层，能够使用氧化铟和氧化锡的混合物(ITO)以及氧化铟和氧化锌的混合物(IZO)。作为该透明导电层，也可以使用上述以外的材料。
根据本实施方式，通过使晶体管Tr1的氧化物半导体层OS与连接电极ZTCO直接接触，能确保两者间的导通。因而，无需在氧化物半导体层OS与连接电极ZTCO之间设置金属层。因而，由于在开口ZCON(第一接触区域CON1)处未被遮光，因此能够抑制开口率下降。
另外，由于氧化物半导体层具有透光性，因此在本实施方式中虽然氧化物半导体层露出于像素区域中的开口区域，但来自背光源的光通过该氧化物半导体层。因此，尽可能地减少由于氧化物半导体层露出于开口区域所导致的该开口区域的透射率下降。另外，露出于显示区域的层是具有透光性且不易产生诸如硅层这样的透射光的不均的氧化物半导体层OS，因此能够抑制产生显示不均。
[第二实施方式]
使用图6～图8对在第一实施方式中说明的显示装置的整体构成进行说明。
[显示装置20的概要]
图6是示出本发明的一实施方式所涉及的显示装置的概要的俯视图。如图6所示，显示装置20具有阵列基板300、密封部400、对置基板500、柔性印刷电路基板600(FPC600)以及IC芯片700。阵列基板300和对置基板500通过密封部400而粘贴在一起。在由密封部400包围的液晶区域22中按矩阵状配置有多个像素电路310。液晶区域22是俯视时与后述的液晶元件410重叠的区域。
设置有密封部400的密封区域24是液晶区域22周围的区域。FPC600设置于端子区域26。端子区域26是阵列基板300从对置基板500露出的区域，设置于密封区域24的外侧。需要说明的是，密封区域24的外侧意味着设置有密封部400的区域和被密封部400包围的区域的外侧。IC芯片700设置在FPC600上。IC芯片700提供用于使各像素电路310驱动的信号。
[显示装置20的电路构成]
图7是示出本发明的一实施方式所涉及的显示装置的电路构成的框图。如图7所示，在第二方向D2(列方向)上与配置有像素电路310的液晶区域22相邻的位置设置有源极驱动电路320，在第一方向D1(行方向)上与液晶区域22相邻的位置设置有栅极驱动电路330。源极驱动电路320和栅极驱动电路330设置于上述密封区域24。不过，设置源极驱动电路320和栅极驱动电路330的区域不限于密封区域24，只要是设置有像素电路310的区域的外侧，可以是任何区域。也可以将源极驱动电路320和栅极驱动电路330作为周边电路。
需要说明的是，该液晶区域22和密封区域24与上述第一实施例中的显示区域DR和周边区域PR可以相互一致，也可以相互不一致。具体而言，也可以采用周边区域PR的一部分或全部包含于液晶区域22的构成，虽然在上述图2所示的显示区域DR的缘部周边存在不存在像素电极PTCO的区域，但该区域也能够作为液晶区域22。
源极布线321从源极驱动电路320向第二方向D2延伸，连接到在第二方向D2上排列的多个像素电路310。栅极布线331从栅极驱动电路330向第一方向D1延伸，连接到在第一方向D1上排列的多个像素电路310。
在端子区域26设置有端子部333。端子部333与源极驱动电路320通过连接布线341连接。同样地，端子部333与栅极驱动电路330通过连接布线341连接。通过FPC600与端子部333连接，从而连接有FPC600的外部设备与显示装置20连接，利用来自外部设备的信号，设置于显示装置20的各像素电路310进行驱动。
第一实施方式和第二实施方式所示的晶体管Tr1用于像素电路310。第一实施方式和第二实施方式所示的晶体管Tr2应用于源极驱动电路320和栅极驱动电路330所包括的晶体管。
[显示装置20的像素电路310]
图8是示出本发明的一实施方式所涉及的显示装置的像素电路的电路图。如图8所示，像素电路310包括晶体管800、保持电容890以及液晶元件410等元件。保持电容890的一电极是像素电极PTCO，另一电极是共用电极CTCO。同样地，液晶元件410的一电极是像素电极PTCO，另一电极是共用电极CTCO。晶体管800具有第一栅极电极810、第一源极电极830以及第一漏极电极840。第一栅极电极810连接到栅极布线331。第一源极电极830连接到源极布线321。第一漏极电极840连接到保持电容890和液晶元件410。第一实施方式和第二实施方式所示的晶体管Tr1应用于图8所示的晶体管800。需要说明的是，在本实施方式中，为了便于说明，将830称为源极电极，将840称为漏极电极，但各个电极的作为源极的功能和作为漏极的功能也可以调换。
(变形例)
作为本发明的实施方式而在上面描述过的各实施方式只要不相互矛盾就能够适当组合实施。另外，本领域技术人员以各实施方式的显示装置为基础适当地进行了构成要素的追加、删除或设计变更而得到的方面或者进行工序的追加、省略或条件变更而得到的方面只要具备本发明的主旨就也包含在本发明的范围之内。
即便是与由上述各实施方式的方面所带来的作用效果不同的其它作用效果，如果是根据本说明书的记载显而易见的作用效果、或者本领域技术人员可容易预测的作用效果也当然应理解为是由本发明所带来的。
另外，在本发明的第一实施方式中示出了遮光层LS1使用金属材料的例子，但本发明不限于此。例如，遮光层LS1也可以使用具有遮光性的树脂材料。具体而言，遮光层LS1也可以由黑色树脂形成。

Claims (19)

1.一种显示装置，具备：
基板；
第一晶体管，包括氧化物半导体层、第一栅极绝缘层和第一栅极电极，并设置于显示区域；以及
遮光层，设置在所述基板与所述氧化物半导体层之间，
所述遮光层包括：
第一遮光金属层，设置在所述基板与所述氧化物半导体层之间；以及
第二遮光金属层，覆盖所述第一遮光金属层的上表面和侧面，并与所述氧化物半导体层对置。
2.根据权利要求1所述的显示装置，其中，
所述显示装置包括第二晶体管，所述第二晶体管包括包含硅的第二半导体层、第二栅极绝缘层和第二栅极电极，并设置在位于所述显示区域周边的周边区域，
所述第二遮光金属层与所述第二栅极电极设置于同一层。
3.一种显示装置，包括：
基板；
第一晶体管，包括氧化物半导体层、第一栅极绝缘层和第一栅极电极，并设置于显示区域；
遮光层，设置在所述基板与所述氧化物半导体层之间，并与所述氧化物半导体层重叠；以及
第二晶体管，包括包含硅的第二半导体层、第二栅极绝缘层和第二栅极电极，并设置在位于所述显示区域周边的周边区域，
所述遮光层的厚度比所述第二栅极电极的厚度大。
4.根据权利要求3所述的显示装置，其中，
所述遮光层的厚度是所述第二栅极电极的厚度的2倍以上。
5.根据权利要求3或4所述的显示装置，其中，
所述遮光层包括第一遮光金属层以及覆盖所述第一遮光金属层的上表面和侧面的第二遮光金属层。
6.根据权利要求2所述的显示装置，其中，
所述第一栅极电极从所述显示区域朝向所述周边区域延伸，
所述第二栅极电极在所述显示区域的端部与所述第一栅极电极连接。
7.根据权利要求2所述的显示装置，其中，
所述遮光层的厚度为100nm以上。
8.根据权利要求2所述的显示装置，其中，
所述遮光层的宽度比所述第一栅极电极的宽度大。
9.根据权利要求2所述的显示装置，其中，
所述第一栅极电极与所述遮光层电连接。
10.根据权利要求2至9中任一项所述的显示装置，其中，
所述第一栅极电极从所述显示区域朝向所述周边区域在第一方向上延伸，并且具有在所述显示区域的周缘部向与所述第一方向交叉的第二方向突出的突出部，
所述第一栅极电极的主线部与所述第二栅极电极在与延伸方向交叉的方向上分开设置，并经由所述第一栅极电极的突出部相互连接。
11.根据权利要求2所述的显示装置，其中，
所述第一栅极电极从所述显示区域朝向所述周边区域在第一方向上延伸，
在所述氧化物半导体层与所述第一栅极电极的端部之间设置有一个或多个虚设晶体管，该虚设晶体管设置有氧化物半导体层和与该氧化物半导体层重叠的布线，
这些氧化物半导体和布线与所述第一栅极电极交叉，并且在两端部相互连接。
12.根据权利要求11所述的显示装置，其中，
所述虚设晶体管的氧化物半导体层与所述晶体管的氧化物半导体层形成于同层，所述布线形成于比所述第一栅极电极靠上的层。
13.根据权利要求3所述的显示装置，其中，
所述第一栅极电极从所述显示区域朝向所述周边区域在第一方向上延伸，
所述第二栅极电极在所述显示区域的端部与所述第一栅极电极连接。
14.根据权利要求3所述的显示装置，其中，
所述遮光层的厚度为100nm以上。
15.根据权利要求3所述的显示装置，其中，
所述遮光层的宽度比所述第一栅极电极的宽度大。
16.根据权利要求3所述的显示装置，其中，
所述第一栅极电极与所述遮光层电连接。
17.根据权利要求3所述的显示装置，其中，
所述第一栅极电极从所述显示区域朝向所述周边区域在第一方向上延伸，并且具有主线部和突出部，所述突出部在该所述显示区域的周缘部在所述第一方向上位于主线部的端部，并向与该主线部的延伸方向交叉的第二方向突出，
所述第一栅极电极的主线部和所述第二栅极电极在与所述延伸方向交叉的方向上分开设置，并经由所述第一栅极电极的突出部相互连接。
18.根据权利要求3所述的显示装置，其中，
所述第一栅极电极从所述显示区域朝向所述周边区域在第一方向上延伸，
在所述氧化物半导体层与所述第一栅极电极的端部之间设置有一个或多个虚设晶体管，该虚设晶体管设置有氧化物半导体层和与该氧化物半导体层重叠的布线，
这些氧化物半导体层和布线与所述第一栅极电极交叉，并且在两端部相互连接。
19.根据权利要求18所述的显示装置，其中，
所述虚设晶体管的氧化物半导体层与所述晶体管的氧化物半导体层形成于同层，所述布线形成于比所述第一栅极电极靠上的层。
CN202210325804.3A 2021-04-09 2022-03-30 显示装置 Pending CN115206995A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021066720 2021-04-09
JP2021-066720 2021-04-09
JP2022-034757 2022-03-07
JP2022034757A JP2022161827A (ja) 2021-04-09 2022-03-07 表示装置

Publications (1)

Publication Number Publication Date
CN115206995A true CN115206995A (zh) 2022-10-18

Family

ID=83509517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210325804.3A Pending CN115206995A (zh) 2021-04-09 2022-03-30 显示装置

Country Status (2)

Country Link
US (1) US20220328532A1 (zh)
CN (1) CN115206995A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047880A (ja) * 2002-07-15 2004-02-12 Seiko Epson Corp 薄膜トランジスタ及びその製造方法、それを用いた表示装置、並びに電子機器
CN1913155A (zh) * 2005-08-12 2007-02-14 株式会社半导体能源研究所 液晶显示器件和其制造方法
KR20070049740A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US20120200546A1 (en) * 2009-10-16 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device, display device provided with same, and method for manufacturing semiconductor device
KR20160001851A (ko) * 2014-06-27 2016-01-07 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 어레이 기판
KR20170038605A (ko) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 네로우 베젤 디스플레이 장치
KR20170077383A (ko) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
US10074709B1 (en) * 2017-05-31 2018-09-11 Mikuni Electron Corporation Display device
CN108780758A (zh) * 2016-03-14 2018-11-09 夏普株式会社 半导体装置和半导体装置的制造方法
CN110521003A (zh) * 2017-03-27 2019-11-29 夏普株式会社 有源矩阵基板及其制造方法
CN111722446A (zh) * 2019-03-22 2020-09-29 夏普株式会社 有源矩阵基板的制造方法
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047880A (ja) * 2002-07-15 2004-02-12 Seiko Epson Corp 薄膜トランジスタ及びその製造方法、それを用いた表示装置、並びに電子機器
CN1913155A (zh) * 2005-08-12 2007-02-14 株式会社半导体能源研究所 液晶显示器件和其制造方法
KR20070049740A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US20120200546A1 (en) * 2009-10-16 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device, display device provided with same, and method for manufacturing semiconductor device
KR20160001851A (ko) * 2014-06-27 2016-01-07 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 어레이 기판
KR20170038605A (ko) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 네로우 베젤 디스플레이 장치
KR20170077383A (ko) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN108780758A (zh) * 2016-03-14 2018-11-09 夏普株式会社 半导体装置和半导体装置的制造方法
CN110521003A (zh) * 2017-03-27 2019-11-29 夏普株式会社 有源矩阵基板及其制造方法
US10074709B1 (en) * 2017-05-31 2018-09-11 Mikuni Electron Corporation Display device
CN111722446A (zh) * 2019-03-22 2020-09-29 夏普株式会社 有源矩阵基板的制造方法
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法

Also Published As

Publication number Publication date
US20220328532A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
CN111587453B (zh) 显示装置
US11561445B2 (en) Display device
US12001108B2 (en) Display device and array substrate of display device
US20230275098A1 (en) Display device
US20220328532A1 (en) Display device
CN110896081A (zh) 阵列基板、液晶面板以及有机el显示面板
US11774820B2 (en) Display device
JP2022161827A (ja) 表示装置
US11664385B2 (en) Display device
US20220404655A1 (en) Display device
US12015032B2 (en) Display device
US20240145484A1 (en) Display device
US20230389370A1 (en) Display device and method for manufacturing display device
US11710746B2 (en) Semiconductor device and display device
US20240088164A1 (en) Display device
JP2022153275A (ja) 表示装置および表示装置のアレイ基板
JP2022161825A (ja) 表示装置
CN111208685A (zh) 阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination