CN111208685A - 阵列基板和显示装置 - Google Patents

阵列基板和显示装置 Download PDF

Info

Publication number
CN111208685A
CN111208685A CN201911133292.5A CN201911133292A CN111208685A CN 111208685 A CN111208685 A CN 111208685A CN 201911133292 A CN201911133292 A CN 201911133292A CN 111208685 A CN111208685 A CN 111208685A
Authority
CN
China
Prior art keywords
wiring
capacitance
electrode
insulating film
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911133292.5A
Other languages
English (en)
Other versions
CN111208685B (zh
Inventor
吉田昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN111208685A publication Critical patent/CN111208685A/zh
Application granted granted Critical
Publication of CN111208685B publication Critical patent/CN111208685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

一种阵列基板和显示装置，稳定地保持电极部的电位。阵列基板(10A)具备：电极部(12)，其在第1方向及与第1方向交叉的第2方向各排列配置有多个；电容形成部(32)，其在第1方向和第2方向各排列配置有多个，配置为隔着作为绝缘膜的第1绝缘膜(22)、第3绝缘膜(26)、第4绝缘膜(28)及第5绝缘膜(29)与电极部(12)重叠；第1电容配线(33)，其与电容形成部(32)包括相同导电膜(21)，沿第1方向延伸，与在第1方向相邻的电容形成部(32)中的每一个相连；及第2电容配线(34)，其与电容形成部(32)包括相同导电膜(21)，沿第2方向延伸，与在第2方向相邻的电容形成部(32)中的每一个相连。

Description

阵列基板和显示装置
技术领域
本发明涉及阵列基板和显示装置。
背景技术
以往，作为液晶显示装置的一个例子，已知下述专利文献1所记载的液晶显示装置。专利文献1所记载的液晶显示装置所具备的数据线Dj-2、Dj、…在将像素矩阵PX(i，j)(i＝1～m，j＝1～n)按各2列进行分割而成的各像素组中分别形成有1条，将信号电压供应到各个该像素组。在像素矩阵的各行，分别形成有1条第1栅极线GAi和1条第2栅极线GBi。第1栅极线GAi将栅极电压供应到属于第i行的n个像素中的分别通过n/2条数据线而被供应信号电压的n/2个像素中的每一个像素。第2栅极线GBi将栅极电压供应到属于第i行的n个像素中的除了由栅极线GAi供应栅极电压的像素之外的n/2个像素中的每一个像素。
现有技术文献
专利文献
专利文献1：特开平10-142578号公报
发明内容
发明要解决的问题
根据上述的专利文献1所记载的液晶显示装置，能够通过比以往少的条数的数据线来进行各像素的驱动。此外，在该专利文献1中公开了如下构成：在没有形成数据线的各像素间的边界区域分别形成有与数据线平行的Cs线(存储电容线)。然而，多个Cs线是简单地以与数据线平行的方式笔直地延伸，因此在推进了液晶显示装置的大型化的情况下，Cs线的配线电阻的分布的标准偏差变大。因此，有可能像素的电位不稳定，产生阴影等显示不良。
本发明是基于上述这样的情况而完成的，其目的在于稳定地保持电极部的电位。
用于解决问题的方案
(1)本发明的一个实施方式是一种阵列基板，具备：电极部，其在第1方向及与上述第1方向交叉的第2方向上各排列配置有多个；电容形成部，其在上述第1方向和上述第2方向上各排列配置有多个，并配置为隔着绝缘膜与上述电极部重叠；第1电容配线，其与上述电容形成部包括相同导电膜，沿着上述第1方向延伸，并与在上述第1方向上相邻的上述电容形成部中的每一个电容形成部相连；以及第2电容配线，其与上述电容形成部包括相同导电膜，沿着上述第2方向延伸，并与在上述第2方向上相邻的上述电容形成部中的每一个电容形成部相连。
(2)另外，本发明的某实施方式是一种阵列基板，在上述(1)的构成的基础上，具备：第1配线，其配置于在上述第2方向上相邻的上述电极部之间，沿着上述第1方向延伸，并隔着绝缘膜与上述第2电容配线交叉；以及第2配线，其配置于在上述第1方向上相邻的上述电极部之间，沿着上述第2方向延伸，并隔着绝缘膜与上述第1电容配线交叉。
(3)另外，本发明的某实施方式是一种阵列基板，在上述(2)的构成的基础上，具备：开关元件，其具有栅极电极、源极区域、沟道区域以及漏极区域，上述栅极电极连接到上述第1配线，上述源极区域连接到上述第2配线，上述沟道区域包括半导体膜，一端侧连接到上述源极区域，且上述沟道区域以隔着栅极绝缘膜与上述栅极电极重叠的方式相对于上述栅极电极配置在下层侧，上述漏极区域连接到上述沟道区域的另一端侧；以及，遮光部，其以隔着下层侧绝缘膜与上述沟道区域重叠的方式相对于上述沟道区域配置在下层侧，上述遮光部与上述电容形成部、上述第1电容配线以及上述第2电容配线包括相同导电膜。
(4)另外，本发明的某实施方式是一种阵列基板，在上述(3)的构成的基础上，上述电极部相对于上述漏极区域配置于上层侧，并连接到上述漏极区域。
(5)另外，本发明的某实施方式是一种阵列基板，在上述(4)的构成的基础上，具备低电阻化部，上述低电阻化部是使上述半导体膜的一部分低电阻化而成的，连接到上述漏极区域，并配置为隔着绝缘膜与上述电容形成部重叠。
(6)另外，本发明的某实施方式是一种阵列基板，在上述(2)至上述(5)中的任意一个构成的基础上，具备开关元件，上述开关元件具有栅极电极、源极区域、漏极区域以及沟道区域，上述栅极电极连接到上述第1配线，上述源极区域连接到上述第2配线，上述漏极区域连接到上述电极部，上述沟道区域包括半导体膜，一端侧连接到上述源极区域，另一端侧连接到上述漏极区域，且上述沟道区域配置为隔着栅极绝缘膜与上述栅极电极重叠，上述第2配线以在中间夹着2个上述电极部的方式隔开间隔地排列配置有多个，上述第1配线以在上述第2方向上相邻的上述电极部之间各夹着2个上述第1配线的方式配置，而且，上述开关元件以分别连接到相互相邻的上述第1配线和上述电极部的方式配置有至少2个，上述第2电容配线以被夹在相互相邻的上述第2配线之间所夹着的2个上述电极部之间的方式配置。
(7)另外，本发明的某实施方式是一种阵列基板，在上述(6)的构成的基础上，上述电极部被分割为多个畴，上述电容形成部配置为选择性地与上述电极部中的相邻的上述畴的边界部位重叠。
(8)另外，本发明的某实施方式是一种阵列基板，在上述(7)的构成的基础上，上述电极部以使上述畴在上述第1方向和上述第2方向上各排列多个的方式被分割，上述电容形成部具有：第1电容形成部，其选择性地与在上述第2方向上相邻的上述畴的上述边界部位重叠；以及第2电容形成部，其选择性地与在上述第1方向上相邻的上述畴的上述边界部位重叠，上述第1电容配线与上述第1电容形成部以呈直线状的方式相互相连。
(9)另外，本发明的某实施方式是一种阵列基板，在上述(6)至上述(8)中的任意一个构成的基础上，具备第2电容形成部，上述第2电容形成部与上述第2配线包括相同导电膜，配置为隔着绝缘膜与上述电极部重叠，并连接到上述电容形成部。
(10)另外，本发明的某实施方式是一种阵列基板，在上述(9)的构成的基础上，具备连接部，上述连接部与上述第2配线包括相同导电膜，并与分别重叠于隔着上述第2电容配线相邻的上述电极部的2个上述第2电容形成部中的每一个第2电容形成部相连。
(11)另外，本发明的某实施方式是一种阵列基板，在上述(10)的构成的基础上，上述连接部隔着绝缘膜与上述第2电容配线交叉，并通过在其与上述第2电容配线之间的绝缘膜开口形成的接触孔连接到上述第2电容配线。
(12)另外，本发明的某实施方式是一种阵列基板，在上述(9)至上述(11)中的任意一个构成的基础上，上述电极部被分割为多个畴，上述第2电容形成部配置为选择性地与上述电极部中的相邻的上述畴的边界部位重叠。
(13)本发明的一个实施方式是一种显示装置，具备：上述(1)至上述(12)中的任意一个阵列基板、以及与上述阵列基板相对配置的相对基板。
发明效果
根据本发明，能够稳定地保持电极部的电位。
附图说明
图1是本发明的实施方式1的液晶面板的截面图。
图2是示出构成液晶面板的阵列基板中的像素排列的俯视图。
图3是将阵列基板的TFT附近进行了放大的俯视图。
图4是液晶面板的图2和图3的A-A线截面图。
图5是主要示出阵列基板所具备的第1金属膜的图案的俯视图。
图6是主要示出阵列基板所具备的半导体膜的图案的俯视图。
图7是液晶面板的图2的B-B线截面图。
图8是液晶面板的图2的C-C线截面图。
图9是主要示出本发明的实施方式2的阵列基板所具备的半导体膜的图案的俯视图。
图10是主要示出本发明的实施方式3的阵列基板所具备的第3金属膜的图案的俯视图。
图11是液晶面板的图10的A-A线截面图。
图12是液晶面板的图10的B-B线截面图。
图13是示出构成本发明的实施方式4的有机EL显示面板的阵列基板中的像素排列的俯视图。
图14是示出阵列基板的像素的电构成的电路图。
图15是阵列基板的图13的D-D线截面图。
图16是主要示出阵列基板所具备的第2金属膜和第3金属膜的图案的俯视图。
图17是主要示出阵列基板所具备的半导体膜的图案的俯视图。
图18是主要示出阵列基板所具备的第1金属膜的图案的俯视图。
附图标记说明
10…液晶面板(显示装置)，10A、210A…阵列基板，11、111…TFT(开关元件)，11A…栅极电极，11B…源极区域，11C…漏极区域，11D、111D…沟道区域，12、112、212…像素电极(电极部)，12D、212D…畴，13、313…栅极配线(第1配线)，14，214，314…源极配线(第2配线)，17、317…遮光部，21，221，321…第1金属膜(导电膜)，22、222、322…第1绝缘膜(下层侧绝缘膜、绝缘膜)，23、123、223、323…半导体膜，24、324…第2绝缘膜(栅极绝缘膜、绝缘膜)，26、226、326…第3绝缘膜(绝缘膜)，27，227，327…第3金属膜(导电膜)，28、228、328…第4绝缘膜(绝缘膜)，29、229、329…第5绝缘膜(绝缘膜)，32、132、232、332…电容形成部，32A…第1电容形成部，32B…第2电容形成部，33、233、333…第1电容配线，34、234、334…第2电容配线，35、235…低电阻化部，36…第2电容形成部，37…连接部，40…有机EL显示面板(显示装置)，41…阵列基板，47…第1TFT(开关元件)，48…第2TFT(开关元件)，49…第3TFT(开关元件)，50…第4TFT(开关元件)，51…第5TFT(开关元件)，52…第6TFT(开关元件)，53…第7TFT(开关元件)。
具体实施方式
＜实施方式1＞
通过图1至图8来说明本发明的实施方式1。在本实施方式中例示构成液晶面板(显示面板)10的阵列基板10A。此外，各附图的一部分中示出了X轴、Y轴以及Z轴，各轴方向描绘为各附图中所示的方向。另外，将图4、图7以及图8的上侧设为表侧，将下侧设为里侧。
图1是液晶面板10的概略性的截面图。如图1所示，液晶面板10具备：阵列基板10A；CF基板(相对基板)10B，其配置为与阵列基板10A相对；液晶层10C，其介于两基板10A、10B之间；以及密封部10D，其包围液晶层10C并对其进行密封。在本实施方式中，将介电常数各向异性为负的负型液晶材料用作液晶层10C所包含的液晶材料。另外，在两基板10A、10B的外表面侧分别贴附有未图示的偏振板。本实施方式的液晶面板10所设想的是屏幕尺寸例如被设为60英寸左右(例如62.4英寸)或30英寸左右(例如31.2英寸)，并且分辨率被设为与8K分辨率相当的“7680×4320”或与4K分辨率相当的“3840×2160”。
液晶面板10的显示面被划分为能显示图像的显示区域、以及包围显示区域的非显示区域。图2是阵列基板10A中的显示区域的俯视图。此外，在图2中还图示了CF基板10B侧的构成的一部分。如图2所示，在阵列基板10A的显示区域中，TFT(开关元件、薄膜晶体管)11和连接到TFT11的像素电极(电极部)12分别沿着X轴方向(第1方向)和Y轴方向(第2方向)以矩阵状(行列状)各排列设置有多个。在TFT11和像素电极12的周边，以包围TFT11和像素电极12的方式配设有大致呈格子状的栅极配线(第1配线、扫描配线)13和源极配线(第2配线、数据配线、信号配线)14。TFT11至少具有连接到栅极配线13的栅极电极11A、连接到源极配线14的源极区域11B、以及连接到像素电极12的漏极区域11C。并且，TFT11基于传输到栅极配线13的扫描信号而被驱动，伴随于此，能够将传输到源极配线14的图像信号(数据信号)供应到像素电极12，将像素电极12充电到基于图像信号的电位。
如图2所示，栅极配线13大体沿着X轴方向延伸，源极配线14大体沿着Y轴方向延伸，两配线13、14相互正交(交叉)。栅极配线13以在Y轴方向上相邻的像素电极12之间各连续排列2个栅极配线13的方式配置。因此，栅极配线13的设置数量为像素电极12在Y轴方向上的排列数量的2倍。另一方面，源极配线14在X轴方向上以在中间夹着2个像素电极12的方式隔开间隔地排列配置有多个。因此，源极配线14的设置数量为像素电极12在X轴方向上的排列数量的一半。在此基础上，TFT11包含连接到连续排列的2个栅极配线13中的一个栅极配线13(例如图2所示的上侧)及与该一个栅极配线13相邻的像素电极12的TFT11、以及连接到连续排列的2个栅极配线13中的另一个栅极配线13(例如图2所示的下侧)及与该另一个栅极配线13相邻的像素电极12的TFT11，这2个TFT11连接到共同的源极配线14。成为这2个TFT11中的一个TFT11的连接对象的像素电极12被配置为在X轴方向上的一侧(例如图2所示的右侧)与源极配线14相邻，相对于此，成为2个TFT11中的另一个TFT11的连接对象的像素电极12被配置为在X轴方向上的另一侧(例如图2所示的左侧)与源极配线14相邻。也就是，可以说上述的2个TFT11分别连接到1个源极配线14、成为隔着该源极配线14斜对面的位置关系的2个像素电极12、以及夹在这2个像素电极12之间的2个栅极配线13。因此，TFT11按每2个被平面配置为之字形状(锯齿状)且成为隔着源极配线14斜对面的位置关系。根据以上的构成，供应到1条源极配线14的图像信号经由分别连接到不同的栅极配线13的2个TFT11而供应到成为隔着源极配线14斜对面的位置关系的2个像素电极12，因此，扫描信号在不同的定时供应到夹在这2个像素电极12之间的2个栅极配线13，从而能将在X轴方向和Y轴方向上各排列多个的像素电极12分别充电到不同的电位。从而，例如与使源极配线与像素电极排列为交替重复排列的情况相比，能够将源极配线14的设置数量变成一半，能够使用于驱动源极配线14的电路变少(小)，因此，在实现液晶面板10的窄边框化、低成本化上是优选的。
如图2所示，像素电极12配置于在俯视时为纵长的方形形状的区域中。像素电极12包括主干电极部12A、以及与主干电极部12A相连的多个分枝电极部12B，作为整体在俯视时呈鱼骨形。主干电极部12A在俯视时呈十字形，包括沿着X轴方向延伸的部分和沿着Y轴方向延伸的部分。分枝电极部12B分别在由呈十字形的主干电极部12A分隔成的4个区域中各配置有多个，一端侧与主干电极部12A相连并且以从主干电极部12A的中心大体按辐射状扩展的形式延伸。因此，分别配置于在X轴方向和Y轴方向上相邻的区域的多个分枝电极部12B的彼此的延伸方向成为交叉的关系。分枝电极部12B在上述的4个区域中，隔开基本上相等的间隔而各排列配置有多个，相邻的分枝电极部12B之间具有基本上为固定宽度的狭缝12S。狭缝12S的延伸方向与分枝电极部12B的延伸方向一致，且在上述的4个区域中的每一个区域内以从主干电极部12A的中心大体按辐射状扩展的形式延伸。这样，可以说像素电极12被分割为狭缝12S的延伸方向相互不同的4个畴12D，各畴12D排列为在像素电极12中在X轴方向和Y轴方向上各排列有2个。像素电极12中的主干电极部12A可以说是4个畴12D的边界部位。这4个畴12D在俯视时分别呈纵长的方形形状。在此，在阵列基板10A的表面中的与上述的狭缝12S重叠的部位会形成局部的凹部(没有像素电极12的部分)，且形成与凹部形状相应的电场，因此，液晶层10C所包含的液晶分子沿着该凹部取向。因此，本实施方式的液晶面板10是液晶层10C所包含的液晶分子的取向按每个像素电极12的畴12D而不同的MVA(Multi-domain Vertical Alignment；多域垂直配向))模式，从而实现了宽视角化。另外，CF基板10B具有与各像素电极12重叠的部分分别开口的大致格子状的黑矩阵(像素间遮光部)15。黑矩阵15配置为与TFT11、栅极配线13以及源极配线14等重叠。另外，CF基板10B具有用于保持液晶层10C的厚度(单元间隙)的间隔物16。间隔物16被平面配置为与栅极配线13的一部分重叠。
图3是阵列基板10A中的TFT11附近的俯视图。使用图3来详细地说明TFT11的构成。如图3所示，TFT11配置为在Y轴方向上在图3所示的下侧或者上侧与成为其连接对象的像素电极12相邻。TFT11具有包括栅极配线13的一部分的栅极电极11A。栅极配线13的线宽根据在X轴方向上的位置而发生变化，成为栅极电极11A的部分(与沟道区域11D的交叉部位)的宽度被设为最窄。TFT11具有连接到源极配线14的源极区域11B。源极配线14具有源极配线分支部14A，源极配线分支部14A从成为连续排列的2个栅极配线13之间的位置各分支出2个。源极配线分支部14A从源极配线14沿着X轴方向向左右延伸，其前端部连接到各TFT11的源极区域11B。TFT11具有与源极区域11B在Y轴方向上隔开间隔配置的漏极区域11C。漏极区域11C的与源极区域11B(沟道区域11D)侧相反一的侧的端部连接到像素电极12。TFT11具有与栅极电极11A重叠并且与源极区域11B和漏极区域11C相连的沟道区域11D。沟道区域11D沿着Y轴方向延伸，其一端侧与源极区域11B相连，另一端侧与漏极区域11C相连。并且，当TFT11基于供应到栅极电极11A的扫描信号而被驱动时，供应到源极配线14的图像信号(电荷)会从源极区域11B经由沟道区域11D供应到漏极区域11C。其结果是，像素电极12被充电到基于图像信号的电位。另外，设置有遮光部17，遮光部17相对于上述构成的TFT11中的沟道区域11D在Z轴方向上位于里侧，也就是说位于与栅极电极11A侧相反的一侧，并配置为与沟道区域11D重叠。遮光部17在俯视时呈沿着X轴方向延伸的横长形状，并且呈岛状，能遮挡从里侧对沟道区域11D照射的光。这种光例如为从背光源装置对液晶面板10照射的用于显示的光等。由于去往沟道区域11D的上述的光被遮光部17遮挡，从而能够抑制在光照射到沟道区域11D的情况下可能产生的TFT11的特性的变动。
图4是液晶面板10的图2和图3的A-A线截面图。如图4所示，在CF基板10B的显示区域中，在与阵列基板10A侧的各像素电极12呈相对状的位置，以矩阵状排列设置有许多个彩色滤光片18。彩色滤光片18是将R(红色)、G(绿色)、B(蓝色)这三色按规定的顺序重复排列配置而成的，与相对的像素电极12一起构成作为显示单位的像素。此外，在本实施方式中，像素在X轴方向上的排列间距例如被设为60μm左右，像素在Y轴方向上的排列间距例如被设为180μm左右。在相邻的彩色滤光片18之间配置有已述的黑矩阵15，从而防止了混色等。另外，在彩色滤光片18的内表面侧，为了平坦化而形成有外覆膜19。在外覆膜19的内表面侧形成有相对电极20。相对电极20至少在显示区域内设置为满面状，隔着液晶层10C与所有的像素电极12相对。对相对电极20供应基准电位(公共电位)，从而在其与由TFT11充电后的像素电极12之间产生电位差。液晶层10C的液晶分子的取向状态基于该电位差而发生变化，从而能按每个像素进行规定的灰度显示。在相对电极20的内表面侧形成有已述的间隔物16(参照图2和图3)。虽然在图4中省略了间隔物16的图示，但作为补充说明，间隔物16从CF基板10B的内表面沿着Z轴方向朝向阵列基板10A侧突出，其前端部配置为抵接或者接近于阵列基板10A的最内表面。此外，在两基板10A、10B的与液晶层10C接触的最内表面分别形成有用于使液晶层10C所包含的液晶分子取向的取向膜(未图示)。在本实施方式中，使用了垂直取向膜作为取向膜。
如图4所示，阵列基板10A是在玻璃基板(基板)的内表面侧层叠形成各种膜而形成的。使用图4来详细地说明阵列基板10A的内表面侧所具备的各个膜。具体地说，如图4所示，阵列基板10A具有：第1金属膜(导电膜)21；第1绝缘膜(下层侧绝缘膜、绝缘膜)22，其配置在第1金属膜21的上层侧；半导体膜23，其配置在第1绝缘膜22的上层侧；第2绝缘膜(栅极绝缘膜、绝缘膜)24，其配置在半导体膜23的上层侧；第2金属膜25，其配置在第2绝缘膜24的上层侧；第3绝缘膜(绝缘膜)26，其配置在第2金属膜25的上层侧；第3金属膜(导电膜)27，其配置在第3绝缘膜26的上层侧；第4绝缘膜(绝缘膜)28，其配置在第3金属膜27的上层侧；第5绝缘膜(绝缘膜)29，其配置在第4绝缘膜28的上层侧；透明电极膜30，其配置在第5绝缘膜29的上层侧；以及取向膜(未图示)，其配置在透明电极膜30的上层侧。
第1金属膜21、第2金属膜25以及第3金属膜27均被设为包括1种金属材料的单层膜或包括不同种类的金属材料的层叠膜、合金，从而具有导电性和遮光性。如图4所示，第1金属膜21构成遮光部17等。第2金属膜25构成栅极配线13、TFT11的栅极电极11A等。半导体膜23被设为例如将氧化物半导体用作材料的氧化物半导体膜。半导体膜23构成：构成TFT11的源极区域11B、漏极区域11C以及沟道区域11D等。作为半导体膜23的具体的材料，例如可列举In-Ga-Zn-O系的半导体(例如铟镓锌氧化物)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In，Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、以及In：Ga：Zn＝1：1：2等，但并不限于此。In-Ga-Zn-O系的半导体可以是非晶质的，也可以是结晶质的，但在结晶质的情况下，优选c轴大体垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。在此，上述的半导体膜23在制造过程中一部分(成为与第2金属膜25不重叠的部分)被低电阻化，包括低电阻化区域和非低电阻化区域。此外，在图4、图7以及图8中，将半导体膜23中的低电阻化区域图示为阴影状。半导体膜23的低电阻化区域与非低电阻化区域相比，电阻率非常低，例如为1/10000000000～1/100左右，作为导电体发挥功能。由半导体膜23的低电阻化区域来构成TFT11的源极区域11B和漏极区域11C等。半导体膜23中的非低电阻化区域仅在特定的条件(扫描信号供应到栅极电极11A的情况)下才能使电荷移动，但低电阻化区域始终能使电荷移动，作为导电体发挥功能。由半导体膜23的非低电阻化区域来构成TFT11的沟道区域11D。透明电极膜30例如包括ITO(Indium Tin Oxide；氧化铟锡)、IZO(Indium Zinc Oxide；氧化铟锌)等透明电极材料，构成像素电极12等。
第1绝缘膜22、第2绝缘膜24以及第3绝缘膜26均包括作为一种无机绝缘材料(无机树脂材料)的SiO2(氧化硅、硅氧化物)等。第4绝缘膜28包括作为一种无机绝缘材料的SiNx(氮化硅)等。第5绝缘膜29包括作为一种具有感光性的有机绝缘材料(有机材料)的PMMA(丙烯酸树脂)等。第1绝缘膜22介于第1金属膜21与半导体膜23之间而将它们绝缘。第2绝缘膜24介于半导体膜23与第2金属膜25之间而将它们绝缘。特别是，通过第2绝缘膜24中的与栅极电极11A重叠的部分，使栅极电极11A与沟道区域11D之间的间隔维持为固定。该第2绝缘膜24在制造阵列基板10A时将上层侧的第2金属膜25用作掩模而被图案化，形成为仅选择性地残留在与第2金属膜25重叠的范围内。第3绝缘膜26介于半导体膜23及第2金属膜25与第3金属膜27之间而将它们绝缘。特别是，第3绝缘膜26中的介于包括第1金属膜21的栅极配线13与包括第2金属膜25的源极配线14的交叉部之间的部分将两配线13、14间绝缘。第4绝缘膜28与第5绝缘膜29一起介于第3金属膜27与透明电极膜30之间而将它们绝缘。第5绝缘膜29的膜厚大于包括无机树脂材料的其它绝缘膜22、24、26、28，发挥使阵列基板10A的表面平坦化的功能。在上述的各绝缘膜22、24、26、28、29中的第4绝缘膜28和第5绝缘膜29，以重叠到TFT11的漏极区域11C与像素电极12的重叠部位的形式开口形成有像素电极用接触孔CH1。因此，TFT11的漏极区域11C与像素电极12通过像素电极用接触孔CH1连接。在像素电极用接触孔CH1，重叠配置有包括第3金属膜27的漏极连接部31。与此相伴，像素电极用接触孔CH1还开口形成于第3绝缘膜26，从而实现了漏极连接部31与漏极区域11C的连接。因此，漏极区域11C与像素电极12通过漏极连接部31实现了连接。通过由该漏极连接部31覆盖第3绝缘膜26的像素电极用接触孔CH1，从而，在通过被图案化的光致抗蚀剂蚀刻第3金属膜27时，能够防止漏极区域11C被过蚀刻。另外，在第3绝缘膜26，以重叠到源极配线14的源极配线分支部14A与TFT11的源极区域11B的重叠部位的形式开口形成有源极配线用接触孔CH2。因此，源极配线14的源极配线分支部14A与TFT11的源极区域11B通过源极配线用接触孔CH2连接。
此外，如图5所示，在本实施方式的阵列基板10A设置有与像素电极12重叠配置的电容形成部32。图5是通过实线表示阵列基板10A所具备的第1金属膜21的图案并且通过双点划线表示其它金属膜25、金属膜27以及半导体膜23等的俯视图。电容形成部32在阵列基板10A的显示区域中，与作为其重叠对象的像素电极12同样地在X轴方向和Y轴方向上以矩阵状各排列配置有多个。电容形成部32的设置数量与像素电极12的设置数量一致。并且，在该电容形成部32分别连接有沿着X轴方向延伸的第1电容配线33、以及沿着Y轴方向延伸的第2电容配线34。电容形成部32被维持为由这些第1电容配线33和第2电容配线34供应的基准电位，从而能在其与所重叠的像素电极12之间形成静电电容(辅助电容)，能够保持由此被充电的像素电极12的电位。第1电容配线33沿着X轴方向延伸且与在X轴方向上相邻的电容形成部32中的每一个电容形成部32相连。第2电容配线34沿着Y轴方向延伸且与在Y轴方向上相邻的电容形成部32中的每一个电容形成部32相连。因此，能够减小在显示区域内在X轴方向和Y轴方向上各排列多个的电容形成部32的电阻的分布的标准偏差。也就是说，与在显示区域内的位置无关地将各电容形成部32维持在固定的基准电位的可靠性高。从而，与电容形成部32之间形成静电电容的像素电极12的电位得到稳定地保持，因此，能够实现显示图像的显示质量的提高。而且，电容形成部32、第1电容配线33以及第2电容配线34均包括相同的第1金属膜21。通过这样，电容形成部32、第1电容配线33以及第2电容配线34彼此直接相连，在连接时无需形成接触孔等。从而，抑制了由于接触孔等连接结构而导致的像素电极12的开口率的下降，因此，能够保持像素电极12的开口率较高，能够实现显示图像的高亮度化、低功耗化。
详细地说明电容形成部32。如图5所示，电容形成部32在俯视时呈十字形，配置为选择性地与像素电极12的主干电极部12A即相邻的畴12D的边界部位重叠。在此，在像素电极12中的多个畴12D的边界部位附近，液晶分子难以沿着所希望的方向例如作为没有像素电极12的部分的狭缝12S的方向进行取向，因此，透射光量有局部变少的倾向。对此，如果如上所述那样将电容形成部32配置为选择性地与像素电极12中的相邻的畴12D的边界部位重叠，则由于包括对光进行遮挡的第1金属膜21的电容形成部32与像素电极12重叠配置而可能产生的透射光量的减少会得到抑制。因此，与假如将电容形成部32配置为与主干电极部12A不重叠而与畴12D重叠的情况相比，能实现开口率的提高。平面形状被设为十字形的电容形成部32包括沿着X轴方向延伸的第1电容形成部32A、以及沿着Y轴方向延伸的第2电容形成部32B。第1电容形成部32A选择性地与主干电极部12A的沿着X轴方向延伸的部分即在Y轴方向上相邻的畴12D的边界部位重叠。第2电容形成部32B选择性地与主干电极部12A的沿着Y轴方向延伸的部分即在X轴方向上相邻的畴12D的边界部位重叠。电容形成部32与遮光部17包括相同的第1金属膜(导电膜)21。因此，如图7和图8所示，电容形成部32与像素电极12至少在中间隔着第1绝缘膜22、第3绝缘膜26、第4绝缘膜28以及第5绝缘膜29而重叠。
接下来，详细说明第1电容配线33和第2电容配线34。如图5所示，第1电容配线33沿着X轴方向延伸，且与在X轴方向上相邻的电容形成部32中的每一个电容形成部32相连。第1电容配线33设置为将沿着X轴方向排列的多个电容形成部32中的将源极配线14夹在中间的各2个电容形成部32彼此连结。也就是说，第1电容配线33在X轴方向上以在中间夹着2个电容形成部32(像素电极12)和1个第2电容配线34的方式隔开间隔地配置有多个。第1电容配线33在X轴方向上的排列数量被设为与源极配线14的设置数量基本上相同。第1电容配线33与构成电容形成部32且沿着X轴方向延伸的第1电容形成部32A以呈直线状的方式相连。也就是说，第1电容配线33与第1电容形成部32A在Y轴方向上的位置是对准的，第1电容配线33与电容形成部32以最短路径相连，因此能够抑制由于它们而导致的像素电极12的透射光量的下降。从而，能实现开口率的进一步提高。第1电容配线33与源极配线14被设为交叉的关系。第1电容配线33与遮光部17及电容形成部32包括相同的第1金属膜21。因此，如图7所示，第1电容配线33隔着第1绝缘膜22和第3绝缘膜26而与源极配线14重叠。
如图5所示，第2电容配线34沿着Y轴方向延伸且与在Y轴方向上相邻的电容形成部32中的每一个电容形成部32相连。第2电容配线34以被夹在相互相邻的源极配线14之间所夹着的2个像素电极12之间的方式配置。第2电容配线34与沿着X轴方向排列的多个电容形成部32中的被夹在源极配线14之间的各2个电容形成部32中的每一个电容形成部32相连。也就是说，第2电容配线34在X轴方向上以在中间夹着2个电容形成部32(像素电极12)和1个第1电容配线33的方式隔开间隔地配置有多个。第2电容配线34在X轴方向上的排列数量被设为分别与源极配线14和第1电容配线33的设置数量基本上相同。因此，可以说第1电容配线33与第2电容配线34以在其中间夹着电容形成部32(像素电极12)的方式，在X轴方向上交替地重复排列。并且，在显示区域内配置为矩阵状的多个电容形成部32通过分别沿着X轴方向和Y轴方向以网眼状遍布的多个第1电容配线33和多个第2电容配线34相互连接，因此，能够减小电容形成部32的电阻的分布的标准偏差，与电容形成部32之间形成静电电容的像素电极12的电位得以进一步稳定地保持。这样，利用夹在相互相邻的源极配线14之间的2个像素电极12之间所空出的空间来配置第2电容配线34，因此，与假如第2电容配线34配置为与像素电极12重叠的情况相比，能够确保像素电极12的透射光量较多，在实现开口率的提高上是优选的。另外，第2电容配线34的线宽大于源极配线14的线宽，且第2电容配线34被设为两侧缘与相邻的像素电极12的侧缘重叠的关系。第2电容配线34与遮光部17、电容形成部32以及第1电容配线33包括相同的第1金属膜21。因此，如图8所示，第2电容配线34的侧缘与像素电极12的侧缘在中间隔着第1绝缘膜22、第3绝缘膜26、第4绝缘膜28以及第5绝缘膜29而重叠。如以上那样，遮光部17、电容形成部32、第1电容配线33以及第2电容配线34包括相同的第1金属膜21，因此，在制造时能够使用相同的光掩模将它们图案化，在实现光掩模的使用数量的削减等方面是优选的。
而且，如图6所示，在阵列基板10A的显示区域中，以与电容形成部32重叠的方式，设置有包括作为半导体膜23的一部分的低电阻化区域的低电阻化部35。图6是通过实线表示阵列基板10A所具备的半导体膜23的图案且通过双点划线表示各金属膜21、25、27等的俯视图。详细来说，低电阻化部35与电容形成部32同样地在俯视时呈十字形，其基本上整个区域与电容形成部32重叠。因此，低电阻化部35会配置为也与像素电极12的主干电极部12A(相邻的畴12D的边界部位)重叠。并且，包括半导体膜23的低电阻化区域的低电阻化部35与包括相同的低电阻化区域的漏极区域11C相连。因此，低电阻化部35被设为与漏极区域11C和像素电极12为相同电位。根据这种构成，随着TFT11被驱动而传输到源极配线14的图像信号会从源极区域11B经由沟道区域11D供应到漏极区域11C、像素电极12以及低电阻化部35。如图7和图8所示，低电阻化部35配置为仅隔着第1绝缘膜22与电容形成部32重叠，相比于像素电极12，低电阻化部35被配置为向电容形成部32靠近了第3绝缘膜26、第4绝缘膜28以及第5绝缘膜29的膜厚的量。因此，与假如在没有低电阻化部35的情况下形成在像素电极12与电容形成部32之间的静电电容的值相比，形成在低电阻化部35与电容形成部32之间的静电电容的值较大。从而，像素电极12的电位进一步得到稳定地保持。
如以上说明的那样，本实施方式的阵列基板10A具备：像素电极(电极部)12，其在第1方向及与第1方向交叉的第2方向上各排列配置有多个；电容形成部32，其在第1方向和第2方向上各排列配置有多个，并配置为隔着作为绝缘膜的第1绝缘膜22、第3绝缘膜26、第4绝缘膜28以及第5绝缘膜29而与像素电极12重叠；第1电容配线33，其与电容形成部32包括相同的第1金属膜(导电膜)21，沿着第1方向延伸，并与在第1方向上相邻的电容形成部32中的每一个电容形成部32相连；以及第2电容配线34，其与电容形成部32包括相同的第1金属膜21，沿着第2方向延伸，并与在第2方向上相邻的电容形成部32中的每一个电容形成部32相连。
通过这样，电容形成部32配置为隔着作为绝缘膜的第1绝缘膜22、第3绝缘膜26、第4绝缘膜28以及第5绝缘膜29而与像素电极12重叠，因此，会在像素电极12与电容形成部32之间形成静电电容，从而能够保持像素电极12的电位。第1电容配线33沿着第1方向延伸，并与在第1方向上相邻的电容形成部32中的每一个电容形成部32相连，相对于此，第2电容配线34沿着第2方向延伸，并与在第2方向上相邻的电容形成部32中的每一个电容形成部32相连，因此，能够减小在第1方向和第2方向上各排列多个的电容形成部32的电阻的分布的标准偏差。从而，像素电极12的电位得到稳定地保持。而且，电容形成部32、第1电容配线33以及第2电容配线34包括相同的第1金属膜21，因此，在相互连接时无需形成接触孔等。从而，能够保持像素电极12的开口率较高。
另外，阵列基板10A具备：栅极配线(第1配线)13，其配置于在第2方向上相邻的像素电极12之间，沿着第1方向延伸，并隔着作为绝缘膜的第1绝缘膜22和第2绝缘膜24而与第2电容配线34交叉；以及源极配线(第2配线)14，其配置于在第1方向上相邻的像素电极12之间，沿着第2方向延伸，并隔着作为绝缘膜的第1绝缘膜22和第3绝缘膜26而与第1电容配线33交叉。通过这样，栅极配线13和源极配线14被设为分别隔着作为绝缘膜的第1绝缘膜22、第2绝缘膜24以及第3绝缘膜26而与第1电容配线33和第2电容配线34交叉的关系，从而防止了相互短路。电容形成部32、第1电容配线33以及第2电容配线34包括与栅极配线13及源极配线14之间隔着作为绝缘膜的第1绝缘膜22、第2绝缘膜24以及第3绝缘膜26的相同的第1金属膜21，因此，在相互连接时不需要接触孔等。
另外，阵列基板10A具备TFT(开关元件)11和遮光部17，TFT(开关元件)11具有：栅极电极11A，其连接到栅极配线13；源极区域11B，其连接到源极配线14；沟道区域11D，其包括半导体膜23，一端侧连接到源极区域11B，且其以隔着第2绝缘膜(栅极绝缘膜)24与栅极电极11A重叠的方式相对于栅极电极11A配置在下层侧；以及漏极区域11C，其连接到沟道区域11D的另一端侧，遮光部17以隔着第1绝缘膜(下层侧绝缘膜)22与沟道区域11D重叠的方式相对于沟道区域11D配置在下层侧，遮光部17与电容形成部32、第1电容配线33以及第2电容配线34包括相同的第1金属膜21。通过这样，当传输到栅极配线13的信号被供应到栅极电极11A时，TFT11会被驱动。于是，传输到源极配线14的信号会从源极区域11B经由沟道区域11D供应到漏极区域11C。由于以隔着第1绝缘膜22与包括半导体膜23的沟道区域11D重叠的方式相对于沟道区域11D在下层侧配置有遮光部17，因此，能够通过遮光部17遮挡从下层侧对沟道区域11D照射的光。从而，能够抑制在光照射到沟道区域11D的情况下可能产生的TFT11的特性的变动。并且，由于遮光部17、电容形成部32、第1电容配线33以及第2电容配线34包括相同的第1金属膜21，因此，在制造时能够使用相同的光掩模将它们图案化，在实现光掩模的使用数量的削减等方面是优选的。
另外，像素电极12相对于漏极区域11C配置在上层侧，并连接到漏极区域11C。通过这样，当TFT11被驱动时，传输到源极配线14的信号会经由源极区域11B、沟道区域11D以及漏极区域11C供应到像素电极12。因此，像素电极12被充电到基于传输到源极配线14的信号的电位。
另外，阵列基板10A具备低电阻化部35，低电阻化部35是使半导体膜23的一部分低电阻化而成的，连接到漏极区域11C，并配置为隔着作为绝缘膜的第1绝缘膜22与电容形成部32重叠。通过这样，当TFT11被驱动时，传输到源极配线14的信号会从源极区域11B经由沟道区域11D供应到漏极区域11C、像素电极12以及低电阻化部35。低电阻化部35相对于像素电极12配置在下层侧，像素电极12相对于漏极区域11C配置在上层侧，也就是说，低电阻化部35配置在电容形成部32的附近，因此，相比于假如在没有低电阻化部35的情况下形成在像素电极12与电容形成部32之间的静电电容的值，形成在低电阻化部35与电容形成部32之间的静电电容的值较大。从而，像素电极12的电位进一步得到稳定地保持。
另外，阵列基板10A具备TFT11，TFT11具有：栅极电极11A，其连接到栅极配线13；源极区域11B，其连接到源极配线14；漏极区域11C，其连接到像素电极12；以及沟道区域11D，其包括半导体膜23，一端侧连接到源极区域11B，另一端侧连接到漏极区域11C，且其配置为隔着第2绝缘膜24与栅极电极11A重叠，源极配线14以在中间夹着2个像素电极12的方式隔开间隔地排列配置有多个，栅极配线13以在第2方向上相邻的像素电极12之间各夹着2个栅极配线13的方式配置，而且TFT11以分别连接到相互相邻的栅极配线13和像素电极12的方式配置有至少2个，第2电容配线34以夹在2个像素电极12之间的方式配置，上述2个像素电极12夹在相互相邻的源极配线14之间。通过这样，当传输到栅极配线13的信号被供应到栅极电极11A时，TFT11会被驱动。于是，传输到源极配线14的信号会从源极区域11B经由沟道区域11D供应到漏极区域11C，因此，连接到漏极区域11C的像素电极12被充电到基于传输到源极配线14的信号的电位。源极配线14以在中间夹着2个像素电极12的方式隔开间隔地排列配置有多个，相对于此，栅极配线13以在第2方向上相邻的像素电极12之间各夹着2个栅极配线13的方式配置，而且，TFT11以分别连接到相互相邻的栅极配线13与像素电极12的方式配置有至少2个，因此，能将在第1方向和第2方向上各排列配置多个的像素电极12分别充电到不同的电位。根据这种配置构成，在夹在相互相邻的源极配线14之间的2个像素电极12之间空出有空间，因此，利用该空间来配置以沿着源极配线14的方式延伸的第2电容配线34。因此，与假如第2电容配线34配置为与像素电极12重叠的情况相比，能够确保像素电极12的透射光量较多，在实现开口率的提高上是优选的。
另外，像素电极12被分割为多个畴12D，电容形成部32配置为选择性地与像素电极12中的相邻的畴12D的边界部位重叠。在像素电极12中的多个畴12D的边界部位附近，液晶分子难以向所希望的方向例如沿着作为没有像素电极12的部分的狭缝12S的方向进行取向，因此透射光量有局部变少的倾向。对此，如果使电容形成部32配置为选择性地与像素电极12中的相邻的畴12D的边界部位重叠，则能够抑制由于电容形成部32与像素电极12重叠配置而导致的透射光量的减少。因此，与假如将电容形成部32配置为与畴12D重叠的情况相比，能实现开口率的提高。
另外，像素电极12以使畴12D在第1方向和第2方向上各排列多个的方式被分割，电容形成部32具有：第1电容形成部32A，其选择性地与在第2方向上相邻的畴12D的边界部位重叠；以及第2电容形成部32B，其选择性地与在第1方向上相邻的畴12D的边界部位重叠，第1电容配线33与第1电容形成部32A以呈直线状的方式相互相连。通过这样，第1电容配线33与电容形成部32以最短路径相连，因此，能够抑制由于它们而导致的像素电极12的透射光量的下降。从而，实现开口率的进一步提高。
另外，本实施方式的液晶面板(显示装置)10具备上述记载的阵列基板10A、以及与阵列基板10A相对配置的CF基板(相对基板)10B。根据这种液晶面板10，阵列基板10A所具备的像素电极12的电位得到稳定地保持，因此，能实现显示质量的提高。
＜实施方式2＞
通过图9来说明本发明的实施方式2。在该实施方式2中示出变更了半导体膜123的构成的实施方式。此外，对于与上述的实施方式1同样的结构、作用以及效果，省略重复的说明。
如图9所示，本实施方式的阵列基板所具备的半导体膜123仅包括非低电阻化区域，被设为不具有低电阻化区域的构成。与此相伴，在本实施方式中，省略了上述的实施方式1所记载的低电阻化部35(参照图6)。通过这样，在制造阵列基板时无需对半导体膜123进行低电阻化处理，因此，在实现制造成本的降低等方面是优选的。在本实施方式中，专门通过形成在像素电极112与电容形成部132之间的静电电容来保持像素电极112的电位，因此，优选使介于像素电极112与电容形成部132之间的第1绝缘膜、第3绝缘膜、第4绝缘膜以及第5绝缘膜的膜厚尽可能地薄。特别是，更优选省略包括有机绝缘材料且膜厚最大的第5绝缘膜。此外，在本实施方式中，与上述的实施方式1同样地，第2绝缘膜仅选择性地形成在与第2金属膜重叠的范围中，因此避开了介于像素电极112与电容形成部132之间的情况。从而，能够与上述的实施方式1同样地将像素电极112与电容形成部132之间的间隔保持得较小。另外，在如本实施方式这样不将半导体膜123进行低电阻化处理的情况下，在将TFT111的特性保持得较高这一点上，优选将从源极配线用接触孔CH2至沟道区域111D的距离设定为比上述的实施方式1短。
＜实施方式3＞
通过图10至图12来说明本发明的实施方式3。在该实施方式3中示出在上述的实施方式1所记载的构成中追加了第2电容形成部36的实施方式。此外，对于与上述的实施方式1同样的结构、作用以及效果，省略重复的说明。
如图10所示，在本实施方式的阵列基板210A设置有第2电容形成部36，第2电容形成部36与源极配线214包括相同的第3金属膜227，并配置为与像素电极212重叠。图10是通过实线表示阵列基板210A所具备的第3金属膜227的图案且通过双点划线表示其它金属膜221、金属膜225以及半导体膜223等的俯视图。第2电容形成部36在阵列基板210A的显示区域中，与作为其重叠对象的像素电极212(电容形成部232)同样地在X轴方向和Y轴方向上以矩阵状各排列配置有多个。第2电容形成部36的设置数量与像素电极212(电容形成部232)的设置数量一致。如图11所示，第2电容形成部36配置为与像素电极212、电容形成部232以及低电阻化部235重叠。并且，第2电容形成部36被设为与电容形成部232连接且与电容形成部232是相同的电位，因此，会在其与隔着第4绝缘膜228和第5绝缘膜229重叠在上层侧的像素电极212之间形成静电电容，并且在其与隔着第3绝缘膜226重叠在下层侧的低电阻化部235之间形成静电电容。另一方面，与上述的实施方式1同样地，在电容形成部232与隔着第1绝缘膜222重叠在上层侧的低电阻化部235之间形成有静电电容。通过以上所述，会在像素电极212及低电阻化部235与电容形成部232及第2电容形成部36之间形成比上述的实施方式1所记载的构成更大的静电电容。从而，能够进一步良好地保持像素电极212的电位。
详细来说，如图10所示，第2电容形成部36与电容形成部232及低电阻化部235同样地在俯视时呈十字形，其基本上整个区域与电容形成部232和低电阻化部235重叠。因此，第2电容形成部36是与像素电极212的主干电极部212A(相邻的畴212D的边界部位)重叠的。根据这种构成，由于包括对光进行遮挡的第3金属膜227的第2电容形成部36与像素电极212重叠配置而可能产生的透射光量的减少会得到抑制。因此，与假如将第2电容形成部36配置为与主干电极部212A不重叠而与畴212D重叠的情况相比，能实现开口率的提高。
如图10所示，在阵列基板210A的显示区域中设置有连接部37，连接部37将在X轴方向上相邻的第2电容形成部36彼此连接。详细来说，连接部37与分别重叠于隔着第2电容配线234相邻的像素电极212的2个第2电容形成部36中的每一个第2电容形成部36相连。连接部37与第2电容形成部36包括相同的第3金属膜227，不通过接触孔等而直接连接到第2电容形成部36。这样，2个第2电容形成部36通过连接部37相连，因此，能够进一步减小电容形成部232和第2电容形成部36的电阻的分布的标准偏差。从而，能够进一步稳定地保持像素电极212的电位。连接部37以被夹在相互相邻的源极配线214之间所夹着的2个像素电极212之间的方式配置，且为与第2电容配线234交叉、重叠的配置。并且，如图12所示，包括第3金属膜227的连接部37与包括第1金属膜221的第2电容配线234通过在介于它们之间的第1绝缘膜222和第3绝缘膜226开口形成的接触孔CH3连接。通过这样，连接部37与第2电容配线234的交叉部位会被用于相互的连接，因此，与假如在连接部37设置延长部位并将该延长部位连接到第2电容配线234的情况相比，能够抑制由于连接部37与第2电容配线234的连接而导致的像素电极212的透射光量的下降。从而，能实现开口率的提高。此外，连接部37在X轴方向上的排列数量被设为与第2电容配线234的设置数量基本上相同。
如以上说明的那样，根据本实施方式，具备第2电容形成部36，第2电容形成部36与源极配线214包括相同的第3金属膜(导电膜)227，配置为隔着作为绝缘膜的第4绝缘膜228和第5绝缘膜229与像素电极212重叠，连接到电容形成部232。通过这样，不仅是电容形成部232，第2电容形成部36也隔着作为绝缘膜的第4绝缘膜228和第5绝缘膜229而与像素电极212重叠，因此，会在像素电极212与电容形成部232及第2电容形成部36之间形成更大的静电电容。从而，能够更良好地保持像素电极212的电位。
另外，具备连接部37，连接部37与源极配线214包括相同的第3金属膜227，并与分别重叠于隔着第2电容配线234相邻的像素电极212的2个第2电容形成部36中的每一个第2电容形成部36相连。通过这样，与隔着第2电容配线234相邻的像素电极212分别重叠的2个第2电容形成部36通过连接部37相连，因此，能够进一步减小电容形成部232和第2电容形成部36的电阻的分布的标准偏差。从而，像素电极212的电位进一步得到稳定地保持。
另外，连接部37隔着作为绝缘膜的第1绝缘膜222和第3绝缘膜226而与第2电容配线234交叉，并通过在其与第2电容配线234之间的作为绝缘膜的第1绝缘膜222和第3绝缘膜226开口形成的接触孔CH3连接到第2电容配线234。通过这样，连接部37与第2电容配线234的交叉部位被用于相互的连接，因此，能够抑制由于连接部37与第2电容配线234的连接而导致的像素电极212的透射光量的下降。从而，能实现开口率的提高。
另外，像素电极212被分割为多个畴212D，第2电容形成部36配置为选择性地与像素电极212中的相邻的畴212D的边界部位重叠。在像素电极212中的多个畴212D的边界部位附近，液晶分子难以向所希望的方向例如沿着作为没有像素电极212的部分的狭缝12S的方向进行取向，因此，透射光量有局部变少的倾向。对此，如果使第2电容形成部36配置为选择性地与像素电极212中的相邻的畴212D的边界部位重叠，则由于第2电容形成部36与像素电极212重叠配置而产生的透射光量的减少会得到抑制。因此，与假如将第2电容形成部36配置为与畴212D重叠的情况相比，能实现开口率的提高。
＜实施方式4＞
通过图13至图18来说明本发明的实施方式4。在该实施方式4中示出有机EL显示面板(有机EL显示装置)40所具备的阵列基板41。此外，对于与上述的实施方式1同样的结构、作用以及效果，省略重复的说明。
如图13所示，本实施方式的有机EL显示面板40具备形成有各种配线等的阵列基板41。图13是示出阵列基板41中的像素排列的俯视图。在该阵列基板41上，层叠有在本实施方式中省略图示的有机EL设备层(发光部)、阴极侧电极层以及密封层等。有机EL设备层是包括空穴注入层、空穴传输层、电子注入层、电子传输层以及发光层等的已知的构成。发光层夹在空穴传输层与电子传输层之间，通过由空穴与电子在发光层内结合而产生的能量来激发发光层所包含的发光物质并使其发光。从发光层发出的光在Z轴方向(厚度方向)上朝向与阵列基板41侧相反的一侧出射。也就是说，本实施方式的有机EL显示面板40被设为所谓的顶部发光型。以下说明阵列基板41的详细构成。
如图13所示，在阵列基板41设置有构成作为显示单位的像素PX的阳极侧电极(电极部)42。阳极侧电极42作为使从发光层发出的光反射而在Z轴方向上去往与阵列基板41侧相反的一侧的“反射电极”发挥功能。阳极侧电极42在俯视时呈大致方形形状，沿着X轴方向和Y轴方向隔开间隔地各排列有多个而排列为矩阵状。栅极配线313和源极配线314以将这些阳极侧电极42之间分隔开的方式各排列有多条。在阵列基板41设置有分别以与栅极配线313并行的形式延伸的副栅极配线43、EM配线(发光控制配线)44以及初始化电源配线45。副栅极配线43和初始化电源配线45相对于栅极配线313在Y轴方向上隔开间隔地配置在与阳极侧电极42侧相反的一侧。初始化电源配线45相对于副栅极配线43在Y轴方向上隔开间隔地配置在与栅极配线313侧相反的一侧，并配置为夹在副栅极配线43与扫描顺序为前一个的像素PX(第(n-1)个像素PX)的EM配线44之间。此外，在本实施方式中，从图13所示的下侧向上侧进行像素PX的扫描。EM配线44相对于阳极侧电极42在Y轴方向上隔开间隔地配置在与栅极配线313侧相反的一侧。而且，在阵列基板41设置有阳极侧电源配线(电源配线)46，阳极侧电源配线(电源配线)46呈沿着X轴方向和Y轴方向延伸的格子状，配置为跨越所有的阳极侧电极42。这些各个配线43～46的详细功能等将在后面重新进行说明。
如图13和图14所示，在阵列基板41中，为了对上述的阳极侧电极42施加电压而在每个像素PX设置有7个TFT47～53。图14是示出阵列基板41的像素PX的电构成的电路图。7个TFT47～53分别具有栅极电极、源极区域、漏极区域以及沟道区域。此外，本实施方式的各TFT47～53的基本构成与上述的实施方式1所记载的TFT11(参照图3和图4)是大体同样的，但遮光部317被连接到栅极电极，从而作为第2栅极电极发挥功能。也就是说，各TFT47～53成为沟道区域由栅极电极和作为第2栅极电极的遮光部317从表侧和里侧夹着的双栅结构。此外，在本实施方式中省略了各TFT47～53所具备的构成部位(除了遮光部317之外)的附图标记的记载等。
如图13和图14所示，在7个TFT47～53之中，第1TFT47的栅极电极和遮光部317连接到副栅极配线43，源极区域连接到第1连接配线54，漏极区域连接到第2连接配线55。第2TFT48的栅极电极和遮光部317连接到栅极配线313，源极区域连接到第3连接配线56，漏极区域连接到第2连接配线55。第3TFT49的栅极电极和遮光部317连接到与第2TFT48相同的栅极配线313，源极区域连接到源极配线314，漏极区域连接到第4连接配线57。第4TFT50的栅极电极和遮光部317连接到第2连接配线55，源极区域连接到第4连接配线57，漏极区域连接到第3连接配线56。第5TFT51的栅极电极和遮光部317连接到EM配线44，源极区域连接到第5连接配线58，漏极区域连接到第4连接配线57。第6TFT52的栅极电极和遮光部317连接到与第5TFT51相同的EM配线44，源极区域连接到第3连接配线56，漏极区域连接到第6连接配线59。第7TFT53的栅极电极和遮光部317连接到扫描顺序为后一个的像素PX(第(n+1)像素PX)所具备的副栅极配线43，源极区域连接到扫描顺序为后一个的像素PX(第(n+1)像素PX)所具备的第1连接配线54，漏极区域连接到第6连接配线59。
如图13和图14所示，第1连接配线54分别连接到第1TFT47的源极区域、扫描顺序为前一个的像素PX(第(n-1)个像素PX)所具备的第7TFT53的源极区域、以及初始化电源配线45。第2连接配线55分别连接到第1TFT47的漏极区域、第2TFT48的漏极区域、以及第4TFT50的栅极电极和遮光部317。第3连接配线56分别连接到第2TFT48的源极区域、第4TFT50的漏极区域、以及第6TFT52的源极区域。第4连接配线57分别连接到第3TFT49的漏极区域、第4TFT50的源极区域、以及第5TFT51的漏极区域。第5连接配线58分别连接到第5TFT51的源极区域和阳极侧电源配线46。第6连接配线59分别连接到第6TFT52的漏极区域和第7TFT53的漏极区域。而且，阵列基板41具备连接到第6连接配线59和阳极侧电极42的第7连接配线60。
接着，使用图15来说明层叠在阵列基板41上的各个膜。图15是阵列基板41的截面图。如图15所示，阵列基板41具备第1金属膜321、第1绝缘膜322、半导体膜323、第2绝缘膜324、第2金属膜325、第3绝缘膜326、第3金属膜327、第4绝缘膜328以及第5绝缘膜329，这一点与构成上述的实施方式1所记载的液晶面板10的阵列基板10A(参照图4)是共同的。此外，在图13中图示出第3金属膜327的附图标记。另一方面，本实施方式的阵列基板41具备：底涂膜61，其配置在第1金属膜321的下层侧；第4金属膜62，其配置在第5绝缘膜329的上层侧；以及保护层63，其配置在第4金属膜62的上层侧，这一点与上述的实施方式1不同。第4金属膜62被设为包括1种金属材料的单层膜或包括不同种类的金属材料的层叠膜、合金，从而具有导电性和遮光性。底涂膜61与第1绝缘膜322等同样地包括无机绝缘材料。保护层63包括聚酰亚胺等有机绝缘材料。保护层63覆盖阳极侧电极42的外周端部分，但与阳极侧电极42的中央侧部分重叠的部分是开口的，通过该开口部63A对阳极侧电极42蒸镀有机EL设备层。
接下来，使用图16至图18来说明上述的各金属膜62、321、325、327、半导体膜323构成阵列基板41的哪个结构。图16是通过实线来表示第2金属膜325和第3金属膜327且通过双点划线来表示其它金属膜62、321、半导体膜323的俯视图。图17是通过实线来表示半导体膜323且通过双点划线来表示各金属膜62、321、325、327的俯视图。在图17中，由阴影状来表示半导体膜323中的低电阻化区域，以空心状图示出非低电阻化区域。图18是通过实线来表示第1金属膜321且通过双点划线来表示其它金属膜62、325、327、半导体膜323的俯视图。在本实施方式中，如图16所示，第2金属膜325构成栅极配线313、副栅极配线43以及EM配线44或者初始化电源配线45的一部分(除了与第6连接配线59交叉的部分以外的大部分)，并且构成第4TFT50的栅极电极。第4TFT50的栅极电极比阳极侧电极42小，但被平面配置为与阳极侧电极42的大部分重叠。此外，栅极配线313的一部分分别构成第2TFT48和第3TFT49的栅极电极，副栅极配线43的一部分分别构成第1TFT47和第7TFT53的栅极电极，EM配线44的一部分分别构成第5TFT51和第6TFT52的栅极电极。第3金属膜327构成源极配线314，并且构成初始化电源配线45的一部分(与第6连接配线59交叉的部分)、第2连接配线55的一部分(与栅极配线313交叉的部分)、第5连接配线58的一部分(与阳极侧电源配线46的连接部位)、以及第7连接配线60的一部分(与EM配线44交叉的部分)。初始化电源配线45中的包括第2金属膜325的部分与包括第3金属膜327的部分通过开口形成于第3绝缘膜326的初始化电源配线用接触孔CH9连接。此外，第4金属膜62专门构成阳极侧电极42。
如图17所示，半导体膜323分别构成各TFT47～53的源极区域、漏极区域以及沟道区域，并且构成各连接配线54～60的大部分。详细来说，第1连接配线54、第3连接配线56、第4连接配线57以及第6连接配线59被设为各自的整个区域与第1金属膜321不重叠而包括半导体膜323的低电阻化区域。在第2连接配线55中，除了与栅极配线313交叉的、包括第3金属膜327的部分之外的部分包括半导体膜323的低电阻化区域，包括第3金属膜327的部分与包括半导体膜323的低电阻化区域的部分通过开口形成于第3绝缘膜326的第2连接配线用接触孔CH4连接。在第5连接配线58中，除了与作为包括第3金属膜327的部分的阳极侧电源配线46的连接部位之外的部分包括半导体膜323的低电阻化区域，包括半导体膜323的低电阻化区域的部分与包括第3金属膜327的部分通过开口形成于第3绝缘膜326的第5连接配线用接触孔CH5连接。在第7连接配线60中，从第6连接配线59分支的部分包括半导体膜323的低电阻化区域，包括半导体膜323的低电阻化区域的部分与除此以外的包括第3金属膜327的部分通过开口形成于第3绝缘膜326的第7连接配线用接触孔CH7连接。另外，在第7连接配线60中，包括第3金属膜327的部分与包括第4金属膜62的阳极侧电极42的一部分(在Y轴方向上朝向第6TFT52侧突出的部分)通过开口形成于第4绝缘膜328和第5绝缘膜329的阳极侧电极用接触孔CH8连接。另外，第1连接配线54与初始化电源配线45中的包括第3金属膜327的部分通过开口形成于第3绝缘膜326的第1连接配线用接触孔CH10连接。此外，在第3TFT49中，包括半导体膜323的低电阻化区域的源极区域与包括第3金属膜327的源极配线314的源极配线分支部314A通过开口形成于第3绝缘膜326的源极配线用接触孔CH2连接。
如图18所示，第1金属膜321构成各TFT47～53的遮光部317和阳极侧电源配线46。各TFT47～53的遮光部317与栅极配线313、副栅极配线43、EM配线44以及初始化电源配线45中的包括第2金属膜325的部分通过开口形成于第1绝缘膜322的栅极电极用接触孔CH11连接。阳极侧电源配线46具有与阳极侧电极42和第4TFT50的栅极电极重叠的、大体方形形状的电容形成部332，该电容形成部332比阳极侧电极42小，但比第4TFT50的栅极电极大。从而，在阳极侧电源配线46的电容形成部332与第4TFT50的栅极电极之间形成有静电电容(保持电容)64(参照图14)。阳极侧电源配线46与第5连接配线58中的包括第3金属膜327的部分通过开口形成于第1绝缘膜322和第3绝缘膜326的阳极侧电源配线用接触孔CH6连接。并且，该阳极侧电源配线46除了具有上述的电容形成部332之外，还具有沿着X轴方向延伸并且与在X轴方向上相邻的电容形成部332相连的第1电容配线333、以及沿着Y轴方向延伸并且与在Y轴方向上相邻的电容形成部332相连的第2电容配线334。在X轴方向和Y轴方向上各排列多个的电容形成部332分别通过沿着X轴方向和Y轴方向以网眼状遍布的多个第1电容配线333和多个第2电容配线334相互连接，从而能够进一步减小电容形成部332的电阻的分布的标准偏差，与电容形成部332之间形成静电电容的第4TFT50的栅极电极的电位得到稳定地保持。
使用图13和图14来说明这种构成的有机EL显示装置40的作用。首先，截止信号被输入到第n个像素PX的EM配线44。从而，第n个像素PX的第5TFT51和第6TFT52变为截止状态(非驱动状态)。接着，第(n-1)个像素PX(扫描顺序为前一个的像素PX)的栅极配线313与第n个像素PX的副栅极配线43在相同的定时被供应扫描信号。此时，第n个像素PX的第1TFT47被驱动，因此，初始化电源配线45与第2连接配线55导通。于是，由初始化电源配线45传输的初始化信号会通过第1TFT47的源极区域、沟道区域以及漏极区域，进而经由第2连接配线55供应到第4TFT50的栅极电极。初始化信号为超过第4TFT50的阈值电压的电位，因此，第4TFT50变为被驱动的状态。此时，第3连接配线56与第4连接配线57导通。之后，截止信号被输入到第n个像素PX的副栅极配线43，因此，第n个像素PX的第1TFT47变为截止状态。此外，由于第2TFT48被设为了截止状态，因此供应到第2连接配线55的初始化信号不会被供应到第3连接配线56。另外，图像信号被供应到第(n-1)个像素PX的源极配线314，之后发光控制信号被供应到第(n-1)个像素PX的EM配线44。
接着，第n个像素PX的栅极配线313和第(n+1)个(扫描顺序为之后1个)像素PX的副栅极配线43在相同的定时被供应扫描信号。此时，第n个像素PX的第2TFT48和第3TFT49被驱动，因此，源极配线314与第4连接配线57导通，并且第3连接配线56与第2连接配线55导通。如果在该定时图像信号供应到源极配线314，则图像信号会从源极配线314传输到第4连接配线57。此时，第4TFT50基于供应到栅极电极的初始化信号而被驱动，其栅极电极的电位由形成在其与阳极侧电源配线46之间的静电电容64来保持。因此，传输到第4连接配线57的图像信号通过第4TFT50的源极区域、沟道区域以及漏极区域供应到第3连接配线56。传输到第3连接配线56的图像信号通过第2TFT48的源极区域、沟道区域以及漏极区域供应到第2连接配线55。传输到第2连接配线55的图像信号被供应到第4TFT50的栅极电极。第4TFT50的栅极电极通过上述的静电电容64保持在图像信号的电位。之后，截止信号被输入到第n个像素PX的栅极配线313。另外，扫描信号被供应到第(n+1)个像素PX的副栅极配线43，从而第n个像素PX的第7TFT53被驱动，因此第6连接配线59及第7连接配线60与初始化电源配线45导通。从而，第n个像素PX的阳极侧电极42变为初始化信号的电位。
之后，发光控制信号被供应到第n个像素PX的EM配线44。发光控制信号为超过第5TFT51和第6TFT52的阈值电压的电位，因此，第5TFT51和第6TFT52变为被驱动的状态。此时，第4连接配线57与第5连接配线58导通，并且第3连接配线56与第6连接配线59及第7连接配线60导通。第5连接配线58连接于阳极侧电源配线46，因此，传输到阳极侧电源配线46的电源信号从第5连接配线58通过第5TFT51的源极区域、沟道区域以及漏极区域供应到第4连接配线57。传输到第4连接配线57的电源信号通过第4TFT50的源极区域、沟道区域以及漏极区域供应到第3连接配线56。此时，供应到第3连接配线56的电源信号变为第4TFT50的栅极电极的电位，即变为基于供应到源极配线314的图像信号的电位。这样被调整为基于供应到源极配线314的图像信号的电位后的电源信号从第3连接配线56通过第6TFT的源极区域、沟道区域以及漏极区域供应到第6连接配线59和第7连接配线60，之后供应到阳极侧电极42。从而，阳极侧电极42变为基于供应到源极配线314的图像信号的电位，因此，连接到阳极侧电极42的有机EL设备层的发光层发出与该电位相应的量的光。之后，当截止信号输入到第n个像素PX的EM配线44时，第5TFT51和第6TFT52变为截止状态，有机EL设备层的发光层的发光停止。因此，发光层的发光期间是从第n个像素PX的EM配线44被输入发光控制信号到被输入截止信号为止的期间。也就是说，通过调整将发光控制信号和截止信号输入到EM配线44的定时，能够控制发光层的发光期间和非发光期间。
＜其它实施方式＞
本发明不限于通过上述记述和附图说明的实施方式，例如以下这样的实施方式也包含在本发明的技术范围内。
(1)虽然在上述的各实施方式中例示了各电容配线沿着X轴方向或Y轴方向基本上以直线状延伸的情况，但也可以是第1电容配线和第2电容配线中的至少一方在中途弯曲。根据情况，也可以是第1电容配线和第2电容配线中的至少一方蜿蜒为之字形状。
(2)虽然在上述的各实施方式中示出了顶栅型的TFT独立于栅极电极地具有遮光部的情况，但顶栅型的TFT也可以是不具有独立于栅极电极的遮光部的构成。在该情况下，也能通过第1金属膜来构成源极配线等，通过第3金属膜来构成电容形成部、第1电容配线以及第2电容配线等。
(3)虽然在上述的各实施方式中示出了使用在沟道区域的上层侧重叠配置栅极电极的顶栅型的TFT的情况，但TFT也可以是在沟道区域的下层侧重叠配置栅极电极的底栅型。
(4)虽然在上述的实施方式1至实施方式3中示出了TFT的遮光部被设为与栅极电极不连接的情况，但也能与实施方式4所记载的各TFT同样地将遮光部与栅极电极连接而设为双栅结构的TFT。
(5)虽然在上述的实施方式1和实施方式3中示出了低电阻化部的平面形状与电容形成部同样地被设为十字形的情况，但低电阻化部的平面形状也可以与电容形成部的平面形状不同。低电阻化部包括半导体膜，具有透光性，因此，即使是比电容形成部大的形成范围，也不容易使像素的开口率下降。
(6)虽然在上述的实施方式1至实施方式3中示出了像素电极被分割为4个畴的构成，但像素电极的畴的分割数量也可以为4以外的数量。在这种情况下，由于畴的边界部位的平面形状会变更，因此，优选与此相应地将电容形成部或低电阻化部的平面形状变更为十字形以外的形状。
(7)虽然在上述的实施方式1至实施方式3中示出了TFT的漏极区域与像素电极通过漏极连接部间接地连接的构成，但也可以是省略漏极连接部而使漏极区域与像素电极直接连接的构成。
(8)虽然在上述的实施方式1至实施方式3中示出了在液晶面板中将栅极配线的设置数量设为在Y轴方向上的像素电极的排列数量的2倍且将源极配线的设置数量设为在X轴方向上的像素电极的排列数量的一半的情况，但也能将栅极配线的设置数量设为与在Y轴方向上的像素电极的排列数量相等，将源极配线的设置数量设为与在X轴方向上的像素电极的排列数量相等。
(9)虽然在上述的实施方式1至实施方式3中示出了液晶层所包含的液晶材料被设为介电常数各向异性为负的负型液晶材料的情况，但液晶材料也可以是介电常数各向异性为正的正型液晶材料。
(10)虽然在上述的实施方式1至实施方式3中示出了取向膜被设为垂直取向膜的情况，但取向膜也可以是水平取向膜。
(11)除了上述的实施方式1至实施方式3以外，TFT的具体的平面配置也能适当地进行变更。
(12)虽然在上述的实施方式1至实施方式3中示出了栅极配线的线宽在中途发生变化的情况，但也可以是栅极配线的线宽基本上固定。
(13)除了上述的实施方式1至实施方式3以外，液晶面板的显示模式也可以是TN模式、FFS模式、IPS模式等。
(14)虽然在上述的实施方式1至实施方式3中例示了具备透射型的液晶面板的液晶显示装置，但也可以是具备反射型的液晶面板或半透射型的液晶面板的液晶显示装置。
(15)虽然在上述的实施方式4中示出了顶部发光型的有机EL显示面板，但也可以是由发光层发出的光朝向阵列基板侧出射的底部发光型的有机EL显示面板。
(16)除了上述的实施方式4以外，用于将信号供应到阳极侧电极的具体的电路构成能适当地进行变更。例如，也能将TFT的设置数量变更为7以外的数量。另外，阳极侧电源配线或阳极侧电极的具体的平面形状(布设形状)、各连接配线的具体的平面形状等也能适当地进行变更。另外，栅极配线、副栅极配线、EM配线以及初始化电源配线的具体的排列顺序或平面形状等能能适当地进行变更。另外，关于副栅极配线、EM配线、初始化电源配线以及阳极侧电源配线使用哪种金属膜，能适当地进行变更。另外，关于各连接配线使用哪种金属膜或半导体膜的低电阻化区域，能适当地进行变更。
(17)虽然在上述的各实施方式中示出了半导体膜包括氧化物半导体的情况，但半导体膜也可以包括非晶硅或者多晶硅(LTPS)。
(18)虽然在上述的各实施方式中例示了液晶面板、有机EL显示面板所具备的阵列基板，但也可以是其它种类的显示面板(EPD(微胶囊型电泳方式的显示器面板)等)所具备的阵列基板。

Claims (13)

1.一种阵列基板，其特征在于，具备：
电极部，其在第1方向及与上述第1方向交叉的第2方向上各排列配置有多个；
电容形成部，其在上述第1方向和上述第2方向上各排列配置有多个，并配置为隔着绝缘膜与上述电极部重叠；
第1电容配线，其与上述电容形成部包括相同导电膜，沿着上述第1方向延伸，并与在上述第1方向上相邻的上述电容形成部中的每一个电容形成部相连；以及
第2电容配线，其与上述电容形成部包括相同导电膜，沿着上述第2方向延伸，并与在上述第2方向上相邻的上述电容形成部中的每一个电容形成部相连。
2.根据权利要求1所述的阵列基板，具备：
第1配线，其配置于在上述第2方向上相邻的上述电极部之间，沿着上述第1方向延伸，并隔着绝缘膜与上述第2电容配线交叉；以及
第2配线，其配置于在上述第1方向上相邻的上述电极部之间，沿着上述第2方向延伸，并隔着绝缘膜与上述第1电容配线交叉。
3.根据权利要求2所述的阵列基板，具备：
开关元件，其具有栅极电极、源极区域、沟道区域以及漏极区域，上述栅极电极连接到上述第1配线，上述源极区域连接到上述第2配线，上述沟道区域包括半导体膜，一端侧连接到上述源极区域，且上述沟道区域以隔着栅极绝缘膜与上述栅极电极重叠的方式相对于上述栅极电极配置在下层侧，上述漏极区域连接到上述沟道区域的另一端侧；以及，
遮光部，其以隔着下层侧绝缘膜与上述沟道区域重叠的方式相对于上述沟道区域配置在下层侧，
上述遮光部与上述电容形成部、上述第1电容配线以及上述第2电容配线包括相同导电膜。
4.根据权利要求3所述的阵列基板，
上述电极部相对于上述漏极区域配置于上层侧，并连接到上述漏极区域。
5.根据权利要求4所述的阵列基板，
具备低电阻化部，上述低电阻化部是使上述半导体膜的一部分低电阻化而成的，连接到上述漏极区域，并配置为隔着绝缘膜与上述电容形成部重叠。
6.根据权利要求2至权利要求5中的任意一项所述的阵列基板，
具备开关元件，上述开关元件具有栅极电极、源极区域、漏极区域以及沟道区域，上述栅极电极连接到上述第1配线，上述源极区域连接到上述第2配线，上述漏极区域连接到上述电极部，上述沟道区域包括半导体膜，一端侧连接到上述源极区域，另一端侧连接到上述漏极区域，且上述沟道区域配置为隔着栅极绝缘膜与上述栅极电极重叠，
上述第2配线以在中间夹着2个上述电极部的方式隔开间隔地排列配置有多个，上述第1配线以在上述第2方向上相邻的上述电极部之间各夹着2个上述第1配线的方式配置，而且，上述开关元件以分别连接到相互相邻的上述第1配线和上述电极部的方式配置有至少2个，
上述第2电容配线以被夹在相互相邻的上述第2配线之间所夹着的2个上述电极部之间的方式配置。
7.根据权利要求6所述的阵列基板，
上述电极部被分割为多个畴，
上述电容形成部配置为选择性地与上述电极部中的相邻的上述畴的边界部位重叠。
8.根据权利要求7所述的阵列基板，
上述电极部以使上述畴在上述第1方向和上述第2方向上各排列多个的方式被分割，
上述电容形成部具有：第1电容形成部，其选择性地与在上述第2方向上相邻的上述畴的上述边界部位重叠；以及第2电容形成部，其选择性地与在上述第1方向上相邻的上述畴的上述边界部位重叠，
上述第1电容配线与上述第1电容形成部以呈直线状的方式相互相连。
9.根据权利要求6所述的阵列基板，
具备第2电容形成部，上述第2电容形成部与上述第2配线包括相同导电膜，配置为隔着绝缘膜与上述电极部重叠，并连接到上述电容形成部。
10.根据权利要求9所述的阵列基板，
具备连接部，上述连接部与上述第2配线包括相同导电膜，并与分别重叠于隔着上述第2电容配线相邻的上述电极部的2个上述第2电容形成部中的每一个第2电容形成部相连。
11.根据权利要求10所述的阵列基板，
上述连接部隔着绝缘膜与上述第2电容配线交叉，并通过在其与上述第2电容配线之间的绝缘膜开口形成的接触孔连接到上述第2电容配线。
12.根据权利要求9至权利要求11中的任意一项所述的阵列基板，
上述电极部被分割为多个畴，
上述第2电容形成部配置为选择性地与上述电极部中的相邻的上述畴的边界部位重叠。
13.一种显示装置，其特征在于，具备：
权利要求1至权利要求12中的任意一项所述的阵列基板；以及
与上述阵列基板相对配置的相对基板。
CN201911133292.5A 2018-11-21 2019-11-19 阵列基板和显示装置 Active CN111208685B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862770209P 2018-11-21 2018-11-21
US62/770,209 2018-11-21

Publications (2)

Publication Number Publication Date
CN111208685A true CN111208685A (zh) 2020-05-29
CN111208685B CN111208685B (zh) 2022-12-13

Family

ID=70727830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911133292.5A Active CN111208685B (zh) 2018-11-21 2019-11-19 阵列基板和显示装置

Country Status (2)

Country Link
US (1) US10877343B2 (zh)
CN (1) CN111208685B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147447A (ja) * 1999-11-19 2001-05-29 Seiko Epson Corp 電気光学装置及びその製造方法
US20020171781A1 (en) * 2001-05-16 2002-11-21 Dong-Gyu Kim Thin film transistor array substrate for liquid crystal display
US20080136990A1 (en) * 2006-10-31 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
TW201200947A (en) * 2010-06-18 2012-01-01 Au Optronics Corp Pixel structure and method of making the same
US20120320297A1 (en) * 2010-02-26 2012-12-20 Sharp Kabushiki Kaisha Liquid crystal display device
US20130083263A1 (en) * 2011-09-29 2013-04-04 Samsung Display Co., Ltd. Liquid crystal display
CN105572992A (zh) * 2015-12-31 2016-05-11 深超光电（深圳）有限公司 像素结构、阵列基板及像素结构制作方法
US20180107040A1 (en) * 2016-10-17 2018-04-19 Au Optronics Corp. Pixel unit and display panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525018B2 (ja) 1996-11-15 2004-05-10 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス型液晶表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147447A (ja) * 1999-11-19 2001-05-29 Seiko Epson Corp 電気光学装置及びその製造方法
US20020171781A1 (en) * 2001-05-16 2002-11-21 Dong-Gyu Kim Thin film transistor array substrate for liquid crystal display
US20080136990A1 (en) * 2006-10-31 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US20120320297A1 (en) * 2010-02-26 2012-12-20 Sharp Kabushiki Kaisha Liquid crystal display device
TW201200947A (en) * 2010-06-18 2012-01-01 Au Optronics Corp Pixel structure and method of making the same
US20130083263A1 (en) * 2011-09-29 2013-04-04 Samsung Display Co., Ltd. Liquid crystal display
CN105572992A (zh) * 2015-12-31 2016-05-11 深超光电（深圳）有限公司 像素结构、阵列基板及像素结构制作方法
US20180107040A1 (en) * 2016-10-17 2018-04-19 Au Optronics Corp. Pixel unit and display panel

Also Published As

Publication number Publication date
US20200159079A1 (en) 2020-05-21
US10877343B2 (en) 2020-12-29
CN111208685B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
US10670932B2 (en) Array substrate comprising a conductive layer directly contacting a first protrusion and a second protrusion that respectively protrude from a scanning line and a metal line and display device having the same
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US9214479B2 (en) Light emitting diode display panel
JP6193401B2 (ja) 表示装置
US11670203B2 (en) Display device having pixels including pixel TFTs provided in a display area and switching TFTs located outside of the display area
CN115128873B (zh) 显示装置及显示装置的阵列基板
KR101282403B1 (ko) 액정표시장치
US10910411B2 (en) Array substrate, manufacturing method thereof and display panel
US10288926B2 (en) Display device
US11099442B2 (en) Display device
KR102162755B1 (ko) 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN111208685B (zh) 阵列基板和显示装置
CN110896081B (zh) 阵列基板、液晶面板以及有机el显示面板
CN115206995A (zh) 显示装置
US11201175B2 (en) Array substrate with capacitance forming portion to hold potential at electrode
US20200159077A1 (en) Array substrate, array substrate body component, and display device
US20060087609A1 (en) Liquid crystal display device
US11282866B2 (en) Wiring substrate and display device
US11169424B2 (en) Display device
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR20080087507A (ko) 액정표시장치와 이의 제조방법
CN117157581A (zh) 阵列基板、显示面板及显示装置
CN117936546A (zh) 显示装置
KR20160116099A (ko) 액정 표시 장치
KR20080020322A (ko) 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant