CN117157581A - 阵列基板、显示面板及显示装置 - Google Patents
阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN117157581A CN117157581A CN202280000659.XA CN202280000659A CN117157581A CN 117157581 A CN117157581 A CN 117157581A CN 202280000659 A CN202280000659 A CN 202280000659A CN 117157581 A CN117157581 A CN 117157581A
- Authority
- CN
- China
- Prior art keywords
- pixel
- substrate
- common electrode
- vertical
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 345
- 125000006850 spacer group Chemical group 0.000 claims description 118
- 238000002834 transmittance Methods 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 97
- 239000011159 matrix material Substances 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 24
- 238000002161 passivation Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- -1 acryl Chemical group 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种阵列基板、显示面板和显示装置。该阵列基板包括衬底基板、多个像素单元和公共电极线；多个像素单元位于衬底基板的一侧；公共电极线包括横向公共电极线和竖向公共电极线，横向公共电极线与竖向公共电极线电性相连；多个像素单元沿第一方向和第二方向阵列设置以形成多个像素行和多个像素列，各像素行沿第一方向延伸，各像素列沿第二方向延伸；横向公共电极线沿第一方向延伸，竖向公共电极线沿第二方向延伸，各像素单元包括有效显示区，横向公共电极线与同一像素行的多个有效显示区重叠。该阵列基板有效地提高了采用该阵列基板的显示面板的开口率。
Description
本发明的实施例涉及一种阵列基板、显示面板及显示装置。
随着显示技术的不断发展，薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)逐渐成为市场上的主流显示器。通常，薄膜晶体管液晶显示器包括阵列基板、对置基板和夹设在阵列基板和对置基板之间的液晶层。薄膜晶体管液晶显示器可利用阵列基板和对置基板之间的液晶层上的电场强度的变化来改变液晶层中液晶分子的取向，从而控制透光的强弱来实现显示图像。
阵列基板可包括栅线、数据线、驱动晶体管、像素电极、公共电极等元件；栅线与驱动晶体管的栅极相连，从而可控制驱动晶体管的导通和关闭；数据线与驱动晶体管的源极相连，像素电极与驱动晶体管的漏极相连，当驱动晶体管在栅极的驱动下导通时，数据线可通过驱动晶体管向像素电极施加驱动电压；公共电极线与公共电极相连，并被配置为向公共电极施加公共电压，像素电极和公共电极可形成驱动电场，从而改变液晶层中液晶分子的取向。
发明内容
本公开实施例提供一种阵列基板、显示面板和显示装置。该阵列基板包括衬底基板、多个像素单元和公共电极线；多个像素单元位于衬底基板的一侧；公共电极线包括横向公共电极线和竖向公共电极线，横向公共电极线与竖向公共电极线电性相连；多个像素单元沿第一方向和第二方向阵列设置以形成多个像素行和多个像素列，各像素行沿第一方向延伸，各像素列沿第二方向延伸；横向公共电极线沿第一方向延伸，竖向公共电极线沿第二方向延伸，各像素单元包括有效显示区，横向公共电极线与同一像素行的多个有效显示区重叠。在该阵列基板中，横向公共电极线与同一像素行的多个有效显示区重叠，不设置在有效显示区之外需要被黑矩阵覆盖的区域；虽然横向公共电极线本身会遮挡有效显示区的出光，但是黑矩阵无需覆盖横向公共电极线和横向公共电极线与相邻栅线之间的间隔，从而降低了黑矩阵的宽度，有效地提高了采用该阵列基 板的显示面板的开口率。
本公开至少一个实施例提供一种阵列基板，其包括：衬底基板；多个像素单元，位于所述衬底基板的一侧；以及公共电极线，包括横向公共电极线和竖向公共电极线，所述横向公共电极线与所述竖向公共电极线电性相连，所述多个像素单元沿第一方向和第二方向阵列设置以形成多个像素行和多个像素列，各所述像素行沿所述第一方向延伸，各所述像素列沿所述第二方向延伸，所述横向公共电极线沿所述第一方向延伸，所述竖向公共电极线沿所述第二方向延伸，各所述像素单元包括有效显示区，所述横向公共电极线与同一所述像素行的多个有效显示区重叠。
例如，在本公开一实施例提供的一种阵列基板中，所述有效显示区包括在所述第二方向上排列的第一畴和第二畴，所述横向公共电极线位于所述第一畴和所述第二畴之间。
例如，本公开一实施例提供的一种阵列基板还包括：多条栅线，沿所述第二方向排列；以及多条数据线，沿所述第一方向排列，各所述栅线沿所述第一方向延伸，各所述数据线沿所述第二方向延伸，所述多条栅线与所述多条数据线异层设置，所述横向公共电极线与所述栅线同层设置。
例如，在本公开一实施例提供的一种阵列基板中，所述竖向公共电极线包括竖向导电部，所述竖向导电部与所述栅线同层设置，所述竖向导电部位于在所述第一方向上相邻的两个所述像素单元之间，所述竖向导电部位于两条所述栅线之间，且与所述横向公共电极线交叉，并在交叉位置形成一体的十字形导电结构。
例如，在本公开一实施例提供的一种阵列基板中，所述竖向导电部位于所述第二方向上相邻的两个所述数据线之间，所述竖向导电部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影间隔设置。
例如，在本公开一实施例提供的一种阵列基板中，所述竖向公共电极线包括竖向连接部，所述竖向连接部与所述栅线异层设置，且将在所述第二方向上相邻的两条所述竖向导电部相连。
例如，在本公开一实施例提供的一种阵列基板中，所述竖向连接部的两端部通过过孔连接结构分别与在所述第二方向上相邻的两条所述竖向导电部相连，所述多个像素单元包括第一颜色像素单元、第二颜色像素单元和第三颜色像素单元，所述过孔连接结构在所述衬底基板上的正投影与所述第三颜色像素 单元的有效显示区在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的一种阵列基板中，所述第三颜色像素单元的透光率小于所述第一颜色像素单元的透光率和所述第二颜色像素单元的透光率。
例如，在本公开一实施例提供的一种阵列基板中，所述第一颜色像素单元被配置发第一颜色的光，所述第二颜色像素单元被配置为发第二颜色的光，所述第三颜色像素单元被配置为发第三颜色的光，所述第三颜色的波长小于所述第一颜色的波长和所述第二颜色的波长。
例如，在本公开一实施例提供的一种阵列基板中，各所述像素单元还包括：像素电极，位于所述数据线所在的膜层远离所述衬底基板的一侧；以及公共电极，位于所述像素电极远离所述衬底基板的一侧，所述竖向连接部与所述公共电极同层设置。
例如，在本公开一实施例提供的一种阵列基板中，至少一个所述像素单元还包括：驱动晶体管，包括栅极、源极和漏极，所述栅极与所述栅线相连，所述像素电极与所述漏极相连，所述公共电极与所述公共电极线相连，所述漏极包括漏极主体部和漏极延伸部，所述漏极延伸部从所述漏极主体部向所述竖向连接部延伸，所述像素电极包括像素电极延伸部，所述像素电极延伸部与所述漏极延伸部通过搭接的方式相连。
例如，在本公开一实施例提供的一种阵列基板中，所述漏极延伸部在所述衬底基板上的正投影与所述竖向连接部在所述衬底基板上的正投影间隔设置，且所述漏极延伸部在所述衬底基板上的正投影与所述竖向连接部在所述衬底基板上的正投影之间的距离的范围在0-3微米。
例如，在本公开一实施例提供的一种阵列基板中，所述漏极延伸部在所述衬底基板上的正投影与所述竖向连接部在所述衬底基板上的正投影之间的距离的范围在1-2.5微米。
例如，在本公开一实施例提供的一种阵列基板中，各所述栅线包括隔垫物支撑部，所述隔垫物支撑部所在的区域被配置为放置隔垫物，所述隔垫物支撑部在所述衬底基板上的正投影位于所述第一竖向导电部的延长线在所述衬底基板上的正投影和与所述竖向导电部距离最近的所述数据线在所述衬底基板上的正投影之间。
例如，在本公开一实施例提供的一种阵列基板中，各所述栅线包括隔垫物 支撑部，所述隔垫物支撑部所在的区域被配置为放置隔垫物，所述隔垫物支撑部在所述衬底基板上的正投影与所述竖向导电部的延长线在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的一种阵列基板中，在所述第二方向上相邻的两个所述像素列之间设置有两条所述栅线。
例如，在本公开一实施例提供的一种阵列基板中，各所述像素行包括多个像素组，各所述像素组包括依次设置的第一颜色像素单元、第二颜色像素单元和第三颜色像素单元，所述多个像素组包括沿所述第一方向依次设置的第一像素组和第二像素组，所述多条数据线包括依次设置的第一数据线、第二数据线、第三数据线和第四数据线，所述第一数据线位于所述第一像素组中所述第一颜色像素单元远离所述第二颜色像素单元的一侧，所述第二数据线位于所述第一像素组中所述第二颜色像素单元和所述第三颜色像素单元之间，所述第三数据线位于所述第二像素组中所述第一颜色像素单元和所述第二颜色像素单元，所述第四数据线位于所述第二像素组中所述第三颜色像素单元远离所述第二颜色像素单元的一侧。
例如，在本公开一实施例提供的一种阵列基板中，所述竖向公共电极线包括第一竖向导电部、第二竖向导电部和第三竖向导电部，所述第一竖向导电部、所述第二竖向导电部和所述第三竖向导电部均与所述栅线同层设置，所述第一竖向导电部位于所述第一像素组中所述第一颜色像素单元和所述第二颜色像素单元之间，所述第二竖向导电部位于所述第一像素组中所述第三颜色像素单元和所述第二像素组中的所述第一颜色像素单元之间，所述第三竖向导电部位于所述第二像素组中所述第二颜色像素单元和所述第三颜色像素单元之间，所述第一竖向导电部、所述第二竖向导电部和所述第三竖向导电部均位于两条所述栅线之间，且分别与所述横向公共电极线交叉，并在交叉位置形成三个一体的十字形导电结构。
例如，在本公开一实施例提供的一种阵列基板中，所述竖向公共电极线还包括：第一竖向连接部，与所述栅线异层设置，并将在所述第二方向上相邻的两条所述第二竖向导电部相连；以及第二竖向连接部，与所述栅线异层设置，并将在所述第二方向上相邻的两条所述第三竖向导电部相连。
例如，在本公开一实施例提供的一种阵列基板中，所述第一竖向连接部的两端部分别通过第一过孔连接结构与在所述第二方向上相邻的两条所述第二 竖向导电部相连，所述第一过孔连接结构在所述衬底基板上的正投影与所述第三颜色像素单元的有效显示区在所述衬底基板上的正投影至少部分重叠，所述第二竖向连接部的两端部分别通过第二过孔连接结构与在所述第二方向上相邻的两条所述第三竖向导电部相连，所述第二过孔连接结构在所述衬底基板上的正投影与所述第三颜色像素单元的有效显示区在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的一种阵列基板中，各所述栅线包括多个隔垫物支撑部，各所述隔垫物支撑部所在的区域被配置为放置隔垫物，所述多个隔垫物支撑部包括主隔垫物支撑部和副隔垫物支撑部，所述主隔垫物支撑部在所述衬底基板上的正投影位于所述第二竖向连接部在所述衬底基板上的正投影与所述第二竖向连接部距离最近的所述数据线在所述衬底基板上的正投影之间，或者所述主隔垫物支撑部在所述衬底基板上的正投影位于所述第三竖向连接部在所述衬底基板上的正投影与所述第三竖向连接部距离最近的所述数据线在所述衬底基板上的正投影之间。
例如，在本公开一实施例提供的一种阵列基板中，一个所述主隔垫物支撑部和一个所述副隔垫物支撑部分别设置在所述第二竖向连接部或所述第三竖向连接部在所述第一方向上的两侧。
例如，在本公开一实施例提供的一种阵列基板中，所述多个像素行包括沿第二方向依次设置的第一像素行和第二像素行，所述多条栅线包括依次设置的第一栅线、第二栅线、第三栅线和第四栅线，所述第一栅线位于所述第二像素行远离所述第一像素行的一侧，所述第二栅线和所述第三栅线位于所述第一像素行和所述第二像素行之间，所述第三栅线位于所述第二栅线远离所述第一栅线的一侧，所述第四栅线位于所述第一像素行远离所述第二像素行的一侧。
例如，在本公开一实施例提供的一种阵列基板中，所述第一栅线与所述第一像素行中的所述第一像素组中的所述第一颜色像素单元和所述第二像素组中的所述第一颜色像素单元相连，所述第二栅线与所述第一像素行的所述第一像素组中的所述第二颜色像素单元和所述第二像素组中的所述第二颜色像素单元相连，所述第三栅线与所述第二像素行中的所述第一像素组中的所述第一颜色像素单元和所述第二像素组中的所述第一颜色像素单元相连，所述第四栅线与所述第二像素行的所述第一像素组中的所述第二颜色像素单元和所述第二像素组中的所述第二颜色像素单元相连。
例如，在本公开一实施例提供的一种阵列基板中，所述第一栅线还与所述第一像素行中的所述第二像素组中的所述第三颜色像素单元相连，所述第二栅线还与所述第一像素行中的所述第一像素组中的所述第三颜色像素单元相连，所述第三栅线还与所述第二像素行中的所述第二像素组中的所述第三颜色像素单元相连，所述第四栅线还与所述第二像素行中的所述第一像素组中的所述第三颜色像素单元。
本公开至少一个实施例还提供一种显示面板，包括上述任一项所述的阵列基板。
例如，本公开一实施例提供的一种显示面板还包括：对置基板，与所述阵列基板相对设置；主隔垫物，位于所述阵列基板和所述对置基板之间；以及副隔垫物，位于所述阵列基板和所述对置基板之间。
例如，在本公开一实施例提供的显示面板中，每N个所述像素单元设置一个所述主隔垫物，N的取值范围为30-40。
例如，在本公开一实施例提供的显示面板中，N的取值为36。
例如，在本公开一实施例提供的显示面板中，所述主隔垫物与所述阵列基板和所述对置基板均接触设置，所述副隔垫物与所述阵列基板和所述对置基板中的至少之一接触设置。
例如，在本公开一实施例提供的显示面板中，所述主隔垫物在垂直于所述衬底基板的方向上具有第一高度，所述副隔垫物在垂直于所述衬底基板的方向上具有第二高度，所述第一高度大于所述第二高度，所述第一高度和所述第二高度的差值范围为0.2-0.6微米。
本公开至少一个实施例还提供一种显示装置，其包括上述的显示面板。
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种液晶面板中的阵列基板的平面示意图；
图2为一种液晶面板沿图1中AB方向的剖面示意图；
图3为一种液晶面板沿图1中CD方向的剖面示意图；
图4为本公开一实施例提供的一种阵列基板的平面示意图；
图5为本公开一实施例提供的一种阵列基板中各部件的连接关系的示意图；
图6为本公开一实施例提供的一种显示面板沿图4中EF方向的剖面示意图；
图7为本公开一实施例提供的一种显示面板沿图4中GH方向的剖面示意图；
图8为本公开一实施例提供的一种阵列基板的透过率对比图；
图9为本公开一实施例提供的一种阵列基板在图4中方框701所示的区域的放大示意图；
图10A为本公开一实施例提供的一种阵列基板沿图9中JK方向的剖面示意图；
图10B为本公开一实施例提供的另一种阵列基板沿图9中JK方向的剖面示意图；
图11为本公开一实施例提供的一种阵列基板在图4中方框702所示的区域的放大示意图；
图12为本公开一实施例提供的一种阵列基板沿图11中MN方向的剖面示意图；
图13为本公开一实施例提供的一种隔垫物支撑部与隔垫物的位置关系图；
图14A-14D为本公开一实施例提供的一种阵列基板的制作方法的步骤示意图
图15为本公开一实施例提供的一种显示面板的结构示意图；
图16为本公开一实施例提供的另一种显示面板的结构示意图；
图17为本公开一实施例提供的一种显示面板中主隔垫物的分布示意图；以及
图18为本公开一实施例提供的一种显示装置的示意图。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所 有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
除非另外定义，本公开实施例中使用的“平行”、“垂直”和“相同”等特征均包括严格意义上的“平行”、“垂直”、“相同”等情况，以及“大致平行”、“大致垂直”、“大致相同”等包含一定误差的情况。例如，上述的“大致”可表示所比较的对象的差值为所比较的对象的平均值的10％，或者5％之内。在本公开实施例的下文中没有特别指出一个部件或元件的数量时，意味着该部件或元件可以是一个也可以是多个，或可理解为至少一个。“至少一个”指一个或多个，“多个”指至少两个。本公开实施例中的“同层设置”指同一材料在经过同一步骤(例如，一步图案化工艺)后形成的多个膜层之间的关系。这里的“同层”并不总是指多个膜层的厚度相同或者多个膜层在截面图中的高度相同。
通常，薄膜晶体管液晶显示器可利用在对置基板上形成的黑矩阵遮挡非显示区，从而避免漏光的发生。在一种液晶显示器中，公共电极覆盖相邻像素单元之间的数据线，从而可屏蔽数据线的电场，并形成暗区；因此，在该数据线上方的黑矩阵的尺寸可大大减少，从而可提高开口率。然而，由于公共电极覆盖数据线，公共电极和数据线之间形成的寄生电容较大，因此公共电极或公共电极线上的阻抗较大，导致公共电极或公共电极线的耦合加重，从而使得公共电极或公共电极线的电压恢复缓慢，进而导致残像等不良。
图1为一种液晶面板中的阵列基板的平面示意图；图2为一种液晶面板沿图1中AB方向的剖面示意图；图3为一种液晶面板沿图1中CD方向的剖面示意图。
如图1和图2所示，该液晶面板40包括阵列基板10，阵列基板10包括衬底基板11、多个像素单元12、栅线13、数据线14、像素电极15、公共电极16和公共电极线17。多个像素单元12沿第一方向X和第二方向Y阵列设置，并形成多个像素行51和多个像素列52；多个像素行51沿第二方向Y排列， 各像素行51沿第一方向X延伸；多个像素列52沿第一方向X排列，各像素列52沿第二方向Y延伸。在第二方向Y上相邻的两个像素行51之间设置有两个栅线13，在第一方向X上每隔两个像素列52设置一条数据线14。
如图1和图2所示，该液晶面板30还包括对置基板20，对置基板20与阵列基板10相对间隔设置；对置基板20包括衬底基板22和衬底基板22上的黑矩阵21。公共电极16覆盖相邻像素单元12之间的数据线14，从而可屏蔽数据线14的电场，并形成暗区；因此，在该数据线14上方的黑矩阵21的尺寸可大大减少，从而可提高开口率。然而，由于公共电极16覆盖数据线14，公共电极16和数据线14之间形成的寄生电容较大，因此公共电极16或公共电极线17上的阻抗较大，导致公共电极16或公共电极线17的耦合加重，从而使得公共电极16或公共电极线17的电压恢复缓慢，进而导致残像等不良。
如图1和图3所示，为了减小公共电极16或公共电极线17的耦合，公共电极线17被设计为包括横向公共电极线17A和竖向公共电极线17B，横向公共电极线17A和竖向公共电极线17B可在交叠区域17C电性相连，从而可减小整个显示面板中的公共电极线的电阻。横向公共电极线17A设置在两条栅线13之间，因此设置在栅线13上的黑矩阵21需要额外覆盖横向公共电极线17A和横向公共电极线17A与相邻两条栅线13之间的间隔，从而导致该显示面板的开口率降低。
另一方面，如图1和图3所示，该显示面板30还包括驱动晶体管T1、栅极绝缘层18、钝化层19和隔垫物31；驱动晶体管T1包括栅极G1、有源层A1、第一源极S1、第二源极S2和漏极D1；栅极绝缘层18设置在栅极G1和有源层A1之间，钝化层19设置在驱动晶体管T1远离衬底基板11的一侧。由于驱动晶体管T1的存在，钝化层19会因此形成突起结构。数据线14和竖向公共电极线17B设置在相邻的子像素列52之间；由于数据线14和竖向公共电极线17B所在的源漏电极层的厚度较厚，与驱动晶体管T1所在的位置类似，数据线14和竖向公共电极线17B所在的位置的钝化层19也会形成突起结构。因此，阵列基板10在数据线14和竖向公共电极线17B所在的位置的平坦度较低。
如图1和图3所示，横向公共电极线17A包括隔垫物承载部17D，隔垫物承载部17D所在的位置用于放置隔垫物31，隔垫物31用于维持阵列基板10和对置基板20之间的盒厚。因此，阵列基板10在隔垫物承载部17D所在的位 置需要保持一定的平坦度，以防止隔垫物31发生位移，从而避免产生因隔垫物发生位移而导致暗态不均等不良。如上所述，钝化层19在驱动晶体管T1、数据线14和竖向公共电极线17B所在的位置会形成突起结构，因此隔垫物承载部17D需要远离竖向公共电极线17B和数据线14制作，从而需要挤占有效显示区的空间，使得开口率降低。需要说明的是，在通常的阵列基板中，钝化层之上还可包括其他膜层，例如配向层等；为了简洁起见，图3没有示出钝化层之上的膜层；可以理解的是，当阵列基板包括上述的其他膜层时，由于钝化层形成突起结构，最终形成的阵列基板靠近对置基板的表面会对应形成突起结构。
对此，本公开实施例提供一种阵列基板、显示面板和显示装置。该阵列基板包括衬底基板、多个像素单元和公共电极线；多个像素单元位于衬底基板的一侧；公共电极线包括横向公共电极线和竖向公共电极线，横向公共电极线与竖向公共电极线电性相连；多个像素单元沿第一方向和第二方向阵列设置以形成多个像素行和多个像素列，各像素行沿第一方向延伸，各像素列沿第二方向延伸；横向公共电极线沿第一方向延伸，竖向公共电极线沿第二方向延伸，各像素单元包括有效显示区，横向公共电极线与同一像素行的多个有效显示区重叠。在该阵列基板中，横向公共电极线与同一像素行的多个有效显示区重叠，不设置在有效显示区之外需要被黑矩阵覆盖的区域；虽然横向公共电极线本身会遮挡有效显示区的出光，但是黑矩阵无需覆盖横向公共电极线和横向公共电极线与相邻栅线之间的间隔，从而降低了黑矩阵的宽度，有效地提高了采用该阵列基板的显示面板的开口率。
下面，结合附图对本发明实施例提供的阵列基板、显示面板以及显示装置进行详细的说明。
本公开一实施例提供一种阵列基板。图4为本公开一实施例提供的一种阵列基板的平面示意图；图5为本公开一实施例提供的一种阵列基板中各部件的连接关系的示意图；图6为本公开一实施例提供的一种显示面板沿图4中EF方向的剖面示意图；图7为本公开一实施例提供的一种显示面板沿图4中GH方向的剖面示意图。图6和图7所示的显示面板采用图4所示的阵列基板。
如图4和图5所示，该阵列基板100包括衬底基板110、多个像素单元200和公共电极线120；多个像素单元200位于衬底基板110的一侧；公共电极线120包括横向公共电极线122和竖向公共电极线124，横向公共电极线122与 竖向公共电极线124电性相连，从而可降低公共电极线122的电阻。需要说明的是，上述的像素单元可为发单色光的子像素。
如图4和图5所示，多个像素单元200沿第一方向X和第二方向Y阵列设置以形成多个像素行210和多个像素列220，各像素行210沿第一方向X延伸，各像素列220沿第二方向Y延伸；横向公共电极线122沿第一方向X延伸，竖向公共电极线124沿第二方向Y延伸，各像素单元200包括有效显示区205，横向公共电极线122与同一像素行210的多个有效显示区205重叠。
在本公开实施例提供的阵列基板中，横向公共电极线与同一像素行的多个有效显示区重叠，不设置在有效显示区之外需要被黑矩阵覆盖的区域；虽然横向公共电极线本身会遮挡有效显示区的出光，但是黑矩阵无需覆盖横向公共电极线和横向公共电极线与相邻栅线之间的间隔，从而降低了黑矩阵的宽度，有效地提高了采用该阵列基板的显示面板的开口率。
需要说明的是，在通常的阵列基板中，当横向公共电极线的面积与阵列基板的面积的比例为a，而横向公共电极线与相邻的栅线之间的间隔与阵列基板的面积的比例为b时，除了栅线、驱动晶体管等结构之外，黑矩阵还需要覆盖横向公共电极线和横向公共电极线与相邻的栅线之间的间隔，因此黑矩阵的面积与阵列基板的面积的比例为x+a+b或者x+a+2b(双栅驱动结构)，上述的x为黑矩阵需要覆盖的其他部件的面积与阵列基板的面积的比例。然而，在本公开实施例提供的阵列基板中，由于横向公共电极线与同一像素行的多个有效显示区重叠，不设置在有效显示区之外需要被黑矩阵覆盖的区域；虽然横向公共电极线的面积与阵列基板的面积的比例为a，但是黑矩阵面积与阵列基板的面积的比例减少了a+b或者a+2b(双栅驱动结构)。可见，采用该阵列基板的显示面板的开口率可提高b或者2b，因此该阵列基板可有效地提高采用该阵列基板的显示面板的开口率。
例如，如图4和图6所示，显示面板400的阵列基板采用上述的阵列基板100；此时，该显示面板400还包括对置基板300，对置基板300包括衬底基板310和衬底基板310上的黑矩阵320。可见，由于横向公共电极线122与同一像素行210的多个有效显示区205重叠，黑矩阵320无需覆盖横向公共电极线122和横向公共电极线122与栅线130之间的间隔。因此，该阵列基板可有效地提高采用该阵列基板的显示面板的开口率。
在一些示例中，如图6所示，该阵列基板100还包括栅极绝缘层171、钝 化层172和绝缘层173；栅极绝缘层171位于竖向导电部1242所在的膜层远离衬底基板110的一侧；钝化层172位于数据线140所在膜层远离衬底基板110的一侧；绝缘层173位于像素电极180和公共电极190之间。
在一些示例中，如图4所示，像素单元200的有效显示区205包括在第二方向Y上排列的第一畴205A和第二畴205B；横向公共电极线122位于第一畴205A和第二畴205B之间。当像素单元200包括第一畴205A和第二畴205B时，第一畴205A和第二畴205B之间的区域通常为暗区(例如，在第一畴和第二畴之间的区域的透光率仅为20-30％)；因此，虽然横向公共电极线设置在第一畴和第二畴之间，但是该横向公共电极线对透光率造成的损失较低。由此，该阵列基板可大大降低将横向公共电极线设置在有效显示区的不良影响。
图8为本公开一实施例提供的一种阵列基板的透过率对比图。如图8所示，左侧的阵列基板的第一畴和第二畴之间没有设置横向公共电极线，右侧的阵列基板的第一畴和第二畴之间设置有横向公共电极线；可见，虽然横向公共电极线设置在第一畴和第二畴之间，但是该横向公共电极线对透光率造成的损失较低。
在一些示例中，如图4和图7所示，像素单元200包括像素电极180和公共电极190；像素电极180和公共电极190中的至少之一为狭缝电极，即包括多个狭缝或者间隔设置的多个电极条。在显示单元200的有效显示区205中，上述的狭缝或者电极条可在不同区域具有不同的延伸方向，从而使得不同区域的液晶具有不同的取向，从而增加可视角度。因此，上述的不同区域也即上述的畴。
例如，像素电极180和公共电极190的材料均可为透明导电氧化物。例如：氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In
2O
3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的组合或至少一种，本发明实施例在此不作限制。
例如，如图4和图7所示，位于第一畴205A的像素电极180所包括的狭缝或者电极条的延伸方向与位于第二畴205B的像素电极180所包括的狭缝或者电极条的延伸方向不同。
在一些示例中，如图4和图7所示，公共电极190覆盖相邻像素单元200之间的数据线140，也就是说，公共电极190在衬底基板110上的正投影覆盖相邻像素单元200之间的数据线140在衬底基板110上的正投影。由此，公共 电极190可屏蔽数据线140的电场，并形成暗区；因此，在该数据线140上方的黑矩阵320的尺寸可大大减少，从而可提高开口率。
在一些示例中，如图4和图5所示，该阵列基板100还包括多条栅线130和多条数据线140；多条栅线130沿第二方向Y排列；多条数据线140沿第一方向X排列；各栅线130沿第一方向X延伸，各数据线140沿第二方向Y延伸；多条栅线130与多条数据线140异层设置，横向公共电极线122与栅线130同层设置。由此，沿第一方向延伸的横向公共电极线与沿第二方向Y延伸的数据线异层设置，由此，横向公共电极线可与同一像素行的多个有效显示区重叠。
例如，栅线、数据线以及公共电极线为不透明的金属线。例如，栅线、数据线以及公共电极线的材料可采用铜、铝、钨、钛、钼、铌和钴中的任一种或至少两种的合金，本发明实施例在此不作限制。
例如，栅线可为单层或多层结构，例如，栅线可为单层铜线，也可为钼铌/铜/钼铌的三层结构，本发明实施例在此不作限制。
在一些示例中，如图4和图5所示，竖向公共电极线124包括竖向导电部1242，竖向导电部1242与栅线130同层设置，竖向导电部1242位于在第一方向X上相邻的两个像素单元200之间；竖向导电部1242位于两条栅线130之间，也就是说，与栅线130同层设置的竖向导电部1242与栅线130不相连，且间隔设置。竖向导电部1242与横向公共电极线122交叉，并在交叉位置形成一体的十字形导电结构。由此，该阵列基板可通过上述的十字形导电结构降低公共电极线的电阻。
在一些示例中，如图4和图5所示，竖向导电部1242位于在第二方向Y上相邻的两个数据线140之间，竖向导电部1242在衬底基板110上的正投影与数据线140在衬底基板110上的正投影间隔设置。虽然，竖向导电部与数据线异层设置，但是该阵列基板通过将竖向导电部设置在相邻的两个数据线之间，可避免竖向导电部与数据线之间形成寄生电容。
在一些示例中，如图4和图5所示，竖向公共电极线124包括竖向连接部1246，竖向连接部1246与栅线130异层设置，且将在第二方向Y上相邻的两条竖向导电部1242相连。由此，一方面，该阵列基板可通过上述竖向连接部降低公共电极线的电阻；另一方面，该阵列基板可通过竖向连接部使得公共电极线形成网状结构，从而增加整个阵列基板的公共电极或公共电极线上的电压均一性和稳定性。
在一些示例中，如图4和图5所示，竖向连接部1246的两端部通过过孔连接结构150分别与在第二方向Y上相邻的两条竖向导电部1242相连；多个像素单元200包括第一颜色像素单元200A、第二颜色像素单元200B和第三颜色像素单元200C，过孔连接结构150在衬底基板110上的正投影与第三颜色像素单元200C的有效显示区在衬底基板110上的正投影至少部分重叠。由于过孔连接结构可能会造成开口率的损失，因此，通过将过孔连接结构至少部分设置在透光率较低的像素单元中，该阵列基板可降低过孔连接结构对开口率的损失。
需要说明的是，上述的过孔连接结构可包括异层设置的两个导电结构之间的绝缘层中过孔和过孔中将这两个导电结构电性相连的连接结构。另外，虽然图5所示的位于同一行的像素单元的中心不位于同一直线上，但是本公开实施例提供的同一行的像素单元的中心可位于同一直线上。
在一些示例中，如图4和图5所示，第三颜色像素单元200C的透光率小于第一颜色像素单元200A的透光率和第二颜色像素单元200B的透光率。
在一些示例中，如图4和图5所示，第一颜色像素单元200A被配置发第一颜色的光，第二颜色像素单元200B被配置为发第二颜色的光，第三颜色像素单元200C被配置为发第三颜色的光，第三颜色的波长小于第一颜色的波长和第二颜色的波长。
例如，第一颜色可为红色，第二颜色可为绿色，第三颜色可为蓝色。当然，本公开实施例包括但不限与此。
图9为本公开一实施例提供的一种阵列基板在图4中方框701所示的区域的放大示意图。如图4、图5和图9所示，各像素单元200还包括像素电极180和公共电极190；像素电极180位于数据线140所在的膜层远离衬底基板110的一侧；公共电极190位于像素电极180远离衬底基板110的一侧，竖向连接部1246与公共电极190同层设置。也就是说，竖向连接部1246可采用制作公共电极190的导电材料层制作。当然，本公开实施例包括但不限于此，竖向连接部也可采用其他导电材料层制作。
在一些示例中，如图9所示，竖向连接部1246可与公共电极190一体成型。也就是说，竖向连接部和公共电极可采用同一导电层通过同一掩膜工艺制作。
在一些示例中，如图9所示，至少一个像素单元200还包括驱动晶体管160、 像素电极180和公共电极190；驱动晶体管160包括栅极161、源极162和漏极163，栅极161与栅线130相连，像素电极180与漏极163相连，公共电极190与公共电极线120相连。漏极163包括漏极主体部1630和漏极延伸部1636，漏极延伸部1636从漏极主体部1630向竖向连接部1246延伸；像素电极180包括像素电极延伸部186，像素电极延伸部186与漏极延伸部1636通过搭接的方式相连。一方面，漏极延伸部可降低像素电极延伸部的电阻；另一方面，像素电极通过像素电极延伸部与漏极通过搭接的方式相连，可避免在像素电极和漏极直线设置过孔连接结构，从而可进一步提高开口率。
在一些示例中，如图9所示，漏极延伸部1636在衬底基板110上的正投影与竖向连接部1246在衬底基板110上的正投影间隔设置，且漏极延伸部1636在衬底基板110上的正投影与竖向连接部1246在衬底基板110上的正投影之间的距离d的范围在0-3微米。由此，在保证漏极延伸部与像素电极延伸部的交叠面积足够大的前提下，避免漏极延伸部与竖向连接部发生交叠。
在一些示例中，如图9所示，漏极延伸部1636在衬底基板110上的正投影与竖向连接部1246在衬底基板110上的正投影之间的距离d的范围在1-2.5微米，例如，2.1微米。
在一些示例中，如图9所示，像素电极延伸部186与漏极延伸部1636交叠的面积大于像素电极延伸部186的面积的50％，从而可有效地降低像素电极延伸部186的电阻。
图10A为本公开一实施例提供的一种阵列基板沿图9中JK方向的剖面示意图。如图10A所示，该阵列基板100还包括栅极绝缘层171和钝化层172；栅极绝缘层171位于竖向导电部1242所在的膜层远离衬底基板110的一侧；钝化层172位于数据线140所在膜层远离衬底基板110的一侧。该过孔连接结构150可包括位于栅极绝缘层171和钝化层172中的过孔H和位于过孔H中的导电结构1502，该导电结构1502可为竖向连接部1246的一部分。
图10B为本公开一实施例提供的一种阵列基板沿图9中JK方向的剖面示意图。如图10B所示，当栅极绝缘层171和钝化层172采用不同材料制作时，栅极绝缘层171和钝化层172具有不同的刻蚀速率；此时，栅极绝缘层171会形成朝向过孔H的台阶部1712；导电结构1502部分位于台阶部1712上。
图11为本公开一实施例提供的一种阵列基板在图4中方框702所示的区域的放大示意图；图12为本公开一实施例提供的一种阵列基板沿图11中MN 方向的剖面示意图。如图4和图11所示，各栅线130包括隔垫物支撑部1305，隔垫物支撑部1305所在的区域被配置为放置隔垫物330；隔垫物支撑部1305在衬底基板110上的正投影位于竖向导电部1242的延长线在衬底基板110上的正投影和与竖向导电部1242距离最近的数据线140在衬底基板110上的正投影之间。由于竖向导电部不会穿过栅线，因此在竖向导电部的延长线的位置没有设置竖向公共电极线或者数据线，较为平坦；隔垫物支撑部不用避开该区域。由此，隔垫物支撑部不用占用像素单元的有效显示区，从而可提高开口率。当然，本公开实施例包括但不限于此，隔垫物支撑部在衬底基板上的正投影与竖向导电部的延长线在衬底基板上的正投影至少部分重叠，从而可更好地利用竖向导电部的延伸线所在的区域。
在一些示例中，如图4和图11所示，各像素单元200包括驱动晶体管160、像素电极180和公共电极190；驱动晶体管160包括栅极161、源极162和漏极163，栅极161与栅线130相连，像素电极180与漏极163相连，公共电极190与公共电极线120相连，像素电极180与漏极163通过搭接的方式相连。由此，该阵列基板不用设置像素电极与漏极相连的过孔连接结构，从而可进一步提高开口率。
在本公开实施例中，当该阵列基板采用上述的公共电极线的相关设计时，采用该阵列基板的显示面板的开口率可提高约7％；当该阵列基板采用上述的隔垫物支撑部的相关设计时，采用该阵列基板的显示面板的开口率可提高约3％；当该阵列基板采用上述的像素电极与漏极通过搭接的方式相连的设计时，采用该阵列基板的显示面板的开口率可提高约2％。因此，当该阵列基板采用上述各种设计的组合时，采用该阵列基板的显示面板的开口率可提高12％以上，具有较好的效果。
在一些示例中，上述的衬底基板110可为玻璃基板、塑料基板或者石英基板。当然，本公开实施例包括但不限于此，该衬底基板的材料也可采用聚酰亚胺等。
在一些示例中，上述的栅极绝缘层171的材料可采用无机材料或有机材料。无机材料可包括选自氮化硅(SiNx)，氧化硅(SiOx)，氮氧化硅(SiNxOy)中的一种或多种。有机材料可包括亚克力树脂或聚酰亚胺树脂。
在一些示例中，上述的钝化层172的材料可采用无机材料或有机材料。无机材料可包括选自氮化硅(SiNx)，氧化硅(SiOx)，氮氧化硅(SiNxOy)中 的一种或多种。有机材料可包括亚克力树脂或聚酰亚胺树脂。
在一些示例中，上述的绝缘层173的材料可采用无机材料或有机材料。无机材料可包括选自氮化硅(SiNx)，氧化硅(SiOx)，氮氧化硅(SiNxOy)中的一种或多种。有机材料可包括亚克力树脂或聚酰亚胺树脂。
在一些示例中，如图4和图5所示，该阵列基板100包括衬底基板110、多条栅线130、多条数据线140、多个像素单元200和公共电极线120；多个像素单元200位于衬底基板110的一侧；多个像素单元200沿第一方向X和第二方向Y阵列设置以形成多个像素行210和多个像素列220，各像素行210沿第一方向X延伸，各像素列220沿第二方向Y延伸。多条栅线130沿第二方向Y排列；多条数据线140沿第一方向X排列；各栅线130沿第一方向X延伸，各数据线140沿第二方向Y延伸；多条栅线130与多条数据线140异层设置。
如图4和图5所示，公共电极线120包括横向公共电极线122和竖向公共电极线124，横向公共电极线122与竖向公共电极线124电性相连，从而可降低公共电极线122的电阻。横向公共电极线122与栅线130同层设置，且沿第一方向X延伸，竖向公共电极线124沿第二方向Y延伸，各像素单元200包括有效显示区205，横向公共电极线122与同一像素行210的多个有效显示区205重叠。
在本公开实施例提供的阵列基板中，横向公共电极线与同一像素行的多个有效显示区重叠，不设置在有效显示区之外需要被黑矩阵覆盖的区域；虽然横向公共电极线本身会遮挡有效显示区的出光，但是黑矩阵无需覆盖横向公共电极线和横向公共电极线与相邻栅线之间的间隔，从而降低了黑矩阵的宽度，有效地提高了采用该阵列基板的显示面板的开口率。
在一些示例中，如图4和图5所示，在第二方向Y上相邻的两个像素列220之间设置有两条栅线130。由此，该阵列基板采用双栅驱动模式，从而可降低数据线的数量。
在一些示例中，如图4和图5所示，各像素行210包括多个像素组215，各像素215包括依次设置的第一颜色像素单元200A、第二颜色像素单元200B和第三颜色像素单元200C；多个像素组215包括沿第一方向X依次设置的第一像素组215A和第二像素组215B，多条数据线140包括依次设置的第一数据线141、第二数据线142、第三数据线143和第四数据线144。
在一些示例中，如图4和图5所示，第一数据线141位于第一像素组215A 中第一颜色像素单元200A远离第二颜色像素单元200B的一侧，第二数据线142位于第一像素组215A中第二颜色像素单元200B和第三颜色像素单元200C之间，第三数据线143位于第二像素组215B中第一颜色像素单元200A和第二颜色像素单元200B，第四数据线144位于第二像素组215B中第三颜色像素单元200C远离第二颜色像素单元200B的一侧。
在一些示例中，如图4和图5所示，竖向公共电极线124包括第一竖向导电部1242A、第二竖向导电部1242B和第三竖向导电部1242C，第一竖向导电部1242A、第二竖向导电部1242B和第三竖向导电部1242C均与栅线130同层设置。第一竖向导电部1242A位于第一像素组215A中第一颜色像素单元200A和第二颜色像素单元200B之间，第二竖向导电部1242B位于第一像素组215A中第三颜色像素单元200C和第二像素组215B中的第一颜色像素单元200A之间，第三竖向导电部1242C位于第二像素组215B中第二颜色像素单元200B和第三颜色像素单元200C之间；第一竖向导电部1242A、第二竖向导电部1242B和第三竖向导电部1242C均位于两条栅线130之间，且分别与横向公共电极线122交叉，并在交叉位置形成三个一体的十字形导电结构。由此，该阵列基板可通过上述的十字形导电结构降低公共电极线的电阻。
在一些示例中，如图4和图5所示，第三颜色像素单元200C的透光率小于第一颜色像素单元200A的透光率和第二颜色像素单元200B的透光率。
在一些示例中，如图4和图5所示，第一颜色像素单元200A被配置发第一颜色的光，第二颜色像素单元200B被配置为发第二颜色的光，第三颜色像素单元200C被配置为发第三颜色的光，第三颜色的波长小于第一颜色的波长和第二颜色的波长。
例如，第一颜色可为红色，第二颜色可为绿色，第三颜色可为蓝色。当然，本公开实施例包括但不限与此。
在一些示例中，如图4和图5所示，竖向公共电极线124还包括第一竖向连接部1246A和第二竖向连接部1246B；第一竖向连接部1246A与栅线130异层设置，并将在第二方向Y上相邻的两条第二竖向导电部1242B相连；第二竖向连接部1246B与栅线130异层设置，并将在第二方向Y上相邻的两条第三竖向导电部1242C相连。
在一些示例中，如图4和图5所示，第一竖向连接部1246A的两端部分别通过第一过孔连接结构151与在第二方向Y上相邻的两条第二竖向导电部 1242B相连；第一过孔连接结构151在衬底基板110上的正投影与第三颜色像素单元200C的有效显示区在衬底基板110上的正投影至少部分重叠。由于第一过孔连接结构可能会造成开口率的损失，因此，通过将第一过孔连接结构至少部分设置在透光率较低的像素单元中，该阵列基板可降低第一过孔连接结构对开口率的损失。
在一些示例中，如图4和图5所示，第二竖向连接部1246B的两端部分别通过第二过孔连接结构152与在第二方向Y上相邻的两条第三竖向导电部1242C相连；第二过孔连接结构152在衬底基板110上的正投影与第三颜色像素单元200C的有效显示区在衬底基板110上的正投影至少部分重叠。
在一些示例中，如图4和图5所示，各栅线130包括多个隔垫物支撑部1305，各隔垫物支撑部1305所在的区域被配置为放置隔垫物，多个隔垫物支撑部1305包括主隔垫物支撑部1305A和副隔垫物支撑部1305B；主隔垫物支撑部1305A在衬底基板110上的正投影位于第一竖向连接部1246A在衬底基板110上的正投影与第一竖向连接部1246A距离最近的数据线140在衬底基板110上的正投影之间；或者主隔垫物支撑部1305A在衬底基板110上的正投影位于第二竖向连接部1246B在衬底基板110上的正投影与第二竖向连接部1246B距离最近的数据线140在衬底基板110上的正投影之间。
在一些示例中，如图4和图5所示，一个主隔垫物支撑部1305A和一个副隔垫物支撑部1305B分别设置在第一竖向连接部1246A或第二竖向连接部1246B在第一方向上的两侧。
需要说明的是，由于每N(例如，30-40)个像素单元仅需设置一个主隔垫物支撑部即可，因此副隔垫物支撑部在衬底基板上的正投影也可设置在第一竖向连接部在衬底基板上的正投影与第一竖向连接部距离最近的数据线在衬底基板上的正投影之间，或者位于第二竖向连接部在衬底基板上的正投影与第二竖向连接部距离最近的数据线在衬底基板上的正投影之间。当然，本公开实施例包括但不限于此，隔垫物支撑部在衬底基板上的正投影与竖向导电部的延长线在衬底基板上的正投影至少部分重叠，或者位于数据线上方。
图13为本公开一实施例提供的一种隔垫物支撑部与隔垫物的位置关系图。如图13所示，主隔垫物支撑部1305A上可设置主隔垫物330A，副隔垫物支撑部1305B上可设置副隔垫物330B。主隔垫物330A在衬底基板110上的正投影的边缘与主隔垫物支撑部1305A在衬底基板上的正投影的边缘的最短距离的 范围为5-7微米，例如6.6微米。由此，由于主隔垫物支撑部的中间部分的平坦度大于边缘部分的平坦度，该阵列基板可避免将主隔垫物设置在主隔垫物支撑部的边缘部分，从而可提高主隔垫物的稳定性。
在一些示例中，如图13所示，主隔垫物330A在衬底基板110上的正投影的边缘与相邻的漏极163在衬底基板上的正投影的边缘的最短距离的范围为10-12微米，例如11.1微米。由于漏极对于平坦度的影响较大，该阵列基板可避免将主隔垫物设置距离漏极较远，从而可提高主隔垫物的稳定性。
在一些示例中，如图4和图5所示，隔垫物支撑部1305在衬底基板110上的正投影位于第一竖向导电部1242A的延长线在衬底基板110上的正投影和与第一竖向导电部1242A距离最近的数据线140在衬底基板110上的正投影之间。由于第二过孔连接结构可能会造成开口率的损失，因此，通过将第二过孔连接结构至少部分设置在透光率较低的像素单元中，该阵列基板可降低第二过孔连接结构对开口率的损失。当然，本公开实施例包括但不限于此，隔垫物支撑部在衬底基板上的正投影与竖向导电部的延长线在衬底基板上的正投影至少部分重叠，从而可更好地利用竖向导电部的延伸线所在的区域。
另一方面，在第二方向上相邻的两个第一竖向导电部没有设置竖向连接部，因此第一竖向导电部的延长线所在的区域更加平坦，从而可使得隔垫物更不容易产生位移。
在一些示例中，如图4和图5所示，各栅线130包括隔垫物支撑部1305，隔垫物支撑部1305所在的区域被配置为放置隔垫物330，隔垫物支撑部1305在衬底基板110上的正投影与第一竖向导电部1242A的延长线在衬底基板110上的正投影至少部分重叠。
在一些示例中，如图4和图5所示，多个像素行210包括沿第二方向Y依次设置的第一像素行210A和第二像素行210B，多条栅线130包括依次设置的第一栅线131、第二栅线132、第三栅线133和第四栅线134；第一栅线131位于第二像素行210B远离第一像素行210A的一侧，第二栅线132和第三栅线133位于第一像素行210A和第二像素行210B之间，第三栅线133位于第二栅线132远离第一栅线131的一侧，第四栅线134位于第一像素行210A远离第二像素行210B的一侧。
在一些示例中，如图4和图5所示，第一栅线131与第一像素行210A中的第一像素组215A中的第一颜色像素单元200A和第二像素组215B中的第一 颜色像素单元200A相连；第二栅线132与第一像素行210A的第一像素组215A中的第二颜色像素单元200B和第二像素组215B中的第二颜色像素单元200C相连；第三栅线133与第二像素行210B中的第一像素组215A中的第一颜色像素单元200A和第二像素组210B中的第一颜色像素单元200A相连；第四栅线134与第二像素行210B的第一像素组215A中的第二颜色像素单元200B和第二像素组215B中的第二颜色像素单元200B相连。通常，第一颜色像素单元和第二颜色像素单元的亮度比第三颜色像素单元高。由此，该阵列基板可实现同一像素行中的多个第一颜色像素单元均由同一栅线驱动，从而可保证多个第一颜色像素单元的充电率一致，防止细纹等不良现象发生。同样地，该阵列基板可实现同一像素行中的多个第二颜色像素单元均由同一栅线驱动，从而可保证多个第二颜色像素单元的充电率一致，防止细纹等不良现象发生。
在一些示例中，如图4和图5所示，第一栅线131还与第一像素行210A中的第二像素组215B中的第三颜色像素单元200C相连，第二栅线132还与第一像素行210A中的第一像素组215A中的第三颜色像素单元200C相连，第三栅线133还与第二像素行210B中的第二像素组215B中的第三颜色像素单元200C相连，第四栅线134还与第二像素行210B中的第一像素组215A中的第三颜色像素单元200C。
需要说明的是，上述的各实施例以ADS、HADS模式为例进行说明，但本公开实施例包括不限于此，本公开实施例也可适用于面内开关(In-Plane Switching，IPS)等模式。另外，上述的各实施例以直线型的横向公共电极线和竖向公共电极线为例进行说明。但本公开实施例包括不限于此，本公开实施例提供的公共电极线和竖向公共电极线亦可不为直线型，只要横向公共电极线大体沿第一方向延伸，竖向公共电极线大体沿列方向延伸即可。
本公开一实施例还提供一种阵列基板的制作方法。图14A-14D为本公开一实施例提供的一种阵列基板的制作方法的步骤示意图。
如图14A所示，在衬底基板110上形成栅极层1300；该栅极层1300包括上述的栅线130、栅极161、横向公共电极线122、和竖向公共电极线的竖向导电部1242。竖向导电部1242位于两条栅线130之间，也就是说，与栅线130同层设置的竖向导电部1242与栅线130不相连，且间隔设置。竖向导电部1242与横向公共电极线122交叉，并在交叉位置形成一体的十字形导电结构。由此，该阵列基板可通过上述的十字形导电结构降低公共电极线的电阻。
如图14B所示，在栅极层1300远离衬底基板110的一侧形成源漏电极层1400；该源漏电极层1400包括上述的数据线140、驱动晶体管160的源极162和漏极163。竖向导电部1242位于相邻的两个数据线140之间，竖向导电部1242在衬底基板110上的正投影与数据线140在衬底基板110上的正投影间隔设置。虽然，竖向导电部与数据线异层设置，但是该阵列基板通过将竖向导电部设置在相邻的两个数据线之间，可避免竖向导电部与数据线之间形成寄生电容。
如图14B所示，漏极163还包括漏极主体部1630和漏极延伸部1636，漏极延伸部1636从漏极主体部1630向竖向导电部1242延伸。
如图14C所示，在源漏电极层1400远离衬底基板110的一侧形成第一电极层1800；第一电极层1800包括像素电极180；像素电极180包括像素电极延伸部186，像素电极延伸部186与漏极延伸部1636通过搭接的方式相连。一方面，漏极延伸部可降低像素电极延伸部的电阻；另一方面，像素电极通过像素电极延伸部与漏极通过搭接的方式相连，可避免在像素电极和漏极直线设置过孔连接结构，从而可进一步提高开口率。
如图14D所示，在第一电极层1800远离衬底基板110的一侧形成第二电极层1900；第二电极层1900包括公共电极190和竖向导电部1246；竖向连接部1246与栅线130异层设置，且将相邻的两条竖向导电部1242相连。由此，一方面，该阵列基板可通过上述竖向连接部降低公共电极线的电阻；另一方面，该阵列基板可通过竖向连接部使得公共电极线形成网状结构，从而增加整个阵列基板的公共电极或公共电极线上的电压均一性和稳定性。
如图14D所示，竖向连接部1246的两端部通过过孔连接结构150分别与相邻的两条竖向导电部1242相连。需要说明的是，在上述的阵列基板的制作方法中，还包括形成必要的绝缘层、钝化层和平坦层的步骤。
本公开一实施例还提供一种显示面板。图15为本公开一实施例提供的一种显示面板的结构示意图。如图15所示，该显示面板400包括上述任一项所述的阵列基板100。由此，该显示面板具有与该阵列基板的有益效果对应的有益效果。例如，该显示面板降低了黑矩阵的宽度，有效地提高了开口率。
在一些示例中，如图15所示，该显示面板400还包括对置基板300、液晶层350和封框胶360；对置基板300与阵列基板100相对间隔设置，液晶层350设置在阵列基板100和对置基板300之间，封框胶360用于将液晶层350密封 在阵列基板100和对置基板300之间。
图16为本公开一实施例提供的另一种显示面板的结构示意图。如图16所示，该显示面板400包括主隔垫物330A和副隔垫物330B；主隔垫物330A位于阵列基板100和对置基板300之间；副隔垫物330B位于阵列基板100和对置基板300之间。
在一些示例中，如图16所示，主隔垫物330A与阵列基板110和对置基板300均接触设置，以起到主要的支撑作用；副隔垫物330B与阵列基板100和对置基板300中的至少之一接触设置。例如，副隔垫物330B可仅与对置基板300接触设置。
在一些示例中，如图16所示，主隔垫物330A在垂直于衬底基板110的方向上具有第一高度H1，副隔垫物330B在垂直于衬底基板110的方向上具有第二高度H2，第一高度H1大于第二高度H2，第一高度H1和第二高度H2的差值范围为0.2-0.6微米。
图17为本公开一实施例提供的一种显示面板中主隔垫物的分布示意图。如图17所示，每N个像素单元200设置一个主隔垫物330A，N的取值范围为30-40。
例如，如图17所示，每36个像素单元200设置一个主隔垫物330A。这36个像素单元200可形成6*6的矩阵；此时，由像素单元200形成的6*6的矩阵中设置一个主隔垫物330A。当然，本公开实施例包括但不限于此，这36个像素单元200也可形成其他矩阵。
在一些示例中，主隔垫物所占的面积与显示面板的面积的比例为125μm
2/mm
2，副隔垫物所占的面积与显示面板的面积的比例为6134μm
2/mm
2。
本公开一实施例还提供一种显示装置。图18为本公开一实施例提供的一种显示装置的示意图。如图18所示，该显示装置500包括上述的显示面板400。
例如，该显示装置可为电视、电脑显示器、笔记本电脑、平板电脑、智能手机、导航仪、电子画框、车载显示器等具有显示功能的显示装置。
有以下几点需要说明：
(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (32)
- 一种阵列基板，包括：衬底基板；多个像素单元，位于所述衬底基板的一侧；以及公共电极线，包括横向公共电极线和竖向公共电极线，所述横向公共电极线与所述竖向公共电极线电性相连，其中，所述多个像素单元沿第一方向和第二方向阵列设置以形成多个像素行和多个像素列，各所述像素行沿所述第一方向延伸，各所述像素列沿所述第二方向延伸，所述横向公共电极线沿所述第一方向延伸，所述竖向公共电极线沿所述第二方向延伸，各所述像素单元包括有效显示区，所述横向公共电极线与同一所述像素行的多个有效显示区重叠。
- 根据权利要求1所述的阵列基板，其中，所述有效显示区包括在所述第二方向上排列的第一畴和第二畴，所述横向公共电极线位于所述第一畴和所述第二畴之间。
- 根据权利要求1所述的阵列基板，还包括：多条栅线，沿所述第二方向排列；以及多条数据线，沿所述第一方向排列，其中，各所述栅线沿所述第一方向延伸，各所述数据线沿所述第二方向延伸，所述多条栅线与所述多条数据线异层设置，所述横向公共电极线与所述栅线同层设置。
- 根据权利要求3所述的阵列基板，其中，所述竖向公共电极线包括竖向导电部，所述竖向导电部与所述栅线同层设置，所述竖向导电部位于在所述第一方向上相邻的两个所述像素单元之间，所述竖向导电部位于两条所述栅线之间，且与所述横向公共电极线交叉，并在交叉位置形成一体的十字形导电结构。
- 根据权利要求4所述的阵列基板，其中，所述竖向导电部位于所述第二方向上相邻的两个所述数据线之间，所述竖向导电部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影间隔设置。
- 根据权利要求4所述的阵列基板，其中，所述竖向公共电极线包括竖 向连接部，所述竖向连接部与所述栅线异层设置，且将在所述第二方向上相邻的两条所述竖向导电部相连。
- 根据权利要求6所述的阵列基板，其中，所述竖向连接部的两端部通过过孔连接结构分别与在所述第二方向上相邻的两条所述竖向导电部相连，所述多个像素单元包括第一颜色像素单元、第二颜色像素单元和第三颜色像素单元，所述过孔连接结构在所述衬底基板上的正投影与所述第三颜色像素单元的有效显示区在所述衬底基板上的正投影至少部分重叠。
- 根据权利要求7所述的阵列基板，其中，所述第三颜色像素单元的透光率小于所述第一颜色像素单元的透光率和所述第二颜色像素单元的透光率。
- 根据权利要求7所述的阵列基板，其中，所述第一颜色像素单元被配置发第一颜色的光，所述第二颜色像素单元被配置为发第二颜色的光，所述第三颜色像素单元被配置为发第三颜色的光，所述第三颜色的波长小于所述第一颜色的波长和所述第二颜色的波长。
- 根据权利要求6所述的阵列基板，其中，各所述像素单元还包括：像素电极，位于所述数据线所在的膜层远离所述衬底基板的一侧；以及公共电极，位于所述像素电极远离所述衬底基板的一侧，其中，所述竖向连接部与所述公共电极同层设置。
- 根据权利要求10所述的阵列基板，其中，至少一个所述像素单元还包括：驱动晶体管，包括栅极、源极和漏极，其中，所述栅极与所述栅线相连，所述像素电极与所述漏极相连，所述公共电极与所述公共电极线相连，所述漏极包括漏极主体部和漏极延伸部，所述漏极延伸部从所述漏极主体部向所述竖向连接部延伸，所述像素电极包括像素电极延伸部，所述像素电极延伸部与所述漏极延伸部通过搭接的方式相连。
- 根据权利要求11所述的阵列基板，其中，所述漏极延伸部在所述衬底基板上的正投影与所述竖向连接部在所述衬底基板上的正投影间隔设置，且所述漏极延伸部在所述衬底基板上的正投影与所述竖向连接部在所述衬底基板上的正投影之间的距离的范围在0-3微米。
- 根据权利要求12所述的阵列基板，其中，所述漏极延伸部在所述衬底基板上的正投影与所述竖向连接部在所述衬底基板上的正投影之间的距离 的范围在1-2.5微米。
- 根据权利要求4-13中任一项所述的阵列基板，其中，各所述栅线包括隔垫物支撑部，所述隔垫物支撑部所在的区域被配置为放置隔垫物，所述隔垫物支撑部在所述衬底基板上的正投影位于所述竖向导电部的延长线在所述衬底基板上的正投影和与所述竖向导电部距离最近的所述数据线在所述衬底基板上的正投影之间。
- 根据权利要求4-10中任一项所述的阵列基板，其中，各所述栅线包括隔垫物支撑部，所述隔垫物支撑部所在的区域被配置为放置隔垫物，所述隔垫物支撑部在所述衬底基板上的正投影与所述竖向导电部的延长线在所述衬底基板上的正投影至少部分重叠。
- 根据权利要求3-15中任一项所述的阵列基板，其中，在所述第二方向上相邻的两个所述像素列之间设置有两条所述栅线。
- 根据权利要求3所述的阵列基板，其中，各所述像素行包括多个像素组，各所述像素组包括依次设置的第一颜色像素单元、第二颜色像素单元和第三颜色像素单元，所述多个像素组包括沿所述第一方向依次设置的第一像素组和第二像素组，所述多条数据线包括依次设置的第一数据线、第二数据线、第三数据线和第四数据线，所述第一数据线位于所述第一像素组中所述第一颜色像素单元远离所述第二颜色像素单元的一侧，所述第二数据线位于所述第一像素组中所述第二颜色像素单元和所述第三颜色像素单元之间，所述第三数据线位于所述第二像素组中所述第一颜色像素单元和所述第二颜色像素单元，所述第四数据线位于所述第二像素组中所述第三颜色像素单元远离所述第二颜色像素单元的一侧。
- 根据权利要求17所述的阵列基板，其中，所述竖向公共电极线包括第一竖向导电部、第二竖向导电部和第三竖向导电部，所述第一竖向导电部、所述第二竖向导电部和所述第三竖向导电部均与所述栅线同层设置，所述第一竖向导电部位于所述第一像素组中所述第一颜色像素单元和所述第二颜色像素单元之间，所述第二竖向导电部位于所述第一像素组中所述第三颜色像素单元和所述第二像素组中的所述第一颜色像素单元之间，所述第三竖向导电部位于所述第二像素组中所述第二颜色像素单元和所述第三颜色像素单元之间，所述第一竖向导电部、所述第二竖向导电部和所述第三竖向导电部均位于两条所述栅线之间，且分别与所述横向公共电极线交叉，并在交叉位置形成三个一体的十字形导电结构。
- 根据权利要求18所述的阵列基板，其中，所述竖向公共电极线还包括：第一竖向连接部，与所述栅线异层设置，并将在所述第二方向上相邻的两条所述第二竖向导电部相连；以及第二竖向连接部，与所述栅线异层设置，并将在所述第二方向上相邻的两条所述第三竖向导电部相连。
- 根据权利要求19所述的阵列基板，其中，所述第一竖向连接部的两端部分别通过第一过孔连接结构与在所述第二方向上相邻的两条所述第二竖向导电部相连，所述第一过孔连接结构在所述衬底基板上的正投影与所述第三颜色像素单元的有效显示区在所述衬底基板上的正投影至少部分重叠，所述第二竖向连接部的两端部分别通过第二过孔连接结构与在所述第二方向上相邻的两条所述第三竖向导电部相连，所述第二过孔连接结构在所述衬底基板上的正投影与所述第三颜色像素单元的有效显示区在所述衬底基板上的正投影至少部分重叠。
- 根据权利要求19所述的阵列基板，其中，各所述栅线包括多个隔垫物支撑部，各所述隔垫物支撑部所在的区域被配置为放置隔垫物，所述多个隔垫物支撑部包括主隔垫物支撑部和副隔垫物支撑部，所述主隔垫物支撑部在所述衬底基板上的正投影位于所述第一竖向连接部在所述衬底基板上的正投影与所述第一竖向连接部距离最近的所述数据线在所述衬底基板上的正投影之间，或者所述主隔垫物支撑部在所述衬底基板上的正投影位于所述第二竖向连接部在所述衬底基板上的正投影与所述第二竖向连接部距离最近的所述数据线在所述衬底基板上的正投影之间。
- 根据权利要求21所述的阵列基板，其中，一个所述主隔垫物支撑部和一个所述副隔垫物支撑部分别设置在所述第一竖向连接部或所述第二竖向连接部在所述第一方向上的两侧。
- 根据权利要求17-22中任一项所述的阵列基板，其中，所述多个像素行包括沿第二方向依次设置的第一像素行和第二像素行，所述多条栅线包括依 次设置的第一栅线、第二栅线、第三栅线和第四栅线，所述第一栅线位于所述第二像素行远离所述第一像素行的一侧，所述第二栅线和所述第三栅线位于所述第一像素行和所述第二像素行之间，所述第三栅线位于所述第二栅线远离所述第一栅线的一侧，所述第四栅线位于所述第一像素行远离所述第二像素行的一侧。
- 根据权利要求23所述的阵列基板，其中，所述第一栅线与所述第一像素行中的所述第一像素组中的所述第一颜色像素单元和所述第二像素组中的所述第一颜色像素单元相连，所述第二栅线与所述第一像素行的所述第一像素组中的所述第二颜色像素单元和所述第二像素组中的所述第二颜色像素单元相连，所述第三栅线与所述第二像素行中的所述第一像素组中的所述第一颜色像素单元和所述第二像素组中的所述第一颜色像素单元相连，所述第四栅线与所述第二像素行的所述第一像素组中的所述第二颜色像素单元和所述第二像素组中的所述第二颜色像素单元相连。
- 根据权利要求24所述的阵列基板，其中，所述第一栅线还与所述第一像素行中的所述第二像素组中的所述第三颜色像素单元相连，所述第二栅线还与所述第一像素行中的所述第一像素组中的所述第三颜色像素单元相连，所述第三栅线还与所述第二像素行中的所述第二像素组中的所述第三颜色像素单元相连，所述第四栅线还与所述第二像素行中的所述第一像素组中的所述第三颜色像素单元。
- 一种显示面板，包括根据权利要求1-25中任一项所述的阵列基板。
- 根据权利要求26所述的显示面板，还包括：对置基板，与所述阵列基板相对设置；主隔垫物，位于所述阵列基板和所述对置基板之间；以及副隔垫物，位于所述阵列基板和所述对置基板之间。
- 根据权利要求27所述的显示面板，其中，每N个所述像素单元设置一个所述主隔垫物，N的取值范围为30-40。
- 根据权利要求28所述的显示面板，其中，N的取值为36。
- 根据权利要求27-29中任一项所述的显示面板，其中，所述主隔垫物与所述阵列基板和所述对置基板均接触设置，所述副隔垫物与所述阵列基板和所述对置基板中的至少之一接触设置。
- 根据权利要求30所述的显示面板，其中，所述主隔垫物在垂直于所述衬底基板的方向上具有第一高度，所述副隔垫物在垂直于所述衬底基板的方向上具有第二高度，所述第一高度大于所述第二高度，所述第一高度和所述第二高度的差值范围为0.2-0.6微米。
- 一种显示装置，包括根据权利要求26-31中任一项所述的显示面板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/084629 WO2023184426A1 (zh) | 2022-03-31 | 2022-03-31 | 阵列基板、显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117157581A true CN117157581A (zh) | 2023-12-01 |
Family
ID=88198767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280000659.XA Pending CN117157581A (zh) | 2022-03-31 | 2022-03-31 | 阵列基板、显示面板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117157581A (zh) |
| WO (1) | WO2023184426A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636289B2 (en) * | 2000-04-19 | 2003-10-21 | Lg.Philips Lcd Co., Ltd. | In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line |
| KR100587217B1 (ko) * | 2000-12-29 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법 |
| CN104880871B (zh) * | 2015-06-23 | 2018-05-11 | 合肥鑫晟光电科技有限公司 | 显示面板和显示装置 |
| CN105093750B (zh) * | 2015-08-14 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft阵列基板结构及其制作方法 |
| CN106597699A (zh) * | 2016-11-25 | 2017-04-26 | 南京中电熊猫液晶显示科技有限公司 | 液晶显示面板及其制造和修复方法 |
| CN109164654B (zh) * | 2018-09-27 | 2021-10-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
-
2022
- 2022-03-31 WO PCT/CN2022/084629 patent/WO2023184426A1/zh active Application Filing
- 2022-03-31 CN CN202280000659.XA patent/CN117157581A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023184426A1 (zh) | 2023-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10217434B2 (en) | Display device and driving method thereof | |
| US11392002B2 (en) | Array substrate, display panel and display device | |
| US10670932B2 (en) | Array substrate comprising a conductive layer directly contacting a first protrusion and a second protrusion that respectively protrude from a scanning line and a metal line and display device having the same | |
| US8188479B2 (en) | Pixel electrode structure having via holes disposed on common line with high display quality | |
| US11199750B2 (en) | Display panel having black matrix comprising extension portions | |
| US8976328B2 (en) | Liquid crystal display device and method for fabricating the same | |
| JP4316381B2 (ja) | 高開口率の液晶表示装置 | |
| US10288955B2 (en) | Liquid crystal display device | |
| US7206050B2 (en) | IPS type LCD and method for fabricating the same | |
| US6724443B1 (en) | Active matrix type display device | |
| US20150092132A1 (en) | Thin film transistor array panel, liquid crystal display and manufacturing method of thin film transistor array panel | |
| US11942487B2 (en) | Array substrate and display panel | |
| KR101622655B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP5791593B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
| KR20160112046A (ko) | 표시 장치 및 그 제조 방법 | |
| JP5912668B2 (ja) | 液晶ディスプレイ | |
| KR20130015737A (ko) | 액정표시장치 | |
| US20180348560A1 (en) | Thin film transistor substrate and display panel | |
| CN111381404A (zh) | 液晶显示装置 | |
| US11099442B2 (en) | Display device | |
| US20150055043A1 (en) | Liquid crystal display device | |
| US20200004073A1 (en) | Liquid crystal display device | |
| WO2022151836A1 (zh) | 显示面板及电子设备 | |
| CN117157581A (zh) | 阵列基板、显示面板及显示装置 | |
| KR20080048725A (ko) | 횡전계형 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |