JP2001147447A - 電気光学装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電気光学装置を製造する際に、中継用の導電
層や蓄積容量電極用の導電層など、各種機能を高めるた
めの膜等を形成しつつ、素子電極や配線におけるショー
トやリークといった不良を招かないようにする。 【解決手段】 基板（１０）上に、ＴＦＴ（３０）と画
素電極（９ａ）とを中継接続すると共に蓄積容量（７
０）の第３蓄積容量電極となるバリア層（８０ａ）を形
成する。容量線（３ｂ）の伸延方向に交わる方向で切っ
た蓄積容量を含む断面において、半導体層（１ａ）から
なる第１蓄積容量電極（１ｆ）は、容量線からなる第２
蓄積容量電極よりも幅広（Ｗ１＞Ｗ２）に形成され、第
２蓄積容量電極は、第３蓄積容量電極よりも幅狭（Ｗ２
＞Ｗ３）に形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学装置及び
その製造方法の技術分野に属し、特に画素電極と画素ス
イッチング用の薄膜トランジスタ（Thin Film Transist
or:以下適宜、ＴＦＴと称す）との間で電気的導通を良
好にとるための中継用の導電層を備える電気光学装置及
びその製造方法の技術分野に属する。

【０００２】

【背景技術】従来、液晶装置等の電気光学装置において
は、ＴＦＴ等の素子やデータ線、走査線、容量線等の配
線を構成する各種の導電層、半導体層、絶縁膜などが基
板上に積層形成されるのが一般的である。特に近時にお
ける表示画像の高解像度化の要請の下では、素子電極や
配線の微細化は必須であり、微細な素子電極や配線をパ
ターン精度良く基板上に形成する必要がある。従ってこ
の種の電気光学装置の製造方法においては、例えばＴＦ
Ｔのゲート電極のように特に微細化しつつ高いパターン
精度が要求される素子電極や配線を形成する際には、指
向性が無いウエットエッチングではなく、指向性に優れ
たドライエッチングを用いてパターン精度を高めるよう
にしている。

【０００３】更に最近では、上述の如き基板上に形成さ
れた積層構造中に、より高品位の画像表示を可能ならし
めるための各種機能を有する導電層や絶縁膜を追加的に
設ける技術も研究開発されている。例えば積層構造中で
複数の導電層や絶縁膜を介して、基板に垂直な方向につ
いて比較的距離を隔てて位置する画素電極とＴＦＴ等の
素子とを良好に電気接続するための中継用の導電層を積
層構造中に介在させる技術や、伝統的に容量線により構
築される蓄積容量に加えて他の蓄積容量を付加するため
の蓄積容量電極用の導電層を積層構造中に介在させる技
術など研究開発されている。

【０００４】

【発明が解決しようとする課題】しかしながら、中継用
の導電層や蓄積容量電極用の導電層等を新たに設ける
と、積層構造が複雑化するため、絶縁膜により相互に絶
縁される筈の素子電極や配線間でショートやリーク（漏
電或いは絶縁不良）を生じ易くなるという問題点があ
る。特に前述のようにパターン精度を高めるためにドラ
イエッチングを用いて走査線や容量線を形成する場合に
は、走査線及び容量線の側面部分は、ほとんどテーパが
無い状態になり、場合によっては逆テーパになることも
ある。ここで本願発明者の研究によれば、下地面上に形
成された半導体層上に重ねて容量線を一の誘電体膜を介
して形成すると、該下地面を基準にして容量線の上面ま
での段差が大きくなる。従って、この容量線上に更に他
の誘電体膜を形成する場合を考えると、容量線の上面か
らその側面を経て形成される当該他の誘電体膜の付き回
りが低下してしまう。従って、例えば係る他の誘電体膜
上に蓄積容量電極用の導電層を追加的に形成する場合、
当該他の誘電体膜の付き回りの悪い箇所を介して露出し
た容量線と蓄積容量電極用の導電層との間で、リークや
ショートしてしまう可能性が高くなるという問題点があ
る。

【０００５】本発明は上述の問題点に鑑みなされたもの
であり、中継用の導電層や蓄積容量電極用の導電層な
ど、各種機能を高めるための膜或いは装置の微細化を図
るための膜等を含む比較的複雑な積層構造を採用しつつ
も、素子電極や配線におけるショートやリークといった
不良を招き難い電気光学装置の製造方法及び該電気光学
装置を提供することを課題とする。

【０００６】

【課題を解決するための手段】本発明の第１電気光学装
置は上記課題を解決するために、基板上に、複数の走査
線及び複数のデータ線と、前記走査線及び前記データ線
に接続された薄膜トランジスタと、前記薄膜トランジス
タを構成する半導体層上に第１誘電体膜を介して形成さ
れた容量線と、該容量線上に第２誘電体膜を介して形成
されると共に前記半導体層のドレイン領域と電気的に接
続された導電層と、前記ドレイン領域に前記導電層を中
継して電気的に接続された画素電極とを備えており、前
記ドレイン領域から延設された前記半導体層の一部から
なる第１蓄積容量電極と前記容量線の一部からなる第２
蓄積容量電極とが前記第１誘電体膜を介して対向配置さ
れて一の蓄積容量が構築され且つ前記第２蓄積容量電極
と前記導電層の一部からなる第３蓄積容量電極とが前記
第２誘電体膜を介して対向配置されて他の蓄積容量が構
築されており、前記容量線の伸延方向に交わる方向で切
った前記一及び他の蓄積容量を含む断面において前記第
１蓄積容量電極は前記第２蓄積容量電極よりも幅広に形
成されている。

【０００７】本発明の第１電気光学装置によれば、先ず
導電層は、一方で半導体層のドレイン領域と接続され且
つ他方で画素電極に接続されており、薄膜トランジスタ
と画素電極とを中継する機能を果たしているので、例え
ば両者間を一つのコンタクトホールを介して直接接続す
る場合の困難性を回避することが可能となる。より具体
的には、画素電極と薄膜トランジスタの間には、走査
線、容量線、データ線等の配線及びこれらを相互に電気
的に絶縁するための複数の層間絶縁膜を含む積層構造が
存在するため、両者間を直接接続する１個のコンタクト
ホールを開孔するのは困難であるが、このように中継用
の導電層を介在させれば、比較的浅い２個のコンタクト
ホールで両者間を接続することが可能となる。これによ
り各コンタクトホールの径を小さくすることができると
共にエッチング深度の制御も容易となる。この結果、パ
ターン精度が高く且つ微細なコンタクトホールを介して
画素電極と薄膜トランジスタとを信頼性高く接続するこ
とが可能となる。

【０００８】更に導電層の一部からなる第３蓄積容量電
極は、容量線の一部からなる第２蓄積容量電極と対向配
置されることにより、該第２蓄積容量電極を半導体層の
一部からなる第１蓄積容量電極に対向配置して構築した
一の蓄積容量に加えて、他の蓄積容量を追加的に構築す
る。従って、当該導電層を利用することにより、限られ
た画素の非開口領域（即ち、各画素において表示に寄与
する光が透過しない領域）を有効利用して蓄積容量を増
加させることができる。この結果、画素電極における画
像信号の電圧保持時間を長くすることができ、コントラ
スト比を効率良く高められる。また、容量線により各画
素に設けられる第１蓄積容量電極をまとめて構成でき
る。

【０００９】しかも、このように同一の導電層に、薄膜
トランジスタと画素電極とを中継する機能と蓄積容量を
追加的に付加する機能との両方を持たせるので、全体と
して装置構成及び製造方法の簡略化並びに低コスト化を
図れる。

【００１０】そして、容量線の伸延方向に交わる方向で
切った一及び他の蓄積容量を含む断面において、第１蓄
積容量電極は第２蓄積容量電極よりも幅広に形成されて
いる。即ち、第１蓄積容量の幅＞第２蓄積容量の幅とい
う不等式関係が成立する。このため、第１蓄積容量電極
が第２蓄積容量電極と同一幅に形成される場合と比較し
て、第２蓄積容量電極側面部上に形成される第２誘電体
膜の付き回りは遥かに良くなる。より具体的には、幅広
の第１蓄積容量電極の上面においてその縁から後退した
位置から側面部が立ち上がるように第２蓄積容量電極が
形成されるので、第２蓄積容量電極上に形成される第２
誘電体膜が付き回される段差は当該第２蓄積容量電極の
膜厚とほぼ等しいだけで済む。そして、この段差分だけ
第２蓄積容量電極の側面部に対し第２誘電体膜を付き回
すことは、比較的容易に行えるのである。この結果、第
２蓄積容量電極の側面部において付き回りの悪い第２誘
電体膜の欠陥個所を介して当該第２蓄積容量電極とこの
上に第２誘電体膜を介して形成される導電層の一部であ
る第３蓄積容量電極との間でショート或いはリークする
可能性を低減できる。

【００１１】以上の結果、本発明の第１電気光学装置に
よれば、各種機能を高めるべく或いは装置の微細化を図
るべく比較的複雑な積層構造を採用しつつも、素子電極
や配線におけるショートやリークといった不良を招き難
い電気光学装置を実現できる。

【００１２】本発明の第１電気光学装置の一の態様で
は、前記断面において前記第３蓄積容量電極は前記第２
蓄積容量電極よりも幅狭に形成されている。

【００１３】この態様によれば、容量線の伸延方向に交
わる方向で切った一及び他の蓄積容量を含む断面におい
て、第１蓄積容量の幅＞第２蓄積容量の幅＞第３蓄積容
量の幅という不等式関係が成立する。このため、仮に第
２蓄積容量電極上に形成される第２誘電体膜の付き回り
が第２蓄積容量電極の側面部において悪く、この側面部
で第２誘電体膜に欠陥個所が存在しても、この側面部に
おける第２誘電体膜上には、第３蓄積容量電極は形成さ
れない。このため、第３蓄積容量電極と第２蓄積容量電
極とが、この欠陥個所を介してショート或いはリークす
る可能性は殆ど無い。

【００１４】本発明の第１電気光学装置の他の態様で
は、前記断面において前記第３蓄積容量電極は前記第２
蓄積容量電極よりも幅広に形成されている。

【００１５】この態様によれば、容量線の伸延方向に交
わる方向で切った一及び他の蓄積容量を含む断面におい
て、第１蓄積容量の幅＞第２蓄積容量の幅＜第３蓄積容
量の幅という不等式関係が成立する。このため、第２蓄
積容量電極の側面部において第２誘電体膜上に第３蓄積
容量電極が形成されるものの、第２蓄積容量電極上に形
成される第２誘電体膜の付き回りが特にその側面部にお
いても良好なため、第２蓄積容量電極の側面部において
付き回りの悪い第２誘電体膜の欠陥個所を介して当該第
２蓄積容量電極とこの上に第２誘電体膜を介して形成さ
れる第３蓄積容量電極との間でショート或いはリークす
る可能性を低減できる。

【００１６】本発明の第２電気光学装置は上記課題を解
決するために、基板上に、複数の走査線及び複数のデー
タ線と、前記走査線及び前記データ線に接続された薄膜
トランジスタと、前記薄膜トランジスタを構成する半導
体層上に第１誘電体膜を介して形成された容量線と、該
容量線上に第２誘電体膜を介して形成されると共に前記
半導体層のドレイン領域と接続された導電層と、前記ド
レイン領域に前記導電層を中継して接続された画素電極
とを備えており、前記ドレイン領域から延設された前記
半導体層の一部からなる第１蓄積容量電極と前記容量線
の一部からなる第２蓄積容量電極とが前記第１誘電体膜
を介して対向配置されて一の蓄積容量が構築され且つ前
記第２蓄積容量電極と前記導電層の一部からなる第３蓄
積容量電極とが前記第２誘電体膜を介して対向配置され
て他の蓄積容量が構築されており、前記容量線の伸延方
向に交わる方向で切った前記一及び他の蓄積容量を含む
断面において前記第２蓄積容量電極は前記第３蓄積容量
電極よりも幅広に形成されており、前記導電層上及び該
導電層が形成されていない領域における前記第２誘電体
膜上には層間絶縁膜が形成されている。

【００１７】本発明の第２電気光学装置によれば、上述
した本発明の第１電気光学装置の場合と同様に、同一の
導電層に、薄膜トランジスタと画素電極とを中継する機
能と蓄積容量を追加的に付加する機能との両方を持たせ
るので、全体として装置構成及び製造方法の簡略化並び
に低コスト化を図れる。

【００１８】そして、容量線の伸延方向に交わる方向で
切った一及び他の蓄積容量を含む断面において、第２蓄
積容量電極の幅＞第３蓄積容量電極の幅という不等式関
係が成立する。このため、仮に第２蓄積容量電極の側面
部において付き回りの悪い第２誘電体膜の欠陥個所があ
っても、この側面部における第２誘電体膜上には、第３
蓄積容量電極は形成されない。しかも、この場合の欠陥
個所は、一の層間絶縁膜により覆われる。これらの結
果、第３蓄積容量電極と第２蓄積容量電極とが、この欠
陥個所を介してショート或いはリークする可能性は殆ど
無い。

【００１９】以上の結果、本発明の第２電気光学装置に
よれば、各種機能を高めるべく或いは装置の微細化を図
るべく比較的複雑な積層構造を採用しつつも、素子電極
や配線におけるショートやリークといった不良を招き難
い電気光学装置を実現できる。

【００２０】本発明の第１又は第２電気光学装置の他の
態様では、前記断面において前記第２蓄積容量電極の縁
は、ほぼテーパが無い状態に形成されている。

【００２１】この態様によれば、容量線の一部である第
２蓄積容量電極の縁はほとんどテーパが無い状態に形成
されても、上述の如く仮に第１蓄積容量電極が第２蓄積
容量電極と同一幅に形成されるとすれば第２誘電体膜の
付き回りは非常に悪いが、この態様では、第１蓄積容量
電極は第２蓄積容量電極よりも幅広に形成されているの
で、やはり第２蓄積容量電極上に形成される第２誘電体
膜の付き回りは良い。このため、付き回りの悪い第２誘
電体膜の欠陥個所を介して当該第２蓄積容量電極と導電
層の一部である第３蓄積容量電極との間でショート或い
はリークする可能性を低減できる。したがって、このよ
うな装置欠陥の発生率を低減しつつ且つ素子電極や配線
の微細化に相応しくパターン精度を高めるのに最適な指
向性の高いドライエッチングを用いて第２蓄積容量電極
を形成でき、容量線と同一膜から同時に走査線をドライ
エッチングにより形成できる。このことは、走査線の一
部が薄膜トランジスタのゲート電極とされることに鑑み
れば、パターン精度の高いゲート電極を形成することに
よりトランジスタ特性に優れた薄膜トランジスタを形成
する上で非常に有利である。

【００２２】本発明の第１又は第２電気光学装置の他の
態様では、前記ドレイン領域と前記導電層とは、前記一
及び他の蓄積容量が形成されていない平面領域に開孔さ
れた第１コンタクトホールを介して電気的に接続されて
おり、前記容量線の伸延方向に交わる方向で切った前記
第１コンタクトホールを含む断面において前記第１蓄積
容量電極は前記第２蓄積容量電極よりも幅広に形成され
ており且つ前記第３蓄積容量電極は前記第２蓄積容量電
極よりも幅広に形成されている。

【００２３】この態様によれば、第１コンタクトホール
は、一及び他の蓄積容量が形成されていない平面領域に
開孔されている。この第１コンタクトホールを介して半
導体層のドレイン領域と導電層とは電気的に接続されて
いる。そして、容量線の伸延方向に交わる方向で切った
第１コンタクトホールを含む断面において、第１蓄積容
量電極の幅＞第２蓄積容量電極の幅＜第３蓄積容量電極
の幅という不等式関係が成立する。従って、この断面に
おいて、第１コンタクトホールを介してドレイン領域と
導電層とを第２蓄積容量電極に電気的に接触しないよう
に接続することが可能となる。しかも、第２蓄積容量電
極の側面部において第２誘電体膜上に第３蓄積容量電極
が形成されているものの、第２蓄積容量電極上に形成さ
れる第２誘電体膜の付き回りが良いため、結局、第１コ
ンタクトホールの周囲で第２蓄積容量電極の側面部にお
いて付き回りの悪い第２誘電体膜の欠陥個所を介して当
該第２蓄積容量電極と第３蓄積容量電極との間でショー
ト或いはリークする可能性を低減できる。

【００２４】本発明の第１又は第２電気光学装置の他の
態様では、前記一及び他の蓄積容量が構築された平面領
域に開孔された第２コンタクトホールを介して電気的に
接続される。

【００２５】この態様によれば、画素電極から半導体層
のドレイン領域まで一つのコンタクトホールを開孔する
場合と比較して、コンタクトホールの径を小さくでき
る。即ち、一般にコンタクトホールを深く開孔する程、
エッチング精度は落ちるため、薄い半導体層における突
き抜けを防止するために、コンタクトホールの径を小さ
くできるドライエッチングを途中で停止して、最終的に
ウエットエッチングで半導体層まで開孔するように工程
を組まねばならないので、指向性のないウエットエッチ
ングによりコンタクトホールの径が広がらざるを得ない
のである。これに対して本態様では、画素電極と半導体
層間を２つの直列な第１及び第２コンタクトホールによ
り電気的に接続すればよいので、各コンタクトホールを
ドライエッチングにより開孔することが可能となるか、
或いは少なくともウエットエッチングにより開孔する距
離を短くすることが可能となる。この結果、各コンタク
トホールの径を夫々小さくでき、第１又は第２コンタク
トホールの上方に位置する画素電極部分における平坦化
が促進される。

【００２６】本発明の第１又は第２電気光学装置の他の
態様では、前記第１誘電体膜と同一膜から前記薄膜トラ
ンジスタのゲート絶縁膜が形成されており、前記容量線
と同一膜から前記走査線が形成されている。

【００２７】この態様によれば、一の蓄積容量を構築す
るための第１誘電体膜と、薄膜トランジスタのゲート絶
縁膜とは、例えば熱酸化膜等と同一膜から形成されてい
る。しかも、容量線と走査線とは、例えばポリシリコン
膜等と同一膜から形成されている。従って、全体として
装置構成及び製造方法の簡略化並びに低コスト化を図る
ことが可能となる。そして特に、ゲート電極を構成する
走査線に要求されるパターン精度を出すために、ドライ
エッチングを施してこれら容量線及び走査線をパターン
ニングした場合に、該ドライエッチングにより、ほぼテ
ーパが無い状態の側面部を持つ容量線が形成されたとし
ても、上述のように、この容量線の欠陥個所を介して第
２蓄積容量電極と第３蓄積容量電極との間でショート或
いはリークする可能性を余り高めないで済む。

【００２８】本発明の第１又は第２電気光学装置の他の
態様では、前記導電層は高融点金属を含む。

【００２９】この態様によれば、導電層は、例えば、Ｔ
ｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、
Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）
のうちの少なくとも一つを含む、金属単体、合金、金属
シリサイド等からなる。このため、製造プロセスにおい
て導電層形成後に行われる各種工程における高温処理で
当該導電層が変形したり破壊したりすることはない。

【００３０】本発明の第１又は第２電気光学装置の他の
態様では、前記導電層は、前記基板上において前記デー
タ線よりも下層に設けられている。

【００３１】この態様によれば、データ線よりも下層に
設けられた導電層により、画素電極と半導体層とを中継
可能であり、更に導電層の一部である第３蓄積容量電極
と容量線の一部である第２蓄積容量電極との間で他の蓄
積容量を簡単に構築可能となる。

【００３２】本発明の第１の電気光学装置の製造方法は
上記課題を解決するために、基板上に薄膜トランジスタ
のソース領域、チャネル領域及びドレイン領域並びに一
の蓄積容量の第１蓄積容量電極となる半導体層を形成す
る工程と、前記半導体層上に前記薄膜トランジスタのゲ
ート絶縁膜及び前記一の蓄積容量の第１誘電体膜を同一
絶縁薄膜から形成する工程と、前記ゲート絶縁膜及び前
記第１誘電体膜上に夫々複数の走査線及び複数の容量線
を形成する工程と、前記走査線及び容量線上に第２誘電
体膜を形成する工程と、前記第１及び第２誘電体膜に前
記ドレイン領域に通じる第１コンタクトホールを開孔す
る工程と、前記第２誘電体膜上に、前記第１コンタクト
ホールを介して前記ドレイン領域に電気的に接続される
ように導電層を形成する工程と、前記導電層上に一の層
間絶縁膜を形成する工程と、前記一の層間絶縁膜上に複
数のデータ線を形成する工程と、前記データ線上に他の
層間絶縁膜を形成する工程と、前記一及び他の層間絶縁
膜に前記導電層に通じる第２コンタクトホールを開孔す
る工程と、前記第２コンタクトホールを介して前記導電
層に電気的に接続されるように前記他の層間絶縁膜上に
画素電極を形成する工程とを有しており、前記第１蓄積
容量電極と前記容量線の一部からなる第２蓄積容量電極
とを前記第１誘電体膜を介して対向配置させることによ
り前記一の蓄積容量を構築し且つ前記第２蓄積容量電極
と前記導電層の一部からなる第３蓄積容量電極とを前記
第２誘電体膜を介して対向配置させることにより他の蓄
積容量を構築し、前記容量線の伸延方向に交わる方向で
切った前記一及び他の蓄積容量を含む断面において前記
第１蓄積容量電極を前記第２蓄積容量電極よりも幅広に
形成する。

【００３３】本発明の第１の電気光学装置の製造方法に
よれば、先ず基板上に、半導体層が形成され、この上
に、ゲート絶縁膜及び第１誘電体膜が、同一絶縁薄膜か
ら形成される。次に、ゲート絶縁膜及び１誘電体膜上に
夫々、複数の走査線及び複数の容量線が形成され、更に
これらの上に第２誘電体膜が形成される。次に第１及び
第２誘電体膜に、ドレイン領域に通じる第１コンタクト
ホールが開孔され、これを介してドレイン領域に電気的
に接続されるように、導電層が第２誘電体膜上に形成さ
れる。次に導電層上に、一の層間絶縁膜が形成され、更
にこの上に複数のデータ線が形成される。次にデータ線
上に、他の層間絶縁膜が形成される。その後、一及び他
の層間絶縁膜に、導電層に通じる第２コンタクトホール
が開孔され、これを介して導電層に電気的に接続される
ように、他の層間絶縁膜上に画素電極が形成される。こ
れら一連のプロセスの中で、第１蓄積容量電極と第２蓄
積容量電極とが、第１誘電体膜を介して対向配置させら
れ、一の蓄積容量が構築される。また第２蓄積容量電極
と第３蓄積容量電極とが第２誘電体膜を介して対向配置
させられ、他の蓄積容量が構築される。従って、同一の
導電層に、薄膜トランジスタと画素電極とを中継する機
能と蓄積容量を追加的に付加する機能との両方を持たせ
るので、全体として装置構成及び製造方法の簡略化並び
に低コスト化を図れる。ここで、容量線の伸延方向に交
わる方向で切った一及び他の蓄積容量を含む断面におい
て、第１蓄積容量電極を、第２蓄積容量電極よりも幅広
に形成するので、第１蓄積容量電極が第２蓄積容量電極
と同一幅に形成される場合と比較して、第２蓄積容量電
極上に形成される第２誘電体膜の付き回りは遥かに良く
なる。この結果、上述した本発明の第１電気光学装置の
場合と同様の作用により、第２蓄積容量電極の側面部に
おいて付き回りの悪い第２誘電体膜の欠陥個所を介して
当該第２蓄積容量電極と第３蓄積容量電極との間でショ
ート或いはリークする可能性を低減できる。

【００３４】本発明の第１の電気光学装置の製造方法の
一の態様では、前記断面において前記第３蓄積容量電極
を前記第２蓄積容量電極よりも幅狭に形成する。

【００３５】この態様によれば、容量線の伸延方向に交
わる方向で切った一及び他の蓄積容量を含む断面におい
て、第１蓄積容量の幅＞第２蓄積容量の幅＞第３蓄積容
量の幅という不等式関係が成立する。このため、仮に第
２蓄積容量電極上に形成される第２誘電体膜の付き回り
が第２蓄積容量電極の側面部において悪く、この側面部
で第２誘電体膜に欠陥個所が存在しても、この側面部に
おける第２誘電体膜上には、第３蓄積容量電極は形成さ
れない。このため、第３蓄積容量電極と第２蓄積容量電
極とが、この欠陥個所を介してショート或いはリークす
る可能性は殆ど無い。

【００３６】本発明の第２の電気光学装置の製造方法は
上記課題を解決するために、基板上に薄膜トランジスタ
のソース領域、チャネル領域及びドレイン領域並びに一
の蓄積容量の第１蓄積容量電極となる半導体層を形成す
る工程と、前記半導体層上に前記薄膜トランジスタのゲ
ート絶縁膜及び前記一の蓄積容量の第１誘電体膜を同一
絶縁薄膜から形成する工程と、前記ゲート絶縁膜及び前
記第１誘電体膜上に夫々複数の走査線及び複数の容量線
を形成する工程と、前記走査線及び容量線上に第２誘電
体膜を形成する工程と、前記第１及び第２誘電体膜に前
記ドレイン領域に通じる第１コンタクトホールを開孔す
る工程と、前記第２誘電体膜上に、前記第１コンタクト
ホールを介して前記ドレイン領域に電気的に接続される
ように導電層を形成する工程と、前記導電層上及び前記
導電層が形成されていない領域における前記第２誘電体
膜上に一の層間絶縁膜を形成する工程と、前記一の層間
絶縁膜上に複数のデータ線を形成する工程と、前記デー
タ線上に他の層間絶縁膜を形成する工程と、前記一及び
他の層間絶縁膜に前記導電層に通じる第２コンタクトホ
ールを開孔する工程と、前記第２コンタクトホールを介
して前記導電層に電気的に接続されるように前記他の層
間絶縁膜上に画素電極を形成する工程とを有しており、
前記第１蓄積容量電極と前記容量線の一部からなる第２
蓄積容量電極とを前記第１誘電体膜を介して対向配置さ
せることにより前記一の蓄積容量を構築し且つ前記第２
蓄積容量電極と前記導電層の一部からなる第３蓄積容量
電極とを前記第２誘電体膜を介して対向配置させること
により他の蓄積容量を構築し、前記容量線の伸延方向に
交わる方向で切った前記一及び他の蓄積容量を含む断面
において前記第２蓄積容量電極を前記第３蓄積容量電極
よりも幅広に形成する。

【００３７】本発明の第２の電気光学装置の製造方法に
よれば、上述した本発明の第１の電気光学装置の製造方
法の場合と同様に、基板上に、半導体層、ゲート絶縁膜
及び第１誘電体膜、複数の走査線及び複数の容量線、第
２誘電体膜並びに導電層が順に形成される。そして特に
導電層上及び該導電膜が形成されていない第２誘電体膜
上に一の層間絶縁膜が形成され、更にこの上に複数のデ
ータ線、他の層間絶縁膜及び画素電極が順に形成され
る。これら一連のプロセスの中で、第１蓄積容量電極と
第２蓄積容量電極とが、第１誘電体膜を介して対向配置
させられ、一の蓄積容量が構築される。また第２蓄積容
量電極と第３蓄積容量電極とが第２誘電体膜を介して対
向配置させられ、他の蓄積容量が構築される。従って、
同一の導電層に、薄膜トランジスタと画素電極とを中継
する機能と蓄積容量を追加的に付加する機能との両方を
持たせるので、全体として装置構成及び製造方法の簡略
化並びに低コスト化を図れる。ここで、容量線の伸延方
向に交わる方向で切った一及び他の蓄積容量を含む断面
において、第２蓄積容量電極を、第３蓄積容量電極より
も幅広に形成するので、仮に第２蓄積容量電極の側面部
において付き回りの悪い第２誘電体膜の欠陥個所があっ
ても、この側面部における第２誘電体膜上には、第３蓄
積容量電極は形成されない。しかも、この場合の欠陥個
所は、一の層間絶縁膜により覆われる。これらの結果、
第３蓄積容量電極と第２蓄積容量電極とが、この欠陥個
所を介してショート或いはリークする可能性は殆ど無
い。

【００３８】本発明の第１又は第２の電気光学装置の製
造方法の他の態様では、前記走査線及び容量線を形成す
る工程では、ドライエッチングにより前記走査線及び容
量線をパターンニングする工程を含む。

【００３９】この態様によれば、指向性の高いドライエ
ッチングにより走査線及び容量線は、パターンニングさ
れる。従って、走査線を高いパターン精度で形成でき、
これにより例えば走査線に含まれるゲート電極を高いパ
ターン精度で形成でき、薄膜トランジスタの特性を高め
ることが可能となる。このようにドライエッチングを用
いて容量線の形成を行うと、容量線の一部からなる第２
蓄積容量電極の縁は、ほとんどテーパが無い状態に形成
される。このため、仮に第１蓄積容量電極が第２蓄積容
量電極と同一幅に形成されるとすれば、第２蓄積容量電
極上に形成される第２誘電体膜の付き回りは特にその側
面部において非常に悪く、第２誘電体膜に欠陥個所が発
生しやすい。しかしながら、この態様では、第１蓄積容
量電極を第２蓄積容量電極よりも幅広に形成するので、
やはり第２蓄積容量電極上に形成される第２誘電体膜の
付き回りを遥かに良くできる。この結果、付き回りの悪
い第２誘電体膜の欠陥個所を介して第２蓄積容量電極と
第３蓄積容量電極との間でショート或いはリークする可
能性を低減できる。

【００４０】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。

【００４１】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００４２】（第１実施形態）本発明の第１実施形態に
おける電気光学装置の構成について、図１から図５を参
照して説明する。図１は、電気光学装置の画像表示領域
を構成するマトリクス状に形成された複数の画素におけ
る各種素子、配線等の等価回路であり、図２は、データ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図であり、図３は、図
２のＡ−Ａ’断面図である。図４は、本実施形態におい
て蓄積容量が構築された個所における積層構造を示す拡
大平面図（図４（ａ））及びそのＢ−Ｂ’断面図（図４
（ｂ））である。また図５は、比較例における蓄積容量
が構築された個所における積層構造を示す拡大平面図
（図５（ａ））及びそのＢ−Ｂ’断面図（図５（ｂ））
である。尚、図３、図４（ｂ）及び図５（ｂ）において
は、各層や各部材を図面上で認識可能な程度の大きさと
するため、各層や各部材毎に縮尺を異ならしめてある。

【００４３】図１において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素は、画素電極９ａと画素電極９aを制御
するためのＴＦＴ３０がマトリクス状に複数形成されて
おり、画像信号が供給されるデータ線６ａが当該ＴＦＴ
３０のソースに電気的に接続されている。データ線６ａ
に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に
線順次に供給しても構わないし、相隣接する複数のデー
タ線６ａ同士に対して、グループ毎に供給するようにし
ても良い。また、ＴＦＴ３０のゲートに走査線３ａが電
気的に接続されており、所定のタイミングで、走査線３
ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この
順に線順次で印加するように構成されている。画素電極
９ａは、ＴＦＴ３０のドレインに電気的に接続されてお
り、スイッチング素子であるＴＦＴ３０を一定期間だけ
そのスイッチを閉じることにより、データ線６ａから供
給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミ
ングで書き込む。画素電極９ａを介して電気光学物質の
一例として液晶に書き込まれた所定レベルの画像信号Ｓ
１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成さ
れた対向電極（後述する）との間で一定期間保持され
る。液晶は、印加される電圧レベルにより分子集合の配
向や秩序が変化することにより、光を変調し、階調表示
を可能にする。ノーマリーホワイトモードであれば、印
加された電圧に応じて入射光がこの液晶部分を通過不可
能とされ、ノーマリーブラックモードであれば、印加さ
れた電圧に応じて入射光がこの液晶部分を通過可能とさ
れ、全体として電気光学装置からは画像信号に応じたコ
ントラストを持つ光が出射する。ここで、保持された画
像信号がリークするのを防ぐために、画素電極９ａと対
向電極との間に形成される液晶容量と並列に蓄積容量７
０を付加する。

【００４４】図２において、電気光学装置のＴＦＴアレ
イ基板上には、マトリクス状に複数の透明な画素電極９
ａ（点線部９ａ’により輪郭が示されている）が設けら
れており、画素電極９ａの縦横の境界に各々沿ってデー
タ線６ａ、走査線３ａ及び容量線３ｂが設けられてい
る。データ線６ａは、コンタクトホール５を介して例え
ばポリシリコン膜からなる半導体層１ａのうち後述のソ
ース領域に電気接続されている。中継用の導電層の一例
であるバリア層８０ａは、各画素毎に図中右下りの粗い
斜線領域に島状に設けられており、半導体層１ａのドレ
イン領域にコンタクトホール８ａを介して電気接続され
且つコンタクトホール８ｂを介して画素電極９ａに電気
接続されている。即ち、画素電極９ａは、バリア層８０
ａを中継して半導体層１ａのドレイン領域に電気接続さ
れている。また、半導体層１ａのうち図中右下がりの細
かい斜線領域で示したチャネル領域１ａ’に対向するよ
うに走査線３ａが配置されており、走査線３ａはゲート
電極として機能する。このように、走査線３ａとデータ
線６ａとの交差する個所には夫々、チャネル領域１ａ’
に走査線３ａがゲート電極として対向配置された画素ス
イッチング用ＴＦＴ３０が設けられている。

【００４５】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部と、データ線６ａと交差する箇所か
らデータ線６ａに沿って図中上方に突出した突出部とを
有する。

【００４６】次に図３の断面図に示すように、電気光学
装置は、透明な一方の基板の一例を構成するＴＦＴアレ
イ基板１０と、これに対向配置される透明な他方の基板
の一例を構成する対向基板２０とを備えている。ＴＦＴ
アレイ基板１０は、例えば石英基板、ガラス基板、シリ
コン基板からなり、対向基板２０は、例えばガラス基板
や石英基板からなる。ＴＦＴアレイ基板１０には、画素
電極９ａが設けられており、その上側には、ラビング処
理等の所定の配向処理が施された配向膜１６が設けられ
ている。画素電極９ａは例えば、ＩＴＯ（Indium Tin O
xide）膜などの透明導電性膜からなる。また配向膜１６
は例えば、ポリイミド薄膜などの有機薄膜からなる。

【００４７】他方、対向基板２０には、その全面に渡っ
て対向電極２１が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜２２が設
けられている。対向電極２１は例えば、ＩＴＯ膜などの
透明導電性膜からなる。また配向膜２２は、ポリイミド
薄膜などの有機薄膜からなる。

【００４８】ＴＦＴアレイ基板１０には、各画素電極９
ａに隣接する位置に、各画素電極９ａをスイッチング制
御する画素スイッチング用ＴＦＴ３０が設けられてい
る。

【００４９】対向基板２０には、更に図３に示すよう
に、各画素の非開口領域に、遮光膜２３が設けられてい
る。このため、対向基板２０の側から入射光が画素スイ
ッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１
ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１
ｃに侵入することはない。更に、遮光膜２３は、コント
ラストの向上、カラーフィルタを形成した場合における
色材の混色防止などの機能を有する。

【００５０】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材によ
り囲まれた空間に電気光学物質の一例である液晶が封入
され、液晶層５０が形成される。液晶層５０は、画素電
極９ａからの電界が印加されていない状態で配向膜１６
及び２２により所定の配向状態をとる。液晶層５０は、
例えば一種又は数種類のネマティック液晶を混合した液
晶からなる。シール材は、ＴＦＴアレイ基板１０及び対
向基板２０をそれらの周辺で貼り合わせるための、例え
ば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、
両基板間の距離を所定値とするためのグラスファイバー
或いはガラスビーズ等のギャップ材が混入されている。

【００５１】更に、ＴＦＴアレイ基板１０と複数の画素
スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２
が設けられている。下地絶縁膜１２は、ＴＦＴアレイ基
板１０の全面に形成されることにより、ＴＦＴアレイ基
板１０の表面の研磨時における荒れや、洗浄後に残る汚
れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防
止する機能を有する。下地絶縁膜１２は、例えば、ＮＳ
Ｇ（ノンドープトシリケートガラス）、ＰＳＧ（リンシ
リケートガラス）、ＢＳＧ（ボロンシリケートガラ
ス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの
高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜
等からなる。

【００５２】画素電極９ａは、バリア層８０ａを中継し
て、コンタクトホール８ａ及び８ｂを介して高濃度ドレ
イン領域１ｅに電気接続されている。このようなバリア
層８０ａは、例えば高融点金属であるＴｉ（チタン）、
Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタ
ル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少な
くとも一つを含む、金属単体、合金、金属シリサイド等
から構成するようにする。このように遮光性の金属膜を
使用することで、ＴＦＴアレイ基板１０上に遮光領域を
形成することが出来る。これにより、対向基板２０上の
遮光膜２３を削除することが出来、ＴＦＴアレイ基板１
０と対向基板２０の貼り合わせ精度を無視することが出
来、歩留まりを向上することが出来る。ここで、高濃度
ドレイン領域１ｅと画素電極９ａとをバリア層８０ａを
中継して電気接続するので、画素電極９ａからドレイン
領域まで一つのコンタクトホールを開孔する場合と比較
して、コンタクトホール８ａ及びコンタクトホール８ｂ
の径を夫々小さくできる。

【００５３】本実施形態では特に、半導体層１ａを高濃
度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆ
とし、これに対向する容量線３ｂの一部を第２蓄積容量
電極とし、ゲート絶縁膜を含んだ絶縁薄膜２を走査線３
ａに対向する位置から延設してこれらの電極間に挟持さ
れた第１誘電体膜とすることにより、第１蓄積容量７０
ａが構成されている。これに加えて、第２蓄積容量電極
と対向するバリア層８０ａの一部を第３蓄積容量電極と
し、これらの電極間に第２誘電体膜８１を設けることに
より、第２蓄積容量７０ｂが構成されている。そして、
これら第１蓄積容量７０ａ及び第２蓄積容量７０ｂがコ
ンタクトホール８ａを介して並列接続されて蓄積容量７
０が構成されている。このように第２蓄積容量７０ｂを
構成する第２誘電体膜８１は、酸化シリコン膜、窒化シ
リコン膜等でもよいし、多層膜から構成してもよい。一
般にゲート絶縁膜等の絶縁薄膜２を形成するのに用いら
れる各種の公知技術（減圧ＣＶＤ法、プラズマＣＶＤ
法、熱酸化法等）により、第２誘電体膜８１を形成可能
である。

【００５４】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの
低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半
導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイ
ン領域１ｅを備えている。高濃度ドレイン領域１ｅに
は、複数の画素電極９ａのうちの対応する一つがコンタ
クトホール８ａ及び８ｂを介して（バリア層８０ａを中
継して）接続されている。また、走査線３ａ及び容量線
３ｂの上には、高濃度ソース領域１ｄへ通じるコンタク
トホール５及びバリア層８０ａへ通じるコンタクトホー
ル８ｂが各々形成された第１層間絶縁膜４が形成されて
いる。更に、データ線６ａ及び第１層間絶縁膜４の上に
は、バリア層８０ａへのコンタクトホール８ｂが形成さ
れた第２層間絶縁膜７が形成されている。前述の画素電
極９ａは、このように構成された第２層間絶縁膜７の上
面に設けられている。

【００５５】本実施形態では、図４（ａ）に示すよう
に、蓄積容量７０が構築された個所において、容量線３
ｂの伸延方向であるＸ方向に交わるＹ方向で切った蓄積
容量７０を含む断面において、半導体層１ａの一部であ
る第１蓄積容量電極の幅Ｗ１は、容量線３ｂの一部であ
る第２蓄積容量電極３ｂ’の幅Ｗ２よりも広い。即ち、
Ｗ１＞Ｗ２という不等式関係が成立する。このため、図
４（ｂ）に示すように、容量線３ｂの一部である第２蓄
積容量電極３ｂ’上に形成される第２誘電体膜８１の付
き回りは良好である。より具体的には、幅広の第１蓄積
容量電極１ｆの上面においてその縁から後退した位置か
ら側面部がＺ方向に立ち上がるように第２蓄積容量電極
３ｂ’が形成される。このため、第２蓄積容量電極３
ｂ’上に形成される第２誘電体膜８１が付き回される段
差Ｄは、第２蓄積容量電極３ｂ’の膜厚とほぼ等しい。
よって、この段差Ｄ分だけ第２蓄積容量電極３ｂ’の側
面部に対し第２誘電体膜８１を付き回すことは、比較的
容易に行える。

【００５６】仮に図５に示す比較例のように、Ｗ１＝Ｗ
２又はＷ１＜Ｗ２という関係が成立したとすれば、第２
蓄積容量電極３ｂ’上に形成される第２誘電体膜８１が
付き回される段差Ｄ’は、第２蓄積容量電極３ｂ’の膜
厚に絶縁薄膜２の一部である第１誘電体膜及び第１蓄積
容量電極１ｆの膜厚を合計した膜厚とほぼ等しくなって
しまう。すると、この段差Ｄ’分だけ第２蓄積容量電極
３ｂ’の側面部に対し第２誘電体膜８１を付き回すこと
は非常に困難となり、特に第１蓄積容量電極１ｆに隣接
する個所において、第２蓄積容量電極３ｂ’とバリア層
８０ａの一部である第３蓄積容量電極８０ａ’との間で
ショート或いはリークする欠陥個所２００が発生してし
まう可能性が顕著に高くなるのである。

【００５７】これに対し、本実施形態では図４（ａ）及
び図４（ｂ）のようにＷ１＞Ｗ２という不等式関係が成
立するので、第２蓄積容量電極３ｂ’の側面部で付き回
りの悪い第２誘電体膜８１の欠陥個所を介して第２蓄積
容量電極３ｂ’と第３蓄積容量電極８０ａ’との間でシ
ョート或いはリークする可能性を低減できるのである。

【００５８】本実施形態では更に、図４（ｂ）に示す断
面において第３蓄積容量電極８０ａ’は第２蓄積容量電
極３ｂ’よりも幅狭に形成されている。即ち、Ｗ１＞Ｗ
２＞Ｗ３という不等式関係が成立する。このため、仮に
第２蓄積容量電極３ｂ’上に形成される第２誘電体膜８
１の付き回りが第２蓄積容量電極３ｂ’の側面部におい
て悪く、図５（ｂ）に示した欠陥個所２００に示すよう
なショート個所が発生しても、図４（ｂ）に示すよう
に、この第２誘電体膜８１の側面部上には、第３蓄積容
量電極８０ａ’は形成されていない。このため、第３蓄
積容量電極８０ａ’と第２蓄積容量電極３ｂ’とが、こ
のような欠陥個所を介してショート或いはリークする可
能性は殆ど無いので一層有利である。因みに、このよう
な欠陥個所は、図３に示したように、バリア層８０ａ上
に形成される第１層間絶縁膜４により覆われるので、結
局、このような欠陥個所を介して第２蓄積容量電極３
ｂ’等と、データ線６ａや画素電極９ａとの間でショー
トやリークする可能性も低くて済む。

【００５９】以上説明した本実施形態では特に、図４
（ｂ）に示す断面において、第２蓄積容量電極３ｂ’の
縁は、ほとんどテーパが無い状態に形成されている場合
に有利である。このため、仮に図５（ｂ）に示した比較
例の如き構成をとすれば、第２蓄積容量電極３ｂ’上に
形成される第２誘電体膜８１の付き回りは非常に悪く、
欠陥個所２００が非常に発生しやすい。しかるに、本実
施形態では、上述のようにＷ１＞Ｗ２＞Ｗ３という不等
式関係が成立するため、第２蓄積容量電極３ｂ’の縁が
ほとんどテーパが無い状態であっても尚、第２誘電体膜
８１の付き回りは遥かに良くなっている。したがって、
後述する当該電気光学装置の製造プロセスにおいて、こ
のような欠陥個所２００に基づく装置不良の発生率を低
減しつつ且つＴＦＴ３０のゲート電極を含む走査線３ａ
の微細化に相応しくパターン精度を高めるのに最適な指
向性の高いドライエッチングを用いて、走査線３ａと共
に第２蓄積容量電極３ｂ’を形成できるので有利であ
る。

【００６０】更に、図４（ａ）に示すように、半導体層
１ａとバリア層８０ａとは、容量線３ｂがコの字状に欠
けており、蓄積容量７０が構築されていない平面領域に
開孔されたコンタクトホール８ａを介して接続されてお
り、容量線３ｂの伸延方向であるＸ方向に交わるＹ方向
で切ったコンタクトホール８ａを含む不図示の断面にお
いて、第１蓄積容量電極１ｆは第２蓄積容量電極（即ち
容量線３ｂのコの字に欠けた部分）よりも幅広に形成さ
れており、且つバリア層８０ａは容量線３ｂよりも幅広
に形成されている。従って、この断面において、コンタ
クトホール８ａを介して半導体層１ａの一部である高濃
度ドレイン領域とバリア層８０ａとを、容量線３ｂに電
気的に接触しないように接続することが容易となる。し
かも、この断面においても、容量線３ｂの側面部での第
２誘電体膜８１の付き回りが良いので、このようなコン
タクトホール８ａ付近の断面においても、付き回りの悪
い第２誘電体膜８１の欠陥個所を介して容量線３ｂの一
部である第２蓄積容量電極３ｂ’とバリア層８０ａの一
部である第３蓄積容量電極８０ａ’との間でショート或
いはリークする可能性を低減できる。

【００６１】尚、バリア層８０ａと画素電極９ａとを接
続するコンタクトホール８ｂについては、データ線６ａ
が形成されていない非画素開口領域内であれば、任意の
位置に開孔可能である。

【００６２】以上説明した第１実施形態では、画素スイ
ッチング用ＴＦＴ３０は、好ましくは図３に示したよう
にＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃
度ドレイン領域１ｃに不純物イオンの打ち込みを行わな
いオフセット構造を持ってよいし、走査線３ａの一部か
らなるゲート電極をマスクとして高濃度で不純物イオン
を打ち込み、自己整合的に高濃度ソース及びドレイン領
域を形成するセルフアライン型のＴＦＴであってもよ
い。また本実施形態では、画素スイッチング用ＴＦＴ３
０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレ
イン領域１ｅ間に１個のみ配置したシングルゲート構造
としたが、これらの間に２個以上のゲート電極を配置し
てもよい。このようにデュアルゲート或いはトリプルゲ
ート以上でＴＦＴを構成すれば、チャネルとソース及び
ドレイン領域との接合部のリーク電流を防止でき、オフ
時の電流を低減することができる。

【００６３】尚、本実施形態の各コンタクトホール（８
ａ、８ｂ及び５）の平面形状は、円形や四角形或いはそ
の他の多角形状等でもよいが、円形は特にコンタクトホ
ールの周囲の層間絶縁膜等におけるクラック防止に役立
つ。そして、良好な電気接続を得るために、ドライエッ
チング後にウエットエッチングを行って、これらのコン
タクトホールに夫々若干のテーパをつけることが好まし
い。

【００６４】（第１実施形態の製造プロセス）次に、以
上のような構成を持つ第１実施形態における電気光学装
置を構成するＴＦＴアレイ基板側の製造プロセスについ
て、図６を参照して説明する。尚、図６は各工程におけ
るＴＦＴアレイ基板側の各層を、図４（ｂ）と同様に図
４（ａ）のＢ−Ｂ’断面に対応させて示す工程図であ
る。

【００６５】先ず図６の工程（ａ）に示すように、薄膜
形成技術を用いて、ＴＦＴアレイ基板１０上に、ＴＦＴ
３０（図３参照）と共に第１蓄積容量７０ａを形成す
る。

【００６６】より具体的には、先ず石英基板、ハードガ
ラス基板、シリコン基板等のＴＦＴアレイ基板１０を用
意し、この上に、例えば、常圧又は減圧ＣＶＤ法等によ
りＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなり、膜厚が約５００〜２０００ｎｍの下地絶縁
膜１２を形成する。次に、下地絶縁膜１２の上に、減圧
ＣＶＤ等によりアモルファスシリコン膜を形成しアニー
ル処理を施することにより、ポリシリコン膜を固相成長
させる。或いは、アモルファスシリコン膜を経ないで、
減圧ＣＶＤ法等によりポリシリコン膜を直接形成する。
次に、このポリシリコン膜に対し、フォトリソグラフィ
工程、エッチング工程等を施すことにより、図２に示し
た如き第1蓄積容量電極１ｆを含む所定パターンを有す
る半導体層１ａを形成する。次に、熱酸化すること等に
より、ＴＦＴ３０のゲート絶縁膜と共に蓄積容量形成用
の第１誘電体膜を含む絶縁薄膜２を形成する。この結
果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚
さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄
膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは
約３０〜１００ｎｍの厚さとなる。次に、減圧ＣＶＤ法
等によりポリシリコン膜を約１００〜５００ｎｍの厚さ
に堆積し、更にＰ（リン）を熱拡散して、このポリシリ
コン膜を導電化した後、フォトリソグラフィ工程、エッ
チング工程等により、図２に示した如き所定パターンの
走査線３ａ及び第２蓄積容量電極３ｂ’を含む容量線３
ｂを形成する。尚、走査線３ａ及び容量線３ｂは、高融
点金属や金属シリサイド等の金属合金膜で形成しても良
いし、ポリシリコン膜等と組み合わせた多層配線として
も良い。次に、低濃度及び高濃度の２段階で不純物イオ
ンをドープすることにより、低濃度ソース領域１ｂ及び
低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高
濃度ドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッ
チング用ＴＦＴ３０を形成する。

【００６７】尚、図６の工程（ａ）と並行して、ＴＦＴ
から構成されるデータ線駆動回路、走査線駆動回路等の
周辺回路をＴＦＴアレイ基板１０上の周辺部に形成して
もよい。

【００６８】次に図６の工程（ｂ）に示すように、第２
誘電体膜８１を、減圧ＣＶＤ法、プラズマＣＶＤ法等に
より高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜
から約２００ｎｍ以下の比較的薄い厚さに堆積し、第２
誘電体膜８１を形成する。第２誘電体膜８１の膜厚は、
第２蓄積容量７０ｂに十分な蓄積容量を付与可能なよう
に、装置不良が発生しないように配慮しつつなるべく薄
い厚みに設定される。その後、この第２誘電体膜８１に
は、図２及び図３に示した如きコンタクトホール８ａを
反応性イオンエッチング、反応性イオンビームエッチン
グ等のドライエッチング或いはウエットエッチングによ
り開孔する。

【００６９】次に図６の工程（ｃ）に示すように、更
に、この上に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等
の金属や金属シリサイド等の金属合金膜をスパッタリン
グにより堆積して、５０〜５００ｎｍ程度の膜厚の導電
膜を形成し、これにフォトリソグラフィ工程及びエッチ
ング工程等を施すことにより、バリア層８０ａを形成す
る。この結果、第２蓄積容量電極３ｂ’とバリア層８０
ａの一部である第３蓄積容量電極８０ａ’とが第２誘電
体膜８１を介して対向配置されることにより、第２蓄積
容量７０ｂが構築される。

【００７０】次に図６の工程（ｄ）に示すように、バリ
ア層８０ａ及び第２誘電体膜８１を覆うように、例え
ば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、
ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガ
ラス膜、窒化シリコン膜や酸化シリコン膜等からなり膜
厚が約５００〜１５００ｎｍである第１層間絶縁膜４を
形成する。続いて、第１層間絶縁膜４に対して、７００
℃以上の温度で熱焼成を施す。尚、この熱焼成と並行し
て或いは相前後して、半導体層１ａを活性化するために
約１０００℃のアニール処理を行ってもよい。続いて、
データ線６ａと半導体層１ａの高濃度ソース領域１ｄを
電気接続するためのコンタクトホール５を開孔する。こ
の際、走査線３ａや容量線３ｂを基板周辺領域において
図示しない配線と接続するためのコンタクトホールも、
同一の工程により開孔することができる。次に、第１層
間絶縁膜４の上に、スパッタリング等により、Ａｌ等の
低抵抗金属膜や金属シリサイド膜を約１００〜５００ｎ
ｍの厚さに堆積した後、フォトリソグラフィ工程及びエ
ッチング工程等により、所定パターンのデータ線６ａを
形成する。更に、データ線６ａ上に第２層間絶縁膜７が
形成され、画素電極９ａと高濃度ドレイン領域１ｅとを
電気接続するためのコンタクトホール８を、反応性イオ
ンエッチング、反応性イオンビームエッチング等のドラ
イエッチング或いはウエットエッチングにより形成す
る。続いて、第２層間絶縁膜７の上に、スパッタリング
処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜
２００ｎｍの厚さに堆積し、更にフォトリソグラフィ工
程及びエッチング工程等により、画素電極９ａを形成す
る。尚、当該電気光学装置を反射型として用いる場合に
は、Ａｌ等の反射率の高い不透明な材料から画素電極９
ａを形成してもよい。

【００７１】以上のように本実施形態の製造方法によれ
ば、図６に示した断面において、第１蓄積容量電極１ｆ
を、第２蓄積容量電極３ｂ’よりも幅広に形成するの
で、図５の比較例の如き第１蓄積容量電極１ｆが第２蓄
積容量電極３ｂ’と同一幅に形成される場合と比較し
て、図６の工程（ｂ）で形成される第２誘電体膜８１の
付き回りは遥かに良くなる。また特に、図６の工程
（ａ）において、指向性の高いドライエッチングにより
走査線３ａと共に容量線３ｂをパターンニングすること
で、走査線３ａを高いパターン精度で形成でき、これに
より走査線３ａに含まれるゲート電極を高いパターン精
度で形成できる。このようにドライエッチングを用いて
容量線３ｂの形成を行うと、図６の工程（ａ）に示すよ
うに第２蓄積容量電極３ｂ’の縁は、ほとんどテーパが
ない状態で形成されるが、第１蓄積容量電極１ｆを第２
蓄積容量電極３ｂ’よりも幅広に形成するので、やはり
第２誘電体膜８１の付き回りを良くできる。

【００７２】尚、図４から図６では、第２導電膜８１の
付き回りを強調するために、第２蓄積容量電極３ｂ’の
縁を逆テーパ状に描いてあるが、このように第２蓄積容
量電極３ｂ’が逆テーパ状にパターニングされたときに
も、本実施形態が効果があることは言うまでもない。

【００７３】（第２実施形態）本発明の第２実施形態に
おける電気光学装置の構成について、図７を参照して説
明する。図７は、本実施形態において蓄積容量が構築さ
れた個所における積層構造を示す拡大平面図（図７
（ａ））及びそのＢ−Ｂ’断面図（図７（ｂ））であ
る。尚、図７（ｂ）においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。また、図７に示した第２実
施形態において、図１から図６に示した第1実施形態と
同様の構成要素については、同様の参照符号を付し、そ
の説明は省略する。

【００７４】図７において、第２実施形態では、第1実
施形態の場合と同様に、第１蓄積容量電極１ｆの幅Ｗ１
よりも容量線３ｂの一部である第２蓄積容量電極３ｂ’
の幅Ｗ２は狭いが、第１実施形態の場合と異なり、第３
蓄積容量電極８０ａ’の幅Ｗ３は、第２蓄積容量電極３
ｂ’の幅Ｗ２よりも広い。即ち、Ｗ１＞Ｗ２＜Ｗ３とい
う不等式関係が成立する。このため、第２蓄積容量電極
３ｂ’の側面部において第２誘電体膜８１上に第３蓄積
容量電極８０ａ’が形成されるものの、第２蓄積容量電
極３ｂ’上に形成される第２誘電体膜８１の付き回りが
特にその側面部においても良好である。この結果、第２
蓄積容量電極３ｂ’と、この上に第２誘電体膜８１を介
して形成される第３蓄積容量電極８０ａ’との間でショ
ート或いはリークする可能性を低減できる。

【００７５】尚、第２実施形態の電気光学装置を製造す
る場合には、上述の第１実施形態の電気光学装置を製造
する方法における図６の工程（ｃ）において、バリア層
８０ａを形成する平面レイアウトに変更を加えればよ
い。

【００７６】（第３実施形態）本発明の第３実施形態に
おける電気光学装置の構成について、図８を参照して説
明する。図８は、本実施形態において蓄積容量が構築さ
れた個所における積層構造を示す拡大平面図（図８
（ａ））及びそのＢ−Ｂ’断面図（図８（ｂ））であ
る。尚、図８（ｂ）においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。また、図８に示した第３実
施形態において、図１から図６に示した第1実施形態と
同様の構成要素については、同様の参照符号を付し、そ
の説明は省略する。

【００７７】図８において、第３実施形態では、第1実
施形態の場合と異なり、第１蓄積容量電極１ｆの幅Ｗ１
よりも容量線３ｂの一部である第２蓄積容量電極３ｂ’
の幅Ｗ２は広い。また、第１実施形態の場合と同様に、
第３蓄積容量電極８０ａ’の幅Ｗ３は、第２蓄積容量電
極３ｂ’の幅Ｗ２よりも狭い。即ち、Ｗ１＜Ｗ２＞Ｗ３
という不等式関係が成立するため、仮に図５に示した比
較例と同様に第２蓄積容量電極３ｂ’の側面部において
付き回りの悪い第２誘電体膜８１の欠陥個所２００があ
っても、この第２誘電体膜８１の側面部上には、第３蓄
積容量電極８０ａ’は形成されない。しかも、この場合
の欠陥個所２００は、第１層間絶縁膜４により覆われる
ので、第３蓄積容量電極８０ａ’と第２蓄積容量電極３
ｂ’とが、この欠陥個所２００を介してショート或いは
リークする可能性は殆ど無い。

【００７８】尚、第３実施形態の電気光学装置を製造す
る場合には、上述の第１実施形態の電気光学装置を製造
する方法における図６の工程（ａ）において、容量線３
ｂを形成する平面レイアウトに変更を加えればよい。

【００７９】（電気光学装置の全体構成）以上のように
構成された各実施形態における電気光学装置の全体構成
を図９及び図１０を参照して説明する。尚、図９は、Ｔ
ＦＴアレイ基板１０をその上に形成された各構成要素と
共に対向基板２０の側から見た平面図であり、図１０
は、図９のＨ−Ｈ’断面図である。

【００８０】図９において、ＴＦＴアレイ基板１０の上
には、シール材５２がその縁に沿って設けられており、
その内側に並行して、例えば遮光膜２３と同じ或いは異
なる材料から成る画像表示領域の周辺を規定する額縁と
しての遮光膜５３が設けられている。シール材５２の外
側の領域には、データ線６ａに画像信号を所定タイミン
グで供給することによりデータ線６ａを駆動するデータ
線駆動回路１０１及び外部回路接続端子１０２がＴＦＴ
アレイ基板１０の一辺に沿って設けられており、走査線
３ａに走査信号を所定タイミングで供給することにより
走査線３ａを駆動する走査線駆動回路１０４が、この一
辺に隣接する２辺に沿って設けられている。走査線３ａ
に供給される走査信号遅延が問題にならないのならば、
走査線駆動回路１０４は片側だけでも良いことは言うま
でもない。また、データ線駆動回路１０１を画像表示領
域の辺に沿って両側に配列してもよい。例えば奇数列の
データ線は画像表示領域の一方の辺に沿って配設された
データ線駆動回路から画像信号を供給し、偶数列のデー
タ線は前記画像表示領域の反対側の辺に沿って配設され
たデータ線駆動回路から画像信号を供給するようにして
もよい。この様にデータ線６ａを櫛歯状に駆動するよう
にすれば、データ線駆動回路１０１の占有面積を拡張す
ることができるため、複雑な回路を構成することが可能
となる。更にＴＦＴアレイ基板１０の残る一辺には、画
像表示領域の両側に設けられた走査線駆動回路１０４間
をつなぐための複数の配線１０５が設けられている。ま
た、対向基板２０のコーナー部の少なくとも１箇所にお
いては、ＴＦＴアレイ基板１０と対向基板２０との間で
電気的に導通をとるための導通材１０６が設けられてい
る。そして、図１０に示すように、図９に示したシール
材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール
材５２によりＴＦＴアレイ基板１０に固着されている。
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆
動回路１０１、走査線駆動回路１０４等に加えて、複数
のデータ線６ａに画像信号を所定のタイミングで印加す
るサンプリング回路、複数のデータ線６ａに所定電圧レ
ベルのプリチャージ信号を画像信号に先行して各々供給
するプリチャージ回路、製造途中や出荷時の当該電気光
学装置の品質、欠陥等を検査するための検査回路等を形
成してもよい。

【００８１】以上図１から図１０を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated bonding)基板上に
実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
２０の投射光が入射する側及びＴＦＴアレイ基板１０の
出射光が出射する側には各々、例えば、ＴＮモード、Ｖ
Ａ（Vertically Aligned）モード、ＰＤＬＣ(Polymer D
ispersed Liquid Crystal)モード等の動作モードや、ノ
ーマリーホワイトモード／ノーマリーブラックモードの
別に応じて、偏光フィルム、位相差フィルム、偏光板な
どが所定の方向で配置される。

【００８２】以上説明した各実施形態における電気光学
装置は、プロジェクタに適用されるため、３枚の電気光
学装置がＲＧＢ用のライトバルブとして各々用いられ、
各ライトバルブには各々ＲＧＢ色分解用のダイクロイッ
クミラーを介して分解された各色の光が投射光として各
々入射されることになる。従って、各実施形態では、対
向基板２０に、カラーフィルタは設けられていない。し
かしながら、遮光膜２３の形成されていない画素電極９
ａに対向する所定領域にＲＧＢのカラーフィルタをその
保護膜と共に、対向基板２０上に形成してもよい。この
ようにすれば、液晶プロジェクタ以外の直視型や反射型
のカラー電気光学装置に各実施形態における電気光学装
置を適用できる。

【００８３】更に、以上の各実施形態において、ＴＦＴ
アレイ基板１０上において画素スイッチング用ＴＦＴ３
０に対向する位置（即ち、ＴＦＴの下側）にも、例えば
高融点金属からなる遮光膜を設けてもよい。このように
ＴＦＴの下側にも遮光膜を設ければ、ＴＦＴアレイ基板
１０の側からの裏面反射や複数の液晶装置をプリズム等
を介して組み合わせて一つの光学系を構成する場合に、
他の液晶装置からプリズム等を突き抜けて来る投射光部
分等が当該液晶装置のＴＦＴに入射するのを未然に防ぐ
ことができる。また対向基板２０上に１画素1個対応す
るようにマイクロレンズを形成してもよい。あるいは、
ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９
ａ下にカラーレジスト等でカラーフィルタ層を形成する
ことも可能である。このようにすれば、入射光の集光効
率を向上することで、明るい電気光学装置が実現でき
る。更にまた、対向基板２０上に、何層もの屈折率の相
違する干渉層を堆積することで、光の干渉を利用して、
ＲＧＢ色を作り出すダイクロイックフィルタを形成して
もよい。このダイクロイックフィルタ付き対向基板によ
れば、より明るいカラー電気光学装置が実現できる。

【００８４】（電子機器の構成）上述の実施例の電気光
学装置を用いて構成される電子機器は、図１１に示す表
示情報出力源１０００、表示情報処理回路１００２、表
示駆動回路１００４、電気光学装置１００、クロック発
生回路１００８及び電源回路１０１０を含んで構成され
る。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどの
メモリ、テレビ信号を同調して出力する同調回路などを
含んで構成され、クロック発生回路１００８からのクロ
ックに基づいて、ビデオ信号などの表示情報を出力す
る。表示情報処理回路１００２は、クロック発生回路１
００８からのクロックに基づいて表示情報を処理して出
力する。この表示情報処理回路１００２は、例えば増幅
・極性反転回路、相展開回路、ローテーション回路、ガ
ンマ補正回路あるいはクランプ回路等を含むことができ
る。表示駆動回路１００４は、走査側駆動回路及びデー
タ側駆動回路を含んで構成され、液晶パネル１００６を
表示駆動する。電源回路１０１０は、上述の各回路に電
力を供給する。

【００８５】このような構成の電子機器として、図１２
に示す投射型表示装置、図１７に示すマルチメディア対
応のパーソナルコンピュータ（ＰＣ）及びエンジニアリ
ング・ワークステーション（ＥＷＳ）などを挙げること
ができる。

【００８６】図１６は、投写型表示装置の要部を示す概
略構成図である。図中、１１０２は光源、１１０８はダ
イクロイックミラー、１１０６は反射ミラー、１１２２
は入射レンズ，１１２３はリレーレンズ、１１２４は出
射レンズ、１００Ｒ，１００Ｇ，１００Ｂは、上述の実
施の形態で説明した電気光学装置である液晶光変調装
置、１１１２はクロスダイクロイックプリズム、１１１
４は投写レンズを示す。光源１１０２はメタルハライド
等のランプとランプの光を反射するリフレクタとからな
る。青色光・緑色光反射のダイクロイックミラー１１０
８は、光源１１０２からの光束のうちの赤色光を透過さ
せるとともに、青色光と緑色光とを反射する。透過した
赤色光は反射ミラー１１０６で反射されて、赤色光用液
晶光変調装置１００Ｒに入射される。一方、ダイクロイ
ックミラー１１０８で反射された色光のうち緑色光は緑
色光反射のダイクロイックミラー１１０８によって反射
され、緑色光用液晶光変調装置１００Ｇに入射される。
一方、青色光は第２のダイクロイックミラー１１０８も
透過する。青色光に対しては、長い光路による光損失を
防ぐため、入射レンズ１１２２、リレーレンズ１１２
３、出射レンズ１１２４を含むリレーレンズ系からなる
導光手段１１２１が設けられ、これを介して青色光が青
色光用液晶光変調装置１００Ｂに入射される。各光変調
装置により変調された３つの色光はクロスダイクロイッ
クプリズム１１１２に入射する。このプリズムは４つの
直角プリズムが貼り合わされ、その内面に赤光を反射す
る誘電体多層膜と青光を反射する誘電体多層膜とが十字
状に形成されている。これらの誘電体多層膜によって３
つの色光が合成されて、カラー画像を表す光が形成され
る。合成された光は、投写光学系である投写レンズ１１
１４によってスクリーン１１２０上に投写され、画像が
拡大されて表示される。

【００８７】図１３に示すパーソナルコンピュータ１２
００は、キーボード１２０２を備えた本体部１２０４
と、上述の実施の形態で説明をした電気光学装置を用い
た液晶表示画面１２０６とを有する。

【００８８】本発明は、上述した各実施形態に限られる
ものではなく、請求の範囲及び明細書全体から読み取れ
る発明の要旨或いは思想に反しない範囲で適宜変更可能
であり、そのような変更を伴なう電気光学装置の製造方
法或いは電気光学装置もまた本発明の技術的範囲に含ま
れるものである。

【図面の簡単な説明】

【図１】第１実施形態の電気光学装置における画像表示
領域を構成するマトリクス状の複数の画素に設けられた
各種素子、配線等の等価回路である。

【図２】第１実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図３】図２のＡ−Ａ’断面図である。

【図４】第１実施形態において蓄積容量が構築された個
所における積層構造を示す拡大平面図（図４（ａ））及
びそのＢ−Ｂ’断面図（図４（ｂ））である。

【図５】比較例における蓄積容量が構築された個所にお
ける積層構造を示す拡大平面図（図５（ａ））及びその
Ｂ−Ｂ’断面図（図５（ｂ））である。

【図６】第１実施形態の電気光学装置の製造プロセスを
順を追って示す工程図である。

【図７】第２実施形態において蓄積容量が構築された個
所における積層構造を示す拡大平面図（図７（ａ））及
びそのＢ−Ｂ’断面図（図７（ｂ））である。

【図８】第３実施形態において蓄積容量が構築された個
所における積層構造を示す拡大平面図（図８（ａ））及
びそのＢ−Ｂ’断面図（図８（ｂ））である。

【図９】各実施形態の電気光学装置におけるＴＦＴアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。

【図１０】図９のＨ−Ｈ’断面図である。

【図１１】本実施形態を電子機器に応用した例。

【図１２】電子機器の一例である投射型表示装置。

【図１３】電子機器の一例であるパーソナルコンピュー
タ。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域 １ｃ…低濃度ドレイン領域 １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…絶縁薄膜 ３ａ…走査線 ３ｂ…容量線 ４…第１層間絶縁膜 ５…コンタクトホール ６ａ…データ線 ７…第２層間絶縁膜 ８ａ…コンタクトホール ８ｂ…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １２…下地絶縁膜 １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…遮光膜 ３０…ＴＦＴ ５０…液晶層 ７０…蓄積容量 ７０ａ…第１蓄積容量 ７０ｂ…第２蓄積容量 ８０ａ…バリア層 ８１…第２誘電体膜

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｆターム(参考） 2H092 JA24 JA46 JB04 JB13 JB22 JB31 JB62 JB64 JB65 JB66 JB67 JB69 KA21 KB11 MA01 MA18 NA11 NA29 PA07 RA05 5C094 AA42 AA43 BA03 BA43 CA19 DA13 EA03 EA04 EA07 EA10 FA02 FB19 GB01 HA08 HA10 5F110 AA26 BB01 BB02 DD01 DD02 DD03 DD05 DD12 DD13 DD14 EE09 FF23 GG02 GG13 GG47 HK03 HK05 HK33 HM15 NN22 NN23 NN24 NN35 NN41 NN72 PP10 QQ04 QQ05 5G435 AA16 AA17 BB12 CC09 KK05 LL08 LL15

Claims (14)

【特許請求の範囲】
1. 【請求項１】 基板上に、 複数の走査線及び複数のデータ線と、 前記走査線及び前記データ線に接続された薄膜トランジ
   スタと、 前記薄膜トランジスタを構成する半導体層上に第１誘電
   体膜を介して形成された容量線と、 該容量線上に第２誘電体膜を介して形成されると共に前
   記半導体層のドレイン領域と電気的に接続された導電層
   と、 前記ドレイン領域に前記導電層を中継して電気的に接続
   された画素電極とを備えており、 前記ドレイン領域から延設された前記半導体層の一部か
   らなる第１蓄積容量電極と前記容量線の一部からなる第
   ２蓄積容量電極とが前記第１誘電体膜を介して対向配置
   されて一の蓄積容量が構築され且つ前記第２蓄積容量電
   極と前記導電層の一部からなる第３蓄積容量電極とが前
   記第２誘電体膜を介して対向配置されて他の蓄積容量が
   構築されており、 前記容量線の伸延方向に交わる方向で切った前記一及び
   他の蓄積容量を含む断面において前記第１蓄積容量電極
   は前記第２蓄積容量電極よりも幅広に形成されているこ
   とを特徴とする電気光学装置。
2. 【請求項２】 前記断面において前記第３蓄積容量電極
   は前記第２蓄積容量電極よりも幅狭に形成されているこ
   とを特徴とする請求項１に記載の電気光学装置。
3. 【請求項３】 前記断面において前記第３蓄積容量電極
   は前記第２蓄積容量電極よりも幅広に形成されているこ
   とを特徴とする請求項１に記載の電気光学装置。
4. 【請求項４】 基板上に、 複数の走査線及び複数のデータ線と、 前記走査線及び前記データ線に接続された薄膜トランジ
   スタと、 前記薄膜トランジスタを構成する半導体層上に第１誘電
   体膜を介して形成された容量線と、 該容量線上に第２誘電体膜を介して形成されると共に前
   記半導体層のドレイン領域と接続された導電層と、 前記ドレイン領域に前記導電層を中継して接続された画
   素電極とを備えており、 前記ドレイン領域から延設された前記半導体層の一部か
   らなる第１蓄積容量電極と前記容量線の一部からなる第
   ２蓄積容量電極とが前記第１誘電体膜を介して対向配置
   されて一の蓄積容量が構築され且つ前記第２蓄積容量電
   極と前記導電層の一部からなる第３蓄積容量電極とが前
   記第２誘電体膜を介して対向配置されて他の蓄積容量が
   構築されており、 前記容量線の伸延方向に交わる方向で切った前記一及び
   他の蓄積容量を含む断面において前記第２蓄積容量電極
   は前記第３蓄積容量電極よりも幅広に形成されており、
   前記導電層上及び該導電層が形成されていない領域にお
   ける前記第２誘電体膜上には層間絶縁膜が形成されてい
   ることを特徴とする電気光学装置。
5. 【請求項５】 前記断面において前記第２蓄積容量電極
   の縁は、ほぼテーパが無い状態に形成されていることを
   特徴とする請求項１から４のいずれか一項に記載の電気
   光学装置。
6. 【請求項６】 前記ドレイン領域と前記導電層とは、前
   記一及び他の蓄積容量が形成されていない平面領域に開
   孔された第１コンタクトホールを介して電気的に接続さ
   れており、前記容量線の伸延方向に交わる方向で切った
   前記第１コンタクトホールを含む断面において前記第１
   蓄積容量電極は前記第２蓄積容量電極よりも幅広に形成
   されており且つ前記第３蓄積容量電極は前記第２蓄積容
   量電極よりも幅広に形成されていることを特徴とする請
   求項１から５のいずれか一項に記載の電気光学装置。
7. 【請求項７】 前記導電層と前記画素電極とは、前記一
   及び他の蓄積容量が構築された平面領域に開孔された第
   ２コンタクトホールを介して電気的に接続されたことを
   特徴とする請求項１から６のいずれか一項に記載の電気
   光学装置。
8. 【請求項８】 前記第１誘電体膜と同一膜から前記薄膜
   トランジスタのゲート絶縁膜が形成されており、前記容
   量線と同一膜から前記走査線が形成されていることを特
   徴とする請求項１から７のいずれか一項に記載の電気光
   学装置。
9. 【請求項９】 前記導電層は高融点金属を含むことを特
   徴とする請求項１から８のいずれか一項に記載の電気光
   学装置。
10. 【請求項１０】 前記導電層は、前記基板上において前
    記データ線よりも下層に設けられていることを特徴とす
    る請求項１から９のいずれか一項に記載の電気光学装
    置。
11. 【請求項１１】 基板上に薄膜トランジスタのソース領
    域、チャネル領域及びドレイン領域並びに一の蓄積容量
    の第１蓄積容量電極となる半導体層を形成する工程と、 前記半導体層上に前記薄膜トランジスタのゲート絶縁膜
    及び前記一の蓄積容量の第１誘電体膜を同一絶縁薄膜か
    ら形成する工程と、 前記第ゲート絶縁膜及び前記１誘電体膜上に夫々複数の
    走査線及び複数の容量線を形成する工程と、 前記走査線及び容量線上に第２誘電体膜を形成する工程
    と、 前記第１及び第２誘電体膜に前記ドレイン領域に通じる
    第１コンタクトホールを開孔する工程と、 前記第２誘電体膜上に、前記第１コンタクトホールを介
    して前記ドレイン領域に電気的に接続されるように導電
    層を形成する工程と、 前記導電層上に一の層間絶縁膜を形成する工程と、 前記一の層間絶縁膜上に複数のデータ線を形成する工程
    と、 前記データ線上に他の層間絶縁膜を形成する工程と、 前記一及び他の層間絶縁膜に前記導電層に通じる第２コ
    ンタクトホールを開孔する工程と、 前記第２コンタクトホールを介して前記導電層に電気的
    に接続されるように前記他の層間絶縁膜上に画素電極を
    形成する工程とを有しており、 前記第１蓄積容量電極と前記容量線の一部からなる第２
    蓄積容量電極とを前記第１誘電体膜を介して対向配置さ
    せることにより前記一の蓄積容量を構築し且つ前記第２
    蓄積容量電極と前記導電層の一部からなる第３蓄積容量
    電極とを前記第２誘電体膜を介して対向配置させること
    により他の蓄積容量を構築し、 前記容量線の伸延方向に交わる方向で切った前記一及び
    他の蓄積容量を含む断面において前記第１蓄積容量電極
    を前記第２蓄積容量電極よりも幅広に形成することを特
    徴とする電気光学装置の製造方法。
12. 【請求項１２】 前記断面において前記第３蓄積容量電
    極を前記第２蓄積容量電極よりも幅狭に形成することを
    特徴とする請求項１１に記載の電気光学装置の製造方
    法。
13. 【請求項１３】 基板上に薄膜トランジスタのソース領
    域、チャネル領域及びドレイン領域並びに一の蓄積容量
    の第１蓄積容量電極となる半導体層を形成する工程と、 前記半導体層上に前記薄膜トランジスタのゲート絶縁膜
    及び前記一の蓄積容量の第１誘電体膜を同一絶縁薄膜か
    ら形成する工程と、 前記ゲート絶縁膜及び前記第１誘電体膜上に夫々複数の
    走査線及び複数の容量線を形成する工程と、 前記走査線及び容量線上に第２誘電体膜を形成する工程
    と、 前記第１及び第２誘電体膜に前記ドレイン領域に通じる
    第１コンタクトホールを開孔する工程と、 前記第２誘電体膜上に、前記第１コンタクトホールを介
    して前記ドレイン領域に電気的に接続されるように導電
    層を形成する工程と、 前記導電層上及び前記導電層が形成されていない領域に
    おける前記第２誘電体膜上に一の層間絶縁膜を形成する
    工程と、 前記一の層間絶縁膜上に複数のデータ線を形成する工程
    と、 前記データ線上に他の層間絶縁膜を形成する工程と、 前記一及び他の層間絶縁膜に前記導電層に通じる第２コ
    ンタクトホールを開孔する工程と、 前記第２コンタクトホールを介して前記導電層に電気的
    に接続されるように前記他の層間絶縁膜上に画素電極を
    形成する工程とを有しており、 前記第１蓄積容量電極と前記容量線の一部からなる第２
    蓄積容量電極とを前記第１誘電体膜を介して対向配置さ
    せることにより前記一の蓄積容量を構築し且つ前記第２
    蓄積容量電極と前記導電層の一部からなる第３蓄積容量
    電極とを前記第２誘電体膜を介して対向配置させること
    により他の蓄積容量を構築し、 前記容量線の伸延方向に交わる方向で切った前記一及び
    他の蓄積容量を含む断面において前記第２蓄積容量電極
    を前記第３蓄積容量電極よりも幅広に形成することを特
    徴とする電気光学装置の製造方法。
14. 【請求項１４】 前記走査線及び容量線を形成する工程
    では、ドライエッチングにより前記走査線及び容量線を
    パターンニングする工程を含むことを特徴とする請求項
    １１から１３のいずれか一項に記載の電気光学装置の製
    造方法。