JP2004125887A - 電気光学装置及びその製造方法並びに電子機器 - Google Patents
電気光学装置及びその製造方法並びに電子機器 Download PDFInfo
- Publication number
- JP2004125887A JP2004125887A JP2002286145A JP2002286145A JP2004125887A JP 2004125887 A JP2004125887 A JP 2004125887A JP 2002286145 A JP2002286145 A JP 2002286145A JP 2002286145 A JP2002286145 A JP 2002286145A JP 2004125887 A JP2004125887 A JP 2004125887A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- capacitor
- electro
- optical device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 73
- 238000000034 method Methods 0.000 title claims description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 227
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000010408 film Substances 0.000 claims description 210
- 238000003860 storage Methods 0.000 claims description 45
- 238000007689 inspection Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 176
- 239000011229 interlayer Substances 0.000 description 33
- 239000004973 liquid crystal related substance Substances 0.000 description 28
- 230000008569 process Effects 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 12
- 238000005070 sampling Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 239000005368 silicate glass Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004988 Nematic liquid crystal Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- -1 or Mo Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Abstract
【課題】画素電極の電位に変動がもたらされ、その結果発生するデータ線に沿った表示ムラ等のない高品質な画像を表示する。
【解決手段】電気光学装置は、ＴＦＴアレイ基板（１０）上に、一定方向に延在するデータ線（６ａ）と、該データ線に交差するように延在する走査線（３ａ）と、前記走査線及び前記データ線の交差領域に対応するように配置された画素電極（９ａ）及びＴＦＴ（３０）と、前記データ線に接続又は該データ線から延設された導電層をその一方の電極として含むコンデンサ（５０１）とを備えている。
【選択図】 図４
【解決手段】電気光学装置は、ＴＦＴアレイ基板（１０）上に、一定方向に延在するデータ線（６ａ）と、該データ線に交差するように延在する走査線（３ａ）と、前記走査線及び前記データ線の交差領域に対応するように配置された画素電極（９ａ）及びＴＦＴ（３０）と、前記データ線に接続又は該データ線から延設された導電層をその一方の電極として含むコンデンサ（５０１）とを備えている。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶装置等の電気光学装置及びその製造方法並びに電子機器の技術分野に属する。また、本発明は電子ペーパ等の電気泳動装置の技術分野にも属する。
【０００２】
【背景技術】
従来、液晶装置等の電気光学装置としては、例えば、マトリクス状に配列された画素電極及び該電極の各々に接続された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下適宜、「ＴＦＴ」という。）、該ＴＦＴの各々に接続され、行及び列方向それぞれに平行に設けられた走査線及びデータ線等を備えるとともに、前記走査線に対しては走査線駆動回路による駆動が、前記データ線に対してはデータ線駆動回路による駆動が、それぞれ行われることによって、いわゆるアクティブマトリクス駆動が可能なものが知られている。
【０００３】
ここで、アクティブマトリクス駆動とは、前記走査線に走査信号を供給することで前記ＴＦＴの動作を制御するとともに、前記データ線には、画像信号を供給することで、前記走査信号によってＯＮとされたＴＦＴに対応する画素電極に対し、当該画像信号に対応した電界の印加を行う駆動方法である。この画像信号の供給方法には、種々のものが提案されており、例えば、データ線の１本１本に逐次画像信号を供給する方法や、画像信号をシリアル−パラレル変換して隣接するデータ線の何本かに対して、グループ毎同時に画像信号を供給する方法もある。例えば、特許文献１参照。
【０００４】
【特許文献１】
開平１１−２２３８３２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来におけるデータ線を通じた画像信号の供給については、次のような問題点があった。すなわち、上で例示した画像信号の供給方法のうち、グループ毎に同時に画像信号の供給を行う方法を例として説明すると、この場合、画像信号の供給を現に受けているグループ（以下、「供給グループ」という。）と、それに隣接するグループ（以下、「非供給グループ」という。）との間において、当該位置に延在するデータ線にほぼ沿った形で、画像上に表示ムラが現れるという不具合があったのである。
【０００６】
これは、前記供給グループと前記非供給グループとのちょうど端境に存在する画素電極において、画像信号に正確に対応した電界が結果的に印加されないことによる。より詳しくは、この場合、データ線周りの容量（例えば、該データ線の配線容量、或いは該データ線と他の配線及び対向電極との重なり合いにより生じる容量）が相当程度に小さいと、サンプリング回路を構成する薄膜トランジスタのゲート・ドレイン間の寄生容量の影響により、データ線に書き込まれる画像信号電位のプッシュダウン量がより大きくなってしまうことにより、データ線における電位変動が大きくなってしまう。すると、該データ線に対応するよう配列されている画素電極の電位変動がもたらされ、その結果、該データ線に沿うような表示ムラが画像上に現れることとなってしまうのである。
【０００７】
そして、このような問題点は、電気光学装置の前述の小型化・高精細化という一般的な要請を前提に置くと、その解決が更に困難となる。というのも、このような小型化・高精細化を実現するためには、電気光学装置を構成する各種構成要素、すなわち前述した走査線、データ線、ＴＦＴ及び画素電極等の更なる小型化ないしは狭小化を実現しなければならないが、この場合とりわけ、データ線が狭小化すると、データ線に付加される容量は更に削減されることになるからである。したがって、データ線における電位の変動はより大きくなり、前述したようなデータ線に沿うような表示ムラの発生はより顕著となる。
【０００８】
本発明は、上記問題点に鑑みてなされたものであり、データ線に沿った表示ムラ等のない高品質な画像を表示することが可能な電気光学装置を提供することを課題とする。また、本発明は、このような電気光学装置の小型化・高精細化を実現しつつも、前述のような表示ムラ等の発生のない高品質な画像を依然表示可能な構成を備える電気光学装置を提供することを課題とする。さらに、本発明は、このような電気光学装置の製造方法、ならびに、該電気光学装置を具備してなる電子機器を提供することをも課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は、上記課題を解決するために、基板上に、一定方向に延在するデータ線と、該データ線に交差するように延在する走査線と、前記走査線及び前記データ線の交差領域に対応するように配置された画素電極及び画素スイッチング用素子と、前記データ線に接続又はデータ線から延設された導電層をその一方の電極として含むコンデンサとを備えている。
【００１０】
本発明の電気光学装置によれば、走査線を通じて、画素スイッチング用素子の一例たる薄膜トランジスタ等のスイッチング動作を制御するとともに、データ線を通じて画像信号を供給することで、薄膜トランジスタを介して画素電極に対し、該画像信号に応じて電圧を印加することが可能である。
【００１１】
そして、本発明では特に、データ線に接続又はデータ線から延設された導電層をその一方の電極として含むコンデンサが備えられている。すなわち、一般にコンデンサとは、一対の電極とこれらの間に挟持された絶縁膜とを備えるものが想定されるが、本発明においては、例えば、この一対の電極を構成する一方の電極として、データ線に接続又はデータ線から延設された導電層が該当し、他方の電極として該導電層に対向配置された他の導電層が該当する等という形が想定されることになる。これにより、例えばデータ線の配線容量、或いはデータ線と他の配線及び対向電極との重なり合いにより生じる容量に対し、該コンデンサが加わることにより、該データ線周りの容量の適切な確保をなすことができるから、該データ線が保有すべき電位に変動が生じるということを抑制することが可能となり、したがって、その変動に応じて画素電極の電位変動が生じるという事態を未然に防止することが可能となる。
【００１２】
以上により、本発明によれば、背景技術の項で述べたようなデータ線に沿った表示ムラ等の発生を極力抑制することが可能となり、もってより高品質な画像を表示することが可能となる。
【００１３】
しかも、このような作用効果は、当該電気光学装置の小型化・高精細化とは無関係に享受し得る。すなわち、仮に、電気光学装置の小型等に伴い、データ線が狭小化されるようなことがあっても、本発明においては、それとは別個に「コンデンサ」が備えられるからである。つまり、データ線がいくら狭く小さくなったとしても、それを補うような「コンデンサ」を備え得るなら、データ線周りの容量の適切な確保は可能である。このように、本発明によれば、電気光学装置の小型化・高精細化が実現可能でありつつも、前述のような表示ムラ等のない高品質な画像を依然表示可能となる。
【００１４】
なお、本発明において、「データ線に『接続』された…導電層」とは、例えば、後述するように迂回層を介してデータ線及び導電層が接続されているような場合のほか、種々のものを想定することができる。ここに「接続」とは、具体的には例えば、コンタクトホールを利用した場合等を想定することができる。
【００１５】
また、「データ線から『延設』された導電層」とは、例えば、該データ線と同一層に形成されてはいるが別の部材によって導電層が構成されている場合であるとか、或いは場合により、該データ線それ自体が延設されて導電層が構成されている場合（すなわち、データ線と同一材料からなり、外観上、該データ線と明瞭な区別なき導電層が構成されている場合）等を含む。後者の場合は、データ線そのものの全部又は一部が、「コンデンサ」の電極を構成すると見ることができる。
【００１６】
本発明の電気光学装置の一態様では、前記データ線に交差する方向に延びるコンデンサ電極用配線を更に備えてなり、前記コンデンサを構成する他方の電極は、前記コンデンサ電極用配線に接続された又は前記コンデンサ電極用配線から延設された他の導電層を含む。
【００１７】
この態様によれば、データ線に交差する方向に延びるコンデンサ電極用配線が備えられ、且つ、該コンデンサ電極用配線に接続された又は該コンデンサ電極用配線から延設された他の導電層が前記コンデンサの他方の電極に含まれることから、その製造・構成が比較的簡易で、また信頼性の高いコンデンサを形成することができる。
【００１８】
これは、配線の一種たるコンデンサ電極用配「線」に、必要な電位（例えば、後述するように所定の「固定電位」等）の供給を実現するためには、当該コンデンサ電極用配線の一部と該電位を供給する電源との電気的接続点を少なくとも一箇所のみ設ければよいからである。この点、仮に、各データ線に応じ、個別のコンデンサ電極を設けるとすれば、前記のような電位供給は各個別に行う必要があり、電気的接続点は一般に複数形成する必要があることになる。このような形態では、製造歩留まりを低下せしめる原因となるし（例えば、あるデータ線に関するコンデンサは正常に動作するが、他のデータ線に関するそれは動作しない等）、また、コンデンサ毎にその特性が相違して、全体としての信頼性を貶める原因ともなる。本態様においては、このような不具合を被るおそれがないのである。
【００１９】
本発明の電気光学装置の他の態様では、前記コンデンサ電極用配線は固定電位とされている。
【００２０】
この態様によれば、コンデンサを構成する他方の電極たるコンデンサ電極用配線が固定電位とされていることから、他の導電層もまた固定電位とされることになり、該コンデンサは好適に機能し得る。すなわち、該コンデンサにおいては、データ線に供給される画像信号に応じた電圧と該固定電位との電位差に応じた適当な電荷量を蓄積することが可能となる。
【００２１】
この態様では、前記基板に対向配置された対向基板と、該対向基板上に形成され前記画素電極に対向するように配置された対向電極と、該対向基板及び前記基板のいずれか一方に配置され前記走査線及び前記データ線並びに前記画素電極を駆動するための駆動回路と、前記対向電極に固定電位を供給する第１電源と、前記駆動回路に固定電位を供給する第２電源とを更に備え、前記コンデンサ電極用配線は、前記第１電源又は前記第２電源に接続されることにより、固定電位とされているように構成するとよい。
【００２２】
このような構成によれば、コンデンサの他方の電極たる他の導電層に接続等されたコンデンサ電極用配線を固定電位とするための電源と、対向電極を固定電位とするための電源（すなわち、第１電源）、或いは駆動回路に供給すべき固定電位を供給するための電源（すなわち、第２電源）とが共用される形となるから、装置構成の簡略化を実現することができる。
【００２３】
なお、本態様において、場合により、第１電源と第２電源とが、一つの共通の電源であるというような場合をも含む。
【００２４】
本発明の電気光学装置の他の態様では、前記コンデンサ電極用配線は、低抵抗材料から構成される。
【００２５】
この態様によれば、コンデンサ電極用配線が低抵抗材料から構成されることから、配線遅延等が問題とならない。なお、本態様にいう「低抵抗材料」とは、例えば、アルミニウム等を挙げることができる。
【００２６】
本発明の電気光学装置の他の態様では、前記データ線の一端には、該データ線を駆動するためのデータ線駆動回路が更に備えられてなり、前記データ線の他端の側には、前記コンデンサが設けられている。
【００２７】
この態様によれば、データ線を中心とした場合における各種構成要素の配置関係が好適となる。また、本態様では、データ線の一端にデータ線駆動回路が、その他端に前記コンデンサが配置されることになるから、画像信号の流れは、データ線駆動回路、データ線（及びそれに連なる画素スイッチング用素子、画素電極）及びコンデンサということになり、画像信号の滞りない画素電極への伝達を実現するとともに、コンデンサにおける電荷蓄積は、いわば使用済みの画像信号を利用することで行われることになる。つまり、本態様によれば、データ線に一種の障害物ともなり得るコンデンサを設けるにもかかわらず、それにより生じ得る悪影響をまともに受けるような事態を有効に回避することができる。
【００２８】
なお、本態様において、データ線駆動回路とデータ線との間にサンプリング回路等を設けてよい。
【００２９】
本発明の電気光学装置の他の態様では、前記データ線の一端には、該データ線を駆動するためのデータ線駆動回路が更に備えられてなり、前記データ線の他端の側には、当該電気光学装置の動作を検査するための検査回路が更に備えられている。
【００３０】
この態様によれば、検査回路によって、当該電気光学装置の動作、とりわけ画素スイッチング用素子としての薄膜トランジスタの動作等の検査を行うことができる。そして、本態様では特に、該検査回路が、データ線の他端の側に設けられることにより、基板上における各種要素のレイアウトを好適に実現することができる。
【００３１】
なお、本態様に加え、データ線の他端の側にコンデンサが設けられる上述の態様を併せもつ態様では、特に各種要素のレイアウトが好適に定まるということができる。
【００３２】
本発明の電気光学装置の他の態様では、前記画素電極及び画素スイッチング用素子に接続された蓄積容量を更に備え、前記コンデンサを構成する部材の少なくとも一部は、前記蓄積容量を構成する部材の少なくとも一部と、製造工程段階において同一の機会に形成されている。
【００３３】
この態様によれば、まず、画素電極及び画素スイッチング用素子に接続された蓄積容量が備えられていることにより、画素電極における電位保持特性を向上させることができる。したがって、高コントラスト等の特質を備えた高品質な画像を表示することが可能となる。
【００３４】
そして本態様では特に、前記コンデンサを構成する部材の少なくとも一部は、前記の蓄積容量を構成する部材の少なくとも一部と、製造工程段階において同一の機会に形成されている。これをより具体的な例で説明すると、次のようになる。
【００３５】
まず、蓄積容量は、画素スイッチング用素子及び画素電極と接続される画素電位側容量電極と、これに対向配置され、例えば固定電位とされる容量電極、そしてこれら一対の電極間に挟持される絶縁膜から構成される。他方、本発明に係る「コンデンサ」については、その一方の電極としてデータ線に接続又はこれから延設された導電層、その他方の電極として例えば前述のコンデンサ電極用配線に接続又はこれから延設された他の導電層、更にはこれら一対の電極間に挟持される絶縁膜から構成されることになる。このような場合、「蓄積容量を構成する部材」とは、画素電位側容量電極、容量電極及び絶縁膜となる一方、「コンデンサを構成する部材」とは、データ線、コンデンサ電極用配線及び絶縁膜ということになる。
【００３６】
そして、後者は、前者の「少なくとも一部と、製造工程段階において同一の機会に形成されている」とは、例えば、導電層及び画素電位側容量電極が同一膜として形成されている、或いは、他の導電層及び固定電位側容量電極が同一膜として形成されている、或いは更に、「コンデンサ」の絶縁膜及び「蓄積容量」の絶縁膜が同一膜として形成されている等ということを意味する。なお、同一膜として形成されているとは、コンデンサ及び蓄積容量に共通の前駆膜を形成するとともに、これに対するパターニング処理を行うことにより、例えば導電層と固定電位側容量電極とが、それぞれの場所に応じ、且つ、それぞれ固有のパターン形状を有するものとして形成されるということである。
【００３７】
このように、本態様によれば、両要素（すなわち、コンデンサ及び蓄積容量）を、同一の機会に製造することから、これらそれぞれを別々に製造する場合と比較して、製造工程の簡略化、或いは製造コストの低廉化等を実現することができることになる。また、本態様に係る構造によれば、少面積で効率よくコンデンサを形成することができる。
【００３８】
これに関連して、前述のコンデンサ電極用配線を備える態様では、前記コンデンサ電極用配線及び前記データ線は製造工程段階において同一の機会に形成されているように構成するとよい。
【００３９】
このような構成によれば、コンデンサ電極配線及びデータ線が同一膜として形成されていることになるから、これらそれぞれを別々に製造する場合と比較して、製造工程の簡略化、或いは製造コストの低廉化等を実現することができる。
【００４０】
なお、このような構成と、前述のコンデンサ及び蓄積容量を同一機会に形成する態様とを併せもつ態様によれば、前述の作用効果がより効果的に奏されることとなるのは言うまでもない。
【００４１】
このように、コンデンサ又はその関連の構成と画像表示領域側の構成（例えば、蓄積容量、データ線）とを同一機会に形成する態様では、前記データ線及び前記導電層それぞれに接続された迂回層を更に備えてなり、該迂回層は、前記走査線と製造工程段階において同一の機会に形成されているように構成するとよい。
【００４２】
このような構成によれば、まず、データ線及び導電層間は迂回層を介して接続されることになる。すなわち、データ線及び導電層はそれぞれ別の部材として構成可能であり、これにより、両者それぞれを別々の材料からなるものとすることができる。例えば、データ線はアルミニウムから、導電層はポリシリコンからなるなどということが可能である。ところで、前記の蓄積容量を構成する一対の電極の少なくとも一方を構成するための材料は、該蓄積容量としての性能を十分に発揮させるため等その他固有の目的をもって選定されることが通常である。例えば、該一対の電極の少なくとも一方を、画素スイッチング用の薄膜トランジスタに対する光入射を防止する上側遮光膜としても機能させるため、比較的光吸収性に優れたポリシリコンから構成するなどということが行われる。
【００４３】
以上のような場合では、例えば、データ線それ自体の一部が本発明に係るコンデンサの電極を構成しているなどという場合に比べて、蓄積容量を構成する一対の電極の少なくとも一方と導電層とを同一機会に形成するという態様が、より実現しやすくなっているということができる。すなわち、本構成に係る「迂回層」を設ければ、前述した、コンデンサの構成と、蓄積容量の構成の少なくとも一部とを製造工程段階において同一機会に形成するという態様を、よりよく実現することができる。
【００４４】
他方、本態様においては特に、迂回層及び走査線が製造工程段階において同一機会に形成されている。したがって、本構成によれば、上述にも増して、製造工程の簡略化、或いは製造コストの低廉化等を更に効果的に実現することができる。
【００４５】
なお、本態様においては、該走査線は、前記画素スイッチング用素子としての薄膜トランジスタを構成するゲート電極を含んでよい。
【００４６】
この態様では、前記データ線の一端の側には、該データ線を駆動するためのデータ線駆動回路が備えられており、前記データ線の他端の側には、前記コンデンサ及び当該電気光学装置の動作を検査するための検査回路が更に備えられており、前記検査回路は、前記データ線と前記迂回層を介して接続されているように構成するとよい。
【００４７】
このような構成によれば、データ線、コンデンサ並びにデータ線及び検査回路を接続するための配線等のレイアウトを好適に決めることができる。例えば、迂回層上に層間絶縁膜を挟んでコンデンサを設けるとともに、該コンデンサ上又は該コンデンサと同一層として、データ線及び検査回路それ自体並びにこれらへと続く配線をそれぞれ形成し、迂回層及びデータ線間並びに迂回層及び前記配線間には、両者それぞれを接続するためのコンタクトホールを形成する等という態様が採用可能となる。この場合、コンデンサの設置について特に面積を要しないことになるなど、各種要素のレイアウトがより好適に実現されることになる。
【００４８】
本発明の電気光学装置の他の態様では、前記導電層の前記一方の電極となるべき部位は、前記データ線に比べて幅広に形成されている。
【００４９】
この態様によれば、コンデンサの容量値の増大を図ることができる。したがって、本態様によれば、データ線周りの容量の確保はより良好に実現されることになり、前述にも増して、画素電極における電位変動が生じる可能性を低減し、より高品質な画像を表示することが可能となる。
【００５０】
なお、上述した作用効果をより効果的に享受するためには、本態様に加えて、前記他の導電層の前記他方の電極となるべき部位が、前記データ線に比べて幅広に形成されている場合が当然に想定されることとなる。
【００５１】
本発明の電気光学装置の他の態様では、前記データ線は複数本存在しており、これら複数本のデータ線は、一時に画像信号の供給対象とされる複数の組に区別される。
【００５２】
この態様によれば、例えば、一つの画像信号をシリアル−パラレル変換した結果であるところの、複数個からなる画像信号を、一挙にデータ線に供給することが可能となる。これによると、効率的な画像信号の配信が可能となる。しかしながら、この場合においては、一時に画像信号の供給対象とされる「組」の両端に位置するデータ線に関しては、当該データ線に沿った画像上の表示ムラが現れやすくなり、また、該表示ムラは組単位で現れることになるから、より視認しやすいものとなってしまう。つまり、画像の品質低下が「目に見えて」顕著になりうるという欠点がある。なお、この場合において、表示ムラが「現れやすい」というのは、前記の組の両端に位置するデータ線には、それに相隣接して、画像信号の供給されないデータ線が存在するからで、これら両データ線と画素電極との相互関係が、より表示ムラを発生させやすい状況を作り出すからである。
【００５３】
しかるに、本発明においては、上述のようにデータ線に対してコンデンサが付設されていることにより、上述のような画像信号の供給態様を採ったとしても、特に問題となるようなことはない。換言すれば、上述のような画像信号の供給態様を採用する場合においては、そうでない場合に比べて、本発明に係るコンデンサの存在意義が高まるということがいえる。
【００５４】
なお、「一時に画像信号の供給対象とされるデータ線の組」とは、当該画像信号が幾つのパラレル信号からなるかに応じて決まる。例えば、この画像信号が、シリアル信号を６つのパラレル信号にシリアル−パラレル変換されたものと想定するならば、前記データ線の「組」とは、相隣接する６本のデータ線からなる組である、というような想定が可能である。
【００５５】
本発明の電気光学装置の製造方法は、上記課題を解決するために、基板上に一定方向に延在するデータ線、該データ線に交差するように延在する走査線、該走査線及び前記データ線の交差領域に対応するように配置された画素電極及び薄膜トランジスタ、該画素電極及び薄膜トランジスタに接続される蓄積容量並びに前記データ線に接続又は延設されたコンデンサを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記コンデンサを構成する部材の少なくとも一部と、前記蓄積容量を構成する部材の少なくとも一部とを同一膜として形成する同時製造工程を含む。
【００５６】
本発明の電気光学装置の製造方法によれば、上述の本発明の電気光学装置を比較的容易に形成することができる。そして、本発明では特に、コンデンサを構成する部材の少なくとも一部と、蓄積容量を構成する部材の少なくとも一部とを同一膜として形成する同時製造工程を含むから、製造工程の簡略化、或いは製造コストの低廉化等を図ることができる。
【００５７】
本発明の電気光学装置の製造方法の一態様では、前記蓄積容量は、前記画素電極及び前記薄膜トランジスタに接続される画素電位側容量電極、該画素電位側容量電極に対向配置される固定電位側容量電極、これら両電極に挟持される第１絶縁膜からなり、前記コンデンサは、前記データ線に接続又は延設された導電層、該導電層に対向配置される他の導電層、これら両層に挟持される第２絶縁膜からなり、前記同時製造工程は、前記画素電位側容量電極及び前記導電層を同一膜として形成する工程、前記固定電位側容量電極及び前記他の導電層を同一膜として形成する工程及び前記第１絶縁膜及び前記第２絶縁膜を同一膜として形成する工程とのうち、少なくとも一つの工程を含む。
【００５８】
この態様によれば、前記の同時製造工程が、画素電位側容量電極及び導電層、固定電位側容量電極及び他の導電層並びに第１絶縁膜及び第２絶縁膜の少なくとも一組を同一膜として形成することになる。したがって、それに応じた分の製造工程の簡略化、或いは製造コストの低廉化等を図ることができる。
【００５９】
本発明の電気光学装置の製造方法の他の態様では、前記同時製造工程の前に、前記薄膜トランジスタを構成するゲート電極と迂回層とを同一膜として形成する工程を含み、前記迂回層と前記データ線とを接続するためのコンタクトホールを形成する工程と、前記迂回層と前記導電層とを接続するためのコンタクトホールを形成する工程とを含む。
【００６０】
この態様によれば、同時製造工程の前に、迂回層が形成されるとともに、該迂回層は前記データ線及び前記導電層と電気的に接続されることになるから、前述の本発明の電気光学装置の各種態様のうち迂回層を備える電気光学装置を比較的容易に製造することができる。そして、本態様では特に、薄膜トランジスタを構成するゲート電極及び迂回層が同一膜として形成されることから、製造工程の簡略化、或いは製造コストの低廉化等という作用効果は、より効果的に奏されることとなる。
【００６１】
なお、本態様においては、ゲート電極の形成と同時に該ゲート電極を含むように走査線を形成するようにしてもよい。
【００６２】
また、本態様において、ゲート電極及び迂回層は前記同時製造工程の前に形成されることから、該ゲート電極及び迂回層は、蓄積容量及びコンデンサの下に形成されるということになる。
【００６３】
本発明の電気光学装置の製造方法の他の態様では、前記同時製造工程の後に、前記データ線と該データ線に交差する方向に延びるコンデンサ電極用配線を同一膜として形成する工程と、前記コンデンサ電極用配線と前記他の導電層とを接続するためのコンタクトホールを形成する工程とを含む。
【００６４】
この態様によれば、コンデンサ電極用配線が形成されるとともに、該コンデンサ電極用配線は前記他の導電層と電気的に接続されることになるから、前述の本発明の電気光学装置の各種態様のうちコンデンサ電極用配線を備える電気光学装置を比較的容易に製造することができる。そして、本態様では特に、該コンデンサ電極用配線及び前記データ線が同一膜として形成されることから、製造工程の簡略化、或いは製造コストの低廉化等という作用効果は、より効果的に奏されることとなる。
【００６５】
なお、本態様において、データ線及びコンデンサ電極用配線は前記同時製造工程の後に形成されることから、該データ線及びコンデンサ電極用配線は、蓄積容量及びコンデンサの上に形成されるということになる。
【００６６】
この態様では特に、当該電気光学装置は検査回路を更に備えてなり、前記検査回路に接続される配線と、前記データ線及び前記コンデンサ電極用配線とを同一膜として形成する工程と、前記配線及び前記迂回層を接続するためのコンタクトホールを形成する工程とを含むようにするとよい。
【００６７】
このような構成によれば、検査回路に接続される配線と、データ線及びコンデンサ電極用配線とが同一膜として形成されることから、製造工程の簡略化、或いは製造コストの低廉化等という作用効果は、更に効果的に奏されることとなる。また、本構成によれば、迂回層がデータ線及び前記配線との接続に大きな役割を果たし、本発明に係る製造方法により製造される電気光学装置を構成する各種要素のレイアウトを好適に実現することができる。
【００６８】
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む。）を具備してなる。
【００６９】
本発明の電子機器によれば、上述の本発明の電気光学装置を具備してなるから、データ線にコンデンサが付設されていることにより、画像上にデータ線に沿った表示ムラ等が発生するなどということのない、高品質な画像を表示可能な、投射型表示装置（液晶プロジェクタ）、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種電子機器を実現することができる。
【００７０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００７１】
【発明の実施の形態】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００７２】
まず、本発明の実施形態における電気光学装置の画素部における構成について、図１から図３を参照して説明する。ここに図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は図２のＡ−Ａ´断面図である。なお、図３においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００７３】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないが、本実施形態では特に、画像信号Ｓ１、Ｓ２、…、Ｓｎは、Ｎ個のパラレルな画像信号にシリアル−パラレル展開され、Ｎ本の画像信号線１１５から相隣接するＮ本のデータ線６ａ同士に対して、グループ毎に供給可能に構成されている。
【００７４】
画像表示領域外である周辺領域には、データ線６ａの一端（図１中で下端）が、サンプリング回路３０１を構成するスイッチング用回路素子２０２に接続されている。このスイッチング用回路素子としては、図に示すようにｎチャネル型のＴＦＴでも良いし、ｐチャネル型のＴＦＴでもよい。また、相補型等のＴＦＴ等をあてることができる（以下、図１に示す該スイッチング用回路素子２０２を「ＴＦＴ２０２」と呼称する。）。この場合、このＴＦＴ２０２のドレインには、引き出し配線２０６を介して前記データ線６ａの図１中下端が接続され、該ＴＦＴ２０２のソースには、引き出し配線１１６を介して画像信号線１１５が接続されるとともに、該ＴＦＴ２０２のゲートには、データ線駆動回路１０１に接続されたサンプリング回路駆動信号線１１４が接続されている。そして、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１からサンプリング回路駆動信号線１１４を通じてサンプリング信号が供給されるのに応じ、サンプリング回路３０１によりサンプリングされて、各データ線６ａに供給されるように構成されている。
【００７５】
このようにデータ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給してもかまわないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。本実施形態では、図１に示すように、６本のデータ線６ａを一組として、これに対して一時に画像信号が供給されるようになっている。
【００７６】
そして、本実施形態においては特に、これらデータ線６ａの他端（図１中で上端）には、図１に示すようにコンデンサ５０１が付設されている。このコンデンサ５０１は、データ線６ａに接続又は該データ線６ａから延設された導電層（後述する第１導電層５１１及び図４参照）を一方の電極とし、データ線６ａに交差する方向に延び固定電位に維持されたコンデンサ電極用配線５０３に接続又は該コンデンサ電極用配線５０３から延設された他の導電層（後述する第２導電層５１２及び図４参照）を他方の電極とするとともに、これらの間に絶縁膜を挟持して構成されている。このコンデンサ５０１には、各データ線６ａに対して画像信号Ｓ１、Ｓ２、…、Ｓｎを供給すると、そのそれぞれに対応した電位と、コンデンサ電極用配線５０３の固定電位との差に応じた電荷が蓄積されることになる。これにより、データ線６ａ周りにおける容量は適切に確保されることになり、該データ線６ａにおける不定な電圧変動、ひいては画素電極９ａにおける電位変動を抑制することができ、もって画像上にデータ線６ａに沿った表示ムラ等が発生することを未然に防止することが可能となる。なお、このコンデンサ５０１の、より実際的な構成については、後に改めて述べることとする。
【００７７】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００７８】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００７９】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線３ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量線３００を含んでいる。
【００８０】
以下では、上記データ線６ａ、走査線３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、実際の構成について、図２及び図３を参照して説明する。
【００８１】
まず、本実施形態に係る電気光学装置は、図２のＡ−Ａ´線断面図たる図３に示すように、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００８２】
ＴＦＴアレイ基板１０には、図３に示すように、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。このうち画素電極９ａは、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の透明導電性膜からなる。他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。このうち対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなり、前記の配向膜１６及び２２は、例えば、ポリイミド膜等の透明な有機膜からなる。このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、後述のシール材（図１４及び図１５参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、ＴＦＴ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００８３】
一方、図２において、前記画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部９ａ´により輪郭が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、例えばアルミニウム膜等の金属膜あるいは合金膜からなり、走査線３ａは、例えば導電性のポリシリコン膜等からなる。また、走査線３ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するように配置されており、該走査線３ａはゲート電極として機能する。すなわち、走査線３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に走査線３ａの本線部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００８４】
ＴＦＴ３０は、図３に示すように、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、その構成要素としては、上述したようにゲート電極として機能する走査線３ａ、例えばポリシリコン膜からなり走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００８５】
なお、ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【００８６】
一方、図３においては、蓄積容量７０が、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
【００８７】
中継層７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、中継層７１は、後に述べる容量線３００と同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。中継層７１は、画素電位側容量電極としての機能のほか、コンタクトホール８３及び８５を介して、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。
【００８８】
容量線３００は、例えば金属又は合金を含む導電膜からなり固定電位側容量電極として機能する。この容量線３００は、平面的に見ると、図２に示すように、走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、図中、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホール８５に対応する個所が僅かに括れた括れ部とを備えている。このうち突出部は、走査線３ａ上の領域及びデータ線６ａ下の領域を利用して、蓄積容量７０の形成領域の増大に貢献する。また、容量線３００は、好ましくは、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。
【００８９】
誘電体膜７５は、図３に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜、ＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００９０】
図２及び図３においては、上記のほか、ＴＦＴ３０の下側に、下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、格子状にパターニングされており、これにより各画素の開口領域を規定している。なお、開口領域の規定は、図２中のデータ線６ａと、これに交差するよう形成された容量線３００とによっても、なされている。また、下側遮光膜１１ａについても、前述の容量線３００の場合と同様に、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００９１】
また、ＴＦＴ３０下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００９２】
加えて、走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３がそれぞれ開孔された第１層間絶縁膜４１が形成されている。
【００９３】
第１層間絶縁膜４１上には、中継層７１、及び容量線３００が形成されており、これらの上には高濃度ソース領域１ｄへ通じるコンタクトホール８１及び中継層７１へ通じるコンタクトホール８５がそれぞれ開孔された第２層間絶縁膜４２が形成されている。
【００９４】
なお、本実施形態では、第１層間絶縁膜４１に対しては、約１０００℃の焼成を行うことにより、半導体層１ａや走査線３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第２層間絶縁膜４２に対しては、このような焼成を行わないことにより、容量線３００の界面付近に生じるストレスの緩和を図るようにしてもよい。
【００９５】
加えて更に、第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には中継層７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。
【００９６】
第３層間絶縁膜４３の表面は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良を低減する。
【００９７】
ただし、このように第３層間絶縁膜４３に平坦化処理を施すのに代えて、又は加えて、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜４１及び第２層間絶縁膜４２のうち少なくとも一つに溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより、平坦化処理を行ってもよい。
【００９８】
（データ線に付設されたコンデンサについての構成）
以下では、本実施形態において特徴的な、データ線６ａに付設されたコンデンサ５０１の構成について、図４乃至図６は参照しながら、より詳細に説明する。ここに図４は、本実施形態に係るコンデンサを示す平面図であり、図５は図４のＢ−Ｂ´断面図である。また、図６は、本実施形態に係るコンデンサとその周囲の他の要素との配置関係を概念的に示す斜視図である。なお、図５及び図６においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図６では、コンデンサの配置関係を示すことを主な目的としているため、例えば誘電体膜７５や各層間絶縁膜等図５において図示されている要素の幾つかについて、その図示を省略している。
【００９９】
本実施形態において、コンデンサ５０１は、画像表示領域１０ａ外、且つ、データ線６ａの図４中上端の側に設けられている。なお、データ線６ａの図４中下端の側にはサンプリング回路３０１及びデータ線駆動回路１０１が接続されている（図４において不図示、図１参照）。
【０１００】
より詳しくは、このコンデンサ５０１は、データ線６ａに接続された第１導電層５１１を一方の電極とし、データ線６ａに交差する方向に延び、固定電位に維持されたコンデンサ電極用配線５０３に接続された第２導電層５１２を他方の電極とするとともに、これらの間に誘電体膜７５を挟持して構成されている。
【０１０１】
このうち、まず、第１導電層５１１は、図５及び図６に示すように、第１層間絶縁膜４１上に形成されている。すなわち、図５と図３とを対比するとわかるように、該第１導電層５１１は、蓄積容量７０を構成する中継層７１と同一膜として形成されている。
【０１０２】
また、この第１導電層５１１は、コンタクトホール５８１及び５８２、そして迂回層５２０を介してデータ線６ａと相互に接続されている。ここにコンタクトホール５８１は、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通して開孔されたものであり、コンタクトホール５８２は、第１層間絶縁膜４１に開孔されたものである。また、迂回層５２０は、下地絶縁膜１２上に形成されたものであり、図５と図３とを対比するとわかるように、走査線３ａと同一膜として形成されている。これにより、第１導電層５２０は、データ線６ａと同一の電位を有する。
【０１０３】
更に、この迂回層５２０には、コンタクトホール５８３を介して、検査回路用配線６０ａが接続されている。この検査回路用配線６０ａは、データ線６ａと同一膜として形成されている。検査回路用配線６０ａの先には、図４に示すように、検査回路７０１が接続されており、該検査回路は複数のＴＦＴ７０２を含むものとなっている。また、このＴＦＴ７０２には、前述の検査回路用配線６０ａとは別に、配線７０３が接続されている。
【０１０４】
一方、第２導電層５１２は、図５及び図６に示すように、第１導電層５１１上に形成された誘電体膜７５の上に、該第１導電層５１１と対向するように形成されている。この第２導電層５１２は、第２層間絶縁膜４２上に形成されたコンデンサ電極用配線５０３に、コンタクトホール５８４を介して接続されている。
【０１０５】
ここでコンデンサ電極用配線５０３は、データ線６ａに交差する方向に延びデータ線６ａと同一膜として形成されている。すなわち、データ線６ａが上述のようにアルミニウムを含んで形成される場合においては、コンデンサ電極用配線５０３もまた、アルミニウムを含んで形成されることになる。このように、コンデンサ電極用配線５０３が、アルミニウム等の低抵抗な材料を含んで形成されるならば、その配線遅延等が問題にならない。
【０１０６】
なお、これら第１導電層５１１及びコンデンサ用電極配線５０３と、前述の検査回路用配線６０ａの三者は、図５に示すように、同一膜として形成されるようになっている。
【０１０７】
また、このコンデンサ電極用配線５０３は、対向電極２１に固定電位を供給するための定電位源（本発明にいう「第１電源」に該当する。）、或いはデータ線駆動回路１０１や走査線駆動回路１０４等に固定電位を供給するための定電位源（本発明にいう「第２電源」に該当する。）に接続されることにより（不図示）、固定電位とされており、これにより、第２導電層５１２もまた、固定電位とされている。
【０１０８】
本実施形態においては、このようにコンデンサ電極用配線５０３ないし第２導電層５１２を固定電位とするためには、対向電極２１を固定電位とするための電源、又はデータ線駆動回路若しくは走査線駆動回路に供給される固定電位を供給するための電源のいずれか利用可能であり、いずれにせよ、該コンデンサ電極用配線５０３ないし第２導電層５１２のために、特別に電源を設ける必要がないから、その分、装置構成の簡略化を実現することができる。
【０１０９】
最後に、当該コンデンサ５０１の絶縁層たる誘電体膜７５は、その名称及び符号から明らかなように、前述した蓄積容量７０の誘電体膜７５と同一のものである。すなわち、誘電体膜７５は、コンデンサ５０１及び蓄積容量７０において共用される形となっている。
【０１１０】
このような構成となる電気光学装置においては、次のような作用効果が奏されることになる。第一に、データ線６ａにコンデンサ５０１が付設されていることにより、従来見られていたような、画像上におけるデータ線６ａに沿った表示ムラ等の発生を抑制することができる。これは、コンデンサ５０１の存在により、データ線６ａ周りの容量を適切に確保できることにより、該データ線６ａにおける電位の変動、ひいてはこれに起因する画素電極９ａにおける電位変動が抑制されることになるからである。
【０１１１】
ちなみに、このような作用効果は、データ線６ａに対する画像信号の供給を、相隣接する複数のデータ線６ａに対して同時に実施するような場合において、より効果的に享受することが可能となる。というのも、前述のような表示ムラは、このような場合においてより顕著に現れる、ないしは視認されやすくなるからである。以下、このような事情を、図７を参照しながら説明することとする。ここに図７は、データ線に画像信号が供給される様子を図式的に示した斜視図である。なお、図７においては、本来示されるべきコンタクトホール等は図示されておらず、本実施形態に係る主要な作用効果を説明するための必要最小限の構成たるデータ線６ａ及び画素電極９ａのみが示されている。
【０１１２】
この図７において、本実施形態に係る電気光学装置では、データ線６ａに供給される画像信号が、１本のシリアル信号を、シリアル−パラレル変換することにより得られる６本のパラレル信号からなっている。つまり、画像信号の供給は、６本のデータ線６ａからなるグループ毎同時に行われることになる。このような画像信号の供給方法の場合、該画像信号の供給を現に受けている供給グループ６０１Ｇに相隣接する非供給グループ６０２Ｇに属するデータ線６ａについては、当然ながら画像信号が供給されないことになる。なお、図７においては、黒く塗りつぶされたデータ線６ａが、画像信号の供給を現に受けているデータ線であることを示しており、そうでないデータ線６ａが、画像信号の供給を受けていないデータ線であることを示している（この図の次の段階においては、例えば供給グループ６０１Ｇの右隣（又は左隣）の非供給グループ６０２Ｇにおける６本のデータ線６ａに画像信号が供給されるなどということになる。）。
【０１１３】
ここで、供給グループ６０１Ｇに着目すると、図中最左端に位置するデータ線６ａ１と図中最右端に位置するデータ線６ａ２とに対応する画素電極９ａ（図中符号９１参照）には、一般に電位の変動が生じやすい状況にある。すなわち、該データ線６ａ１及び６ａ２周りの容量（例えば、該データ線の配線容量、或いは該データ線と他の配線及び対向電極との重なり合いにより生じる容量）が相当程度小さいと、サンプリング回路３０１を構成するＴＦＴ２０２のゲート・ドレイン間の寄生容量の影響により、該データ線６ａ１及び６ａ２に書き込まれる画像信号電位のプッシュダウン量がより大きくなってしまうことにより、これらデータ線６ａ１及び６ａ２における電位変動が大きくなってしまう。すると、これらデータ線６ａ１及び６ａ２に対応するよう配列されている画素電極９ａの電位変動がもたらされ、その結果、該データ線６ａ１及び６ａ２に沿うような表示ムラが画像上に現れることとなってしまうのである。
【０１１４】
より具体的には、次のようである。すなわち、データ線６ａに書き込まれる画像信号電位のプッシュダウン量をΔＶとすると、
ΔＶ＝ΔＶｄ×（ＣＧＤ／（ＣＧＤ＋ＣＳＴ））
なる関係がある。ここにΔＶｄは、データ線６ａ１及び６ａ２における電位変化量、ＣＧＤはサンプリング回路３０１を構成するＴＦＴ２０２のゲート・ドレイン間の寄生容量、ＣＳＴはデータ線と他の配線及び対向電極２１との重なり合いで生じる寄生容量を、それぞれ表している。この式からわかるように、データ線６ａ１及び６ａ２の幅を狭くする、即ち容量ＣＳＴを小さくすると、寄生容量ＣＧＤの影響が大きくなるため、プッシュダウン量ΔＶは大きくなってしまうのである。
【０１１５】
また、データ線６ａ１及び６ａ２には、これらに相隣接するように画像信号の供給されていないデータ線６ａ（即ち、図７中データ線６ａ１の左隣に位置するデータ線６ａ及びデータ線６ａ２の右隣に位置するデータ線６ａ）が存在していることから、該データ線６ａと画素電極９ａとの間には無視し得ない寄生容量が生じることになる。これによっても、図７中符号９１内に示される画素電極９ａにおいて、電位変動が生じやすい状況が生まれているということができる。
【０１１６】
以上のようなことから結局、当該画素電極９ａには、画像信号に正確に対応した電界が印加されないことになる。よって、図７のような場合には、データ線６ａ１及び６ａ２にほぼ沿った形で、画像上に表示ムラが現れるという不具合が生じることとなる。しかも、この例のように、６本ごとのデータ線６ａに応じて表示ムラが表れる場合には、画像上における視認がなされやすくなり、事態はより深刻だといえる。
【０１１７】
しかるに、本実施形態においては、図１、図４乃至図６に示したように、データ線６ａには、コンデンサ５０１が設けられている。したがって、図７では、供給グループ６０１Ｇに属するデータ線６ａ、とりわけその両端に位置するデータ線６ａ１及び６ａ２における電位の変動は抑制されることになり、これに起因する画素電極９ａの電位変動は殆ど生じないこととなる。
【０１１８】
以上のように、本実施形態の電気光学装置によれば、従来に見られていたような、データ線６ａに沿った表示ムラの発生を極力抑制することが可能となるのである。
【０１１９】
また第二に、本実施形態に係るコンデンサ５０１は、図５と図３との対比から明らかなように、蓄積容量７０を構成する部材と、製造工程段階において同一機会に形成されるようになっている。具体的には、上でも述べたように、第１導電層５１１は中継層７１と、第２導電層５１２は容量線３００と、それぞれ同一膜として形成されている。そして、誘電体膜７５は、コンデンサ５０１と蓄積容量７０とで共用とされている。本実施形態では更に、走査線３ａと迂回層５２０が同一膜として形成され、データ線６ａ、コンデンサ電極用配線５０３及び検査回路用配線６０ａが同一膜として形成されている。
【０１２０】
このように、本実施形態においては、コンデンサ及びこれに関連する構成は、画像表示領域内に形成される構成（走査線３ａ及びデータ線６ａ、蓄積容量７０等）と同時に形成されるようになっているため、その分、製造工程の簡略化、或いは製造コストの低廉化等を図ることができる。
【０１２１】
さらに第三に、本実施形態においては、データ線６ａを中心として、その一端にサンプリング回路３０１及びデータ線駆動回路１０１等が、他端にコンデンサ５０１及び検査回路７０１が接続される形態となっていることから、これら各種構成要素の配置関係が好適となる。特に、この場合、コンデンサ５０１を構成する第１導電層５１１に電位が供給されるのは、データ線６ａに連なる画素電極９ａへの電位供給の後であるから、該コンデンサ５０１が途中に介在している場合に生じ得る悪影響を被るおそれがない。加えて、本実施形態においては、データ線６ａ及び検査回路７０１の接続は、迂回層５２０を介して行われているため、これらとコンデンサ５０１等の配置関係の決定を、無理なく、且つ、大面積を要することなく実現することができる（図５参照）。
【０１２２】
なお、上述において、コンデンサ５０１は、図４等に示したように、データ線６ａと略同一の幅を有する第１導電層５１１及び第２導電層５１２を一対の電極として備えるように構成されていたが、本発明は、このような形態に限定されるものではない。例えば、図４と同趣旨となる図８に示すように、データ線６ａの幅よりも大きい幅を有する第１導電層５１１Ａ及び第２導電層５１２Ａを一対の電極として備えたコンデンサ５０１Ａを構成してもよい。このような形態によれば、上述の実施形態に比べて、その電極面積がより広くなっており、その容量値が相対的に増大することになる。あるいは、Ｙ方向の距離が小さくても効率よく容量を確保できるため、電気光学装置を小型化することができる。したがって、このような形態によれば、データ線６ａ周りの容量をより適切に確保することが可能となり、上述にも増して、データ線６ａ及び画素電極９ａにおける電位変動の危険性、これに起因するデータ線６ａに沿った画像上における表示ムラ発生の危険性を低減することができる。
【０１２３】
また、上述において、コンデンサ５０１は、第１導電層５１１及び第２導電層５１２を一対の電極として備えるように構成されていたが、本発明は、このような形態に限定されるものではない。
【０１２４】
例えば、図６と同趣旨となる図９に示すように、データ線６ａそれ自体が延設されて導電層５１１Ｅが形成されることで、コンデンサ５０１Ｅが形成されるような態様であってもよい。この場合、該導電層５１１Ｅ及び検査回路用配線６０ａＥは、データ線６ａと同一材料からなり、外観上、該データ線６ａと明瞭な区別なきものとして形成されることになる。換言すれば、該導電層５１１Ｅは、データ線６ａそのものの一部が、本発明に係る「コンデンサ」の一方の電極を構成すると見ることができる。また、この場合においては、迂回層５２０を設ける必要は必ずしもない（図９における破線参照）。
【０１２５】
また、図９に示す形態を更に進めて、図１０に示すように、コンデンサ電極用配線５０３Ｅそれ自体が、前述にいう第２導電層５１２としての役割を担うような形態としてもよい。この場合においては、導電層５１２Ｅは、コンデンサ電極用配線５０３Ｅと同一材料からなり、外観上、該コンデンサ電極用配線５０３Ｅと明瞭な区別なきものとして形成されることになる。換言すれば、該導電層５１２Ｅは、コンデンサ電極用配線５０３Ｅそのものの一部が、本発明に係る「コンデンサ」の他方の電極を構成すると見ることができる。
【０１２６】
（電気光学装置の製造方法）
以下では、本実施形態に係る電気光学装置の製造方法について、図１１乃至図１３を参照しながら説明する。ここに図１１乃至図１３は、製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図（図中左方）及び図３の断面図のうち半導体層１ａ付近に係る部分（図中右方）に関して、順を追って示す工程図である。
【０１２７】
まず、図１１の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気で約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスでＴＦＴアレイ基板１０に生じる歪が少なくなるように前処理しておく。続いて、このように処理されたＴＦＴアレイ基板１０の画像表示領域内に関し、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚の遮光膜を形成する。そして、フォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜１１ａを形成する。続いて、下側遮光膜１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。また、該下地遮光膜１２は、画像表示領域内外双方に形成される。
【０１２８】
続いて、画像表示領域内における下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間のアニール処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。続いて、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧ＣＶＤ法等により上層ゲート絶縁膜を形成することにより、一層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【０１２９】
続いて、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【０１３０】
次に、図１１の工程（２）に示すように、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンの走査線３ａを形成する。この際、本実施形態においては特に、この走査線３ａの形成と同時に、画像表示領域外においては、迂回層５２０が形成されることになる。すなわち、前述のフォトリソグラフィ及びエッチングにより所定パターンの走査線３ａが形成されるのと同時に、やはり所定パターン（図４参照）を有する迂回層５２０が同一膜として形成されることになる。
【０１３１】
次に、前記半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。ここでは、ＴＦＴ３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明すると、具体的にまず、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ´となる。このとき走査線３ａがマスクの役割を果たすことによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃは自己整合的に形成されることになる。次に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、Ｐ等のＶ続元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。
【０１３２】
なお、このように低濃度と高濃度の２段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａ（ゲート電極）をマスクとして、Ｐイオン・Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより、走査線３ａは更に低抵抗化される。
【０１３３】
次に、図１１の工程（３）に示すように、走査線３ａ上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜４１の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃程度の高温でアニール処理し、第１層間絶縁膜４１の膜質を向上させておく。
【０１３４】
続いて、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３を開孔する。この際、本実施形態においては、画像表示領域外において、前述の迂回層５２０に通ずるようにコンタクトホール５８２も同時に開孔する。
【０１３５】
次に、図１１の工程（４）に示すように、第１層間絶縁膜４１上に、ポリシリコン膜や、あるいはＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚に形成する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつ中継層７１を形成する。この際、本実施形態においては特に、この中継層７１の形成と同時に、画像表示領域外においては、第１導電層５１１が形成されることになる。すなわち、前述のフォトリソグラフィ及びエッチングにより所定パターンの中継層７１が形成されるのと同時に、やはり所定パターン（図４参照）を有する第１導電層５１１が同一膜として形成されることになる。
【０１３６】
次に、図１２の工程（５）に示すように、減圧ＣＶＤ法やプラズマＣＶＤ法等により、ＨＴＯ膜、窒化シリコン膜、ＴａＯｘ膜等からなる誘電体膜７５を、中継層７１上に形成する。この誘電体膜７５は、絶縁膜２の場合と同様に、単層膜又は多層膜のいずれから構成してもよく、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜７５を薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下のごく薄い絶縁膜となるように形成すると有利である。本実施形態では、該誘電体膜７５は、画像表示領域外においても形成される。これにより、該誘電体膜７５は、中継層７１の上のみならず、該中継層７１と同一膜として形成された前記第１導電層５１１の上にも形成されることになる。
【０１３７】
次に、図１２の工程（６）に示すように、誘電体膜７５上に、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ等の金属合金膜の金属膜を、スパッタリングにより、約１００〜５００ｎｍ程度の膜厚に形成する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつ容量線３００を形成する。これにより、該容量線３００と前述の中継層７１及び誘電体膜７５とによって、蓄積容量７０が完成する。
【０１３８】
そして、本実施形態では特に、この容量線３００の形成と同時に、画像表示領域外においては、第２導電層５１２が形成されることになる。すなわち、前述のフォトリソグラフィ及びエッチングにより所定パターンの容量線３００が形成されるのと同時に、やはり所定パターン（図４参照）を有する第２導電層５１２が同一膜として形成されることになる。これにより、本実施形態では、前述の蓄積容量７０の完成と同時に、第１導電層５１１、第２導電層５１２及び誘電体膜７５によって、コンデンサ５０１もまた同時に完成することとなる。
【０１３９】
次に、図１２の工程（７）に示すように、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。この第２層間絶縁膜４２の膜厚は、例えば約５００〜１５００ｎｍ程度とする。続いて、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１を開孔する。この際、本実施形態においては、画像表示領域外において、前述の迂回層５２０に通ずるようにコンタクトホール５８１及び５８３も同時に開孔する。また、画像表示領域外の第２層間絶縁膜４２については更に、前記の第２導電層５１２に通ずるように、コンタクトホール５８４もまた開孔しておく。
【０１４０】
次に、図１３の工程（８）に示すように、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍ程度の厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線６ａを形成する。この際、本実施形態においては特に、このデータ線６ａの形成と同時に、画像表示領域外においては、コンデンサ電極用配線５０３及び検査回路７０１へと続く検査回路用配線６０ａが形成されることになる。すなわち、前述のフォトリソグラフィ及びエッチングにより所定パターンのデータ線６ａが形成されるのと同時に、やはり所定パターン（図４参照）を有するコンデンサ電極用配線５０３及び検査回路用配線６０ａが同一膜として形成されることになる。
【０１４１】
次に、図１３の工程（９）に示すように、データ線６ａ上を覆うように、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。この第３層間絶縁膜４３の膜厚は、例えば約５００〜１５００ｎｍ程度とする。続いて、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、不図示のコンタクトホール８５（図１から図３参照）を開孔する。続いて、第３層間絶縁膜４３上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する。なお、当該電気光学装置を、反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料によって画素電極９ａを形成してもよい。
【０１４２】
そして最後に、画素電極９ａの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
【０１４３】
他方、対向基板２０については、ガラス基板等がまず用意され、額縁としての遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。なお、これらの遮光膜は、導電性である必要はなく、Ｃｒ、Ｎｉ、Ａｌ等の金属材料のほか、カーボンやＴｉをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。
【０１４４】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。さらに、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１４５】
最後に、上述のように、各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１４６】
以上説明した製造プロセスにより、前述した第１実施形態の電気光学装置を製造できる。
【０１４７】
以上説明したように、本実施形態に係る電気光学装置の製造方法では、コンデンサ５０１を構成する部材と蓄積容量７０を構成する部材とは、製造工程段階において同一機会に形成されるようになっている。具体的には、上でも述べたように、第１導電層５１１は中継層７１と、第２導電層５１２は容量線３００と、それぞれ同一膜として形成されている。そして、誘電体膜７５は、コンデンサ５０１と蓄積容量７０とで共用とされている。本実施形態では更に、走査線３ａと迂回層５２０が同一膜として形成され、データ線６ａ、コンデンサ電極用配線５０３及び検査回路用配線６０ａが同一膜として形成されている。
【０１４８】
このように、本実施形態においては、コンデンサ５０１及びこれに関連する構成は、画像表示領域内に形成される構成（走査線３ａ及びデータ線６ａ、蓄積容量７０等）と同時に形成されるようになっているため、その分、製造工程の簡略化、或いは製造コストの低廉化等を図ることができる。
【０１４９】
（電気光学装置の全体構成）
以下では、以上のように構成された本実施形態における電気光学装置の全体構成を図１４及び図１５を参照して説明する。なお、図１４は、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板２０の側からみた平面図であり、図１５は図１４のＨ−Ｈ´断面図である。
【０１５０】
図１４及び図１５において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【０１５１】
シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５２中には、本実施形態における電気光学装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバ、あるいはガラスビーズ等のギャップ材（スペーサ）が散布されている。あるいは、当該電気光学装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層５０中に含まれてよい。
【０１５２】
シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定のタイミングで供給することにより、走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する二辺に沿って設けられている。
【０１５３】
なお、走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでもよいことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。
【０１５４】
ＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナ部の少なくとも一箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。
【０１５５】
図１５において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１のほか、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【０１５６】
なお、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１５７】
また、上述した各実施形態においては、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０上に設ける代わりに、例えばＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には、それぞれ、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ ＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
【０１５８】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１６は、投射型カラー表示装置の図式的断面図である。
【０１５９】
図１６において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１６０】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。
【図２】本発明の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ´断面図である。
【図４】本発明の実施形態の電気光学装置におけるコンデンサが形成された平面図である。
【図５】図５のＢ−Ｂ´断面図である。
【図６】図４及び図５に示すコンデンサとその周囲の他の要素との配置関係を概念的に示す斜視図である。
【図７】データ線に画像信号が供給される様子を図式的に示した斜視図である。
【図８】図４と同趣旨の図であって、コンデンサの電極たる第１導電層及び第２導電層がデータ線よりも幅広に形成されている場合における平面図である。
【図９】図６と同趣旨の図であって、データ線それ自体の一部が本実施形態に係るコンデンサの一方の電極を構成する場合について示すものである。
【図１０】図６と同趣旨の図であって、コンデンサ電極用配線それ自体の一部が本実施形態に係るコンデンサの他方の電極を構成する場合について示すものである。
【図１１】製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図（図中左方）及び図３の断面図のうち半導体層１ａ付近に係る部分（図中右方）に関して、順を追って示す工程図（その１）である。
【図１２】製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図（図中左方）及び図３の断面図のうち半導体層１ａ付近に係る部分（図中右方）に関して、順を追って示す工程図（その２）である。
【図１３】製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図（図中左方）及び図３の断面図のうち半導体層１ａ付近に係る部分（図中右方）に関して、順を追って示す工程図（その３）である。
【図１４】本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。
【図１５】図１４のＨ−Ｈ´断面図である。
【図１６】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
３ａ…走査線 ６ａ…データ線 ９ａ…画素電極 ３０…ＴＦＴ １０…ＴＦＴアレイ基板 ７０…蓄積容量 ７１…中継層 ３００…容量線７５…誘電体膜 ５０１、５０１Ａ…コンデンサ ５１１…第１導電層５１２…第２導電層 ５０３…コンデンサ電極用配線 ５２０…迂回層
６０ａ…検査回路用配線 ５８１、５８２、５８３…コンタクトホール
【発明の属する技術分野】
本発明は、液晶装置等の電気光学装置及びその製造方法並びに電子機器の技術分野に属する。また、本発明は電子ペーパ等の電気泳動装置の技術分野にも属する。
【０００２】
【背景技術】
従来、液晶装置等の電気光学装置としては、例えば、マトリクス状に配列された画素電極及び該電極の各々に接続された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下適宜、「ＴＦＴ」という。）、該ＴＦＴの各々に接続され、行及び列方向それぞれに平行に設けられた走査線及びデータ線等を備えるとともに、前記走査線に対しては走査線駆動回路による駆動が、前記データ線に対してはデータ線駆動回路による駆動が、それぞれ行われることによって、いわゆるアクティブマトリクス駆動が可能なものが知られている。
【０００３】
ここで、アクティブマトリクス駆動とは、前記走査線に走査信号を供給することで前記ＴＦＴの動作を制御するとともに、前記データ線には、画像信号を供給することで、前記走査信号によってＯＮとされたＴＦＴに対応する画素電極に対し、当該画像信号に対応した電界の印加を行う駆動方法である。この画像信号の供給方法には、種々のものが提案されており、例えば、データ線の１本１本に逐次画像信号を供給する方法や、画像信号をシリアル−パラレル変換して隣接するデータ線の何本かに対して、グループ毎同時に画像信号を供給する方法もある。例えば、特許文献１参照。
【０００４】
【特許文献１】
開平１１−２２３８３２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来におけるデータ線を通じた画像信号の供給については、次のような問題点があった。すなわち、上で例示した画像信号の供給方法のうち、グループ毎に同時に画像信号の供給を行う方法を例として説明すると、この場合、画像信号の供給を現に受けているグループ（以下、「供給グループ」という。）と、それに隣接するグループ（以下、「非供給グループ」という。）との間において、当該位置に延在するデータ線にほぼ沿った形で、画像上に表示ムラが現れるという不具合があったのである。
【０００６】
これは、前記供給グループと前記非供給グループとのちょうど端境に存在する画素電極において、画像信号に正確に対応した電界が結果的に印加されないことによる。より詳しくは、この場合、データ線周りの容量（例えば、該データ線の配線容量、或いは該データ線と他の配線及び対向電極との重なり合いにより生じる容量）が相当程度に小さいと、サンプリング回路を構成する薄膜トランジスタのゲート・ドレイン間の寄生容量の影響により、データ線に書き込まれる画像信号電位のプッシュダウン量がより大きくなってしまうことにより、データ線における電位変動が大きくなってしまう。すると、該データ線に対応するよう配列されている画素電極の電位変動がもたらされ、その結果、該データ線に沿うような表示ムラが画像上に現れることとなってしまうのである。
【０００７】
そして、このような問題点は、電気光学装置の前述の小型化・高精細化という一般的な要請を前提に置くと、その解決が更に困難となる。というのも、このような小型化・高精細化を実現するためには、電気光学装置を構成する各種構成要素、すなわち前述した走査線、データ線、ＴＦＴ及び画素電極等の更なる小型化ないしは狭小化を実現しなければならないが、この場合とりわけ、データ線が狭小化すると、データ線に付加される容量は更に削減されることになるからである。したがって、データ線における電位の変動はより大きくなり、前述したようなデータ線に沿うような表示ムラの発生はより顕著となる。
【０００８】
本発明は、上記問題点に鑑みてなされたものであり、データ線に沿った表示ムラ等のない高品質な画像を表示することが可能な電気光学装置を提供することを課題とする。また、本発明は、このような電気光学装置の小型化・高精細化を実現しつつも、前述のような表示ムラ等の発生のない高品質な画像を依然表示可能な構成を備える電気光学装置を提供することを課題とする。さらに、本発明は、このような電気光学装置の製造方法、ならびに、該電気光学装置を具備してなる電子機器を提供することをも課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は、上記課題を解決するために、基板上に、一定方向に延在するデータ線と、該データ線に交差するように延在する走査線と、前記走査線及び前記データ線の交差領域に対応するように配置された画素電極及び画素スイッチング用素子と、前記データ線に接続又はデータ線から延設された導電層をその一方の電極として含むコンデンサとを備えている。
【００１０】
本発明の電気光学装置によれば、走査線を通じて、画素スイッチング用素子の一例たる薄膜トランジスタ等のスイッチング動作を制御するとともに、データ線を通じて画像信号を供給することで、薄膜トランジスタを介して画素電極に対し、該画像信号に応じて電圧を印加することが可能である。
【００１１】
そして、本発明では特に、データ線に接続又はデータ線から延設された導電層をその一方の電極として含むコンデンサが備えられている。すなわち、一般にコンデンサとは、一対の電極とこれらの間に挟持された絶縁膜とを備えるものが想定されるが、本発明においては、例えば、この一対の電極を構成する一方の電極として、データ線に接続又はデータ線から延設された導電層が該当し、他方の電極として該導電層に対向配置された他の導電層が該当する等という形が想定されることになる。これにより、例えばデータ線の配線容量、或いはデータ線と他の配線及び対向電極との重なり合いにより生じる容量に対し、該コンデンサが加わることにより、該データ線周りの容量の適切な確保をなすことができるから、該データ線が保有すべき電位に変動が生じるということを抑制することが可能となり、したがって、その変動に応じて画素電極の電位変動が生じるという事態を未然に防止することが可能となる。
【００１２】
以上により、本発明によれば、背景技術の項で述べたようなデータ線に沿った表示ムラ等の発生を極力抑制することが可能となり、もってより高品質な画像を表示することが可能となる。
【００１３】
しかも、このような作用効果は、当該電気光学装置の小型化・高精細化とは無関係に享受し得る。すなわち、仮に、電気光学装置の小型等に伴い、データ線が狭小化されるようなことがあっても、本発明においては、それとは別個に「コンデンサ」が備えられるからである。つまり、データ線がいくら狭く小さくなったとしても、それを補うような「コンデンサ」を備え得るなら、データ線周りの容量の適切な確保は可能である。このように、本発明によれば、電気光学装置の小型化・高精細化が実現可能でありつつも、前述のような表示ムラ等のない高品質な画像を依然表示可能となる。
【００１４】
なお、本発明において、「データ線に『接続』された…導電層」とは、例えば、後述するように迂回層を介してデータ線及び導電層が接続されているような場合のほか、種々のものを想定することができる。ここに「接続」とは、具体的には例えば、コンタクトホールを利用した場合等を想定することができる。
【００１５】
また、「データ線から『延設』された導電層」とは、例えば、該データ線と同一層に形成されてはいるが別の部材によって導電層が構成されている場合であるとか、或いは場合により、該データ線それ自体が延設されて導電層が構成されている場合（すなわち、データ線と同一材料からなり、外観上、該データ線と明瞭な区別なき導電層が構成されている場合）等を含む。後者の場合は、データ線そのものの全部又は一部が、「コンデンサ」の電極を構成すると見ることができる。
【００１６】
本発明の電気光学装置の一態様では、前記データ線に交差する方向に延びるコンデンサ電極用配線を更に備えてなり、前記コンデンサを構成する他方の電極は、前記コンデンサ電極用配線に接続された又は前記コンデンサ電極用配線から延設された他の導電層を含む。
【００１７】
この態様によれば、データ線に交差する方向に延びるコンデンサ電極用配線が備えられ、且つ、該コンデンサ電極用配線に接続された又は該コンデンサ電極用配線から延設された他の導電層が前記コンデンサの他方の電極に含まれることから、その製造・構成が比較的簡易で、また信頼性の高いコンデンサを形成することができる。
【００１８】
これは、配線の一種たるコンデンサ電極用配「線」に、必要な電位（例えば、後述するように所定の「固定電位」等）の供給を実現するためには、当該コンデンサ電極用配線の一部と該電位を供給する電源との電気的接続点を少なくとも一箇所のみ設ければよいからである。この点、仮に、各データ線に応じ、個別のコンデンサ電極を設けるとすれば、前記のような電位供給は各個別に行う必要があり、電気的接続点は一般に複数形成する必要があることになる。このような形態では、製造歩留まりを低下せしめる原因となるし（例えば、あるデータ線に関するコンデンサは正常に動作するが、他のデータ線に関するそれは動作しない等）、また、コンデンサ毎にその特性が相違して、全体としての信頼性を貶める原因ともなる。本態様においては、このような不具合を被るおそれがないのである。
【００１９】
本発明の電気光学装置の他の態様では、前記コンデンサ電極用配線は固定電位とされている。
【００２０】
この態様によれば、コンデンサを構成する他方の電極たるコンデンサ電極用配線が固定電位とされていることから、他の導電層もまた固定電位とされることになり、該コンデンサは好適に機能し得る。すなわち、該コンデンサにおいては、データ線に供給される画像信号に応じた電圧と該固定電位との電位差に応じた適当な電荷量を蓄積することが可能となる。
【００２１】
この態様では、前記基板に対向配置された対向基板と、該対向基板上に形成され前記画素電極に対向するように配置された対向電極と、該対向基板及び前記基板のいずれか一方に配置され前記走査線及び前記データ線並びに前記画素電極を駆動するための駆動回路と、前記対向電極に固定電位を供給する第１電源と、前記駆動回路に固定電位を供給する第２電源とを更に備え、前記コンデンサ電極用配線は、前記第１電源又は前記第２電源に接続されることにより、固定電位とされているように構成するとよい。
【００２２】
このような構成によれば、コンデンサの他方の電極たる他の導電層に接続等されたコンデンサ電極用配線を固定電位とするための電源と、対向電極を固定電位とするための電源（すなわち、第１電源）、或いは駆動回路に供給すべき固定電位を供給するための電源（すなわち、第２電源）とが共用される形となるから、装置構成の簡略化を実現することができる。
【００２３】
なお、本態様において、場合により、第１電源と第２電源とが、一つの共通の電源であるというような場合をも含む。
【００２４】
本発明の電気光学装置の他の態様では、前記コンデンサ電極用配線は、低抵抗材料から構成される。
【００２５】
この態様によれば、コンデンサ電極用配線が低抵抗材料から構成されることから、配線遅延等が問題とならない。なお、本態様にいう「低抵抗材料」とは、例えば、アルミニウム等を挙げることができる。
【００２６】
本発明の電気光学装置の他の態様では、前記データ線の一端には、該データ線を駆動するためのデータ線駆動回路が更に備えられてなり、前記データ線の他端の側には、前記コンデンサが設けられている。
【００２７】
この態様によれば、データ線を中心とした場合における各種構成要素の配置関係が好適となる。また、本態様では、データ線の一端にデータ線駆動回路が、その他端に前記コンデンサが配置されることになるから、画像信号の流れは、データ線駆動回路、データ線（及びそれに連なる画素スイッチング用素子、画素電極）及びコンデンサということになり、画像信号の滞りない画素電極への伝達を実現するとともに、コンデンサにおける電荷蓄積は、いわば使用済みの画像信号を利用することで行われることになる。つまり、本態様によれば、データ線に一種の障害物ともなり得るコンデンサを設けるにもかかわらず、それにより生じ得る悪影響をまともに受けるような事態を有効に回避することができる。
【００２８】
なお、本態様において、データ線駆動回路とデータ線との間にサンプリング回路等を設けてよい。
【００２９】
本発明の電気光学装置の他の態様では、前記データ線の一端には、該データ線を駆動するためのデータ線駆動回路が更に備えられてなり、前記データ線の他端の側には、当該電気光学装置の動作を検査するための検査回路が更に備えられている。
【００３０】
この態様によれば、検査回路によって、当該電気光学装置の動作、とりわけ画素スイッチング用素子としての薄膜トランジスタの動作等の検査を行うことができる。そして、本態様では特に、該検査回路が、データ線の他端の側に設けられることにより、基板上における各種要素のレイアウトを好適に実現することができる。
【００３１】
なお、本態様に加え、データ線の他端の側にコンデンサが設けられる上述の態様を併せもつ態様では、特に各種要素のレイアウトが好適に定まるということができる。
【００３２】
本発明の電気光学装置の他の態様では、前記画素電極及び画素スイッチング用素子に接続された蓄積容量を更に備え、前記コンデンサを構成する部材の少なくとも一部は、前記蓄積容量を構成する部材の少なくとも一部と、製造工程段階において同一の機会に形成されている。
【００３３】
この態様によれば、まず、画素電極及び画素スイッチング用素子に接続された蓄積容量が備えられていることにより、画素電極における電位保持特性を向上させることができる。したがって、高コントラスト等の特質を備えた高品質な画像を表示することが可能となる。
【００３４】
そして本態様では特に、前記コンデンサを構成する部材の少なくとも一部は、前記の蓄積容量を構成する部材の少なくとも一部と、製造工程段階において同一の機会に形成されている。これをより具体的な例で説明すると、次のようになる。
【００３５】
まず、蓄積容量は、画素スイッチング用素子及び画素電極と接続される画素電位側容量電極と、これに対向配置され、例えば固定電位とされる容量電極、そしてこれら一対の電極間に挟持される絶縁膜から構成される。他方、本発明に係る「コンデンサ」については、その一方の電極としてデータ線に接続又はこれから延設された導電層、その他方の電極として例えば前述のコンデンサ電極用配線に接続又はこれから延設された他の導電層、更にはこれら一対の電極間に挟持される絶縁膜から構成されることになる。このような場合、「蓄積容量を構成する部材」とは、画素電位側容量電極、容量電極及び絶縁膜となる一方、「コンデンサを構成する部材」とは、データ線、コンデンサ電極用配線及び絶縁膜ということになる。
【００３６】
そして、後者は、前者の「少なくとも一部と、製造工程段階において同一の機会に形成されている」とは、例えば、導電層及び画素電位側容量電極が同一膜として形成されている、或いは、他の導電層及び固定電位側容量電極が同一膜として形成されている、或いは更に、「コンデンサ」の絶縁膜及び「蓄積容量」の絶縁膜が同一膜として形成されている等ということを意味する。なお、同一膜として形成されているとは、コンデンサ及び蓄積容量に共通の前駆膜を形成するとともに、これに対するパターニング処理を行うことにより、例えば導電層と固定電位側容量電極とが、それぞれの場所に応じ、且つ、それぞれ固有のパターン形状を有するものとして形成されるということである。
【００３７】
このように、本態様によれば、両要素（すなわち、コンデンサ及び蓄積容量）を、同一の機会に製造することから、これらそれぞれを別々に製造する場合と比較して、製造工程の簡略化、或いは製造コストの低廉化等を実現することができることになる。また、本態様に係る構造によれば、少面積で効率よくコンデンサを形成することができる。
【００３８】
これに関連して、前述のコンデンサ電極用配線を備える態様では、前記コンデンサ電極用配線及び前記データ線は製造工程段階において同一の機会に形成されているように構成するとよい。
【００３９】
このような構成によれば、コンデンサ電極配線及びデータ線が同一膜として形成されていることになるから、これらそれぞれを別々に製造する場合と比較して、製造工程の簡略化、或いは製造コストの低廉化等を実現することができる。
【００４０】
なお、このような構成と、前述のコンデンサ及び蓄積容量を同一機会に形成する態様とを併せもつ態様によれば、前述の作用効果がより効果的に奏されることとなるのは言うまでもない。
【００４１】
このように、コンデンサ又はその関連の構成と画像表示領域側の構成（例えば、蓄積容量、データ線）とを同一機会に形成する態様では、前記データ線及び前記導電層それぞれに接続された迂回層を更に備えてなり、該迂回層は、前記走査線と製造工程段階において同一の機会に形成されているように構成するとよい。
【００４２】
このような構成によれば、まず、データ線及び導電層間は迂回層を介して接続されることになる。すなわち、データ線及び導電層はそれぞれ別の部材として構成可能であり、これにより、両者それぞれを別々の材料からなるものとすることができる。例えば、データ線はアルミニウムから、導電層はポリシリコンからなるなどということが可能である。ところで、前記の蓄積容量を構成する一対の電極の少なくとも一方を構成するための材料は、該蓄積容量としての性能を十分に発揮させるため等その他固有の目的をもって選定されることが通常である。例えば、該一対の電極の少なくとも一方を、画素スイッチング用の薄膜トランジスタに対する光入射を防止する上側遮光膜としても機能させるため、比較的光吸収性に優れたポリシリコンから構成するなどということが行われる。
【００４３】
以上のような場合では、例えば、データ線それ自体の一部が本発明に係るコンデンサの電極を構成しているなどという場合に比べて、蓄積容量を構成する一対の電極の少なくとも一方と導電層とを同一機会に形成するという態様が、より実現しやすくなっているということができる。すなわち、本構成に係る「迂回層」を設ければ、前述した、コンデンサの構成と、蓄積容量の構成の少なくとも一部とを製造工程段階において同一機会に形成するという態様を、よりよく実現することができる。
【００４４】
他方、本態様においては特に、迂回層及び走査線が製造工程段階において同一機会に形成されている。したがって、本構成によれば、上述にも増して、製造工程の簡略化、或いは製造コストの低廉化等を更に効果的に実現することができる。
【００４５】
なお、本態様においては、該走査線は、前記画素スイッチング用素子としての薄膜トランジスタを構成するゲート電極を含んでよい。
【００４６】
この態様では、前記データ線の一端の側には、該データ線を駆動するためのデータ線駆動回路が備えられており、前記データ線の他端の側には、前記コンデンサ及び当該電気光学装置の動作を検査するための検査回路が更に備えられており、前記検査回路は、前記データ線と前記迂回層を介して接続されているように構成するとよい。
【００４７】
このような構成によれば、データ線、コンデンサ並びにデータ線及び検査回路を接続するための配線等のレイアウトを好適に決めることができる。例えば、迂回層上に層間絶縁膜を挟んでコンデンサを設けるとともに、該コンデンサ上又は該コンデンサと同一層として、データ線及び検査回路それ自体並びにこれらへと続く配線をそれぞれ形成し、迂回層及びデータ線間並びに迂回層及び前記配線間には、両者それぞれを接続するためのコンタクトホールを形成する等という態様が採用可能となる。この場合、コンデンサの設置について特に面積を要しないことになるなど、各種要素のレイアウトがより好適に実現されることになる。
【００４８】
本発明の電気光学装置の他の態様では、前記導電層の前記一方の電極となるべき部位は、前記データ線に比べて幅広に形成されている。
【００４９】
この態様によれば、コンデンサの容量値の増大を図ることができる。したがって、本態様によれば、データ線周りの容量の確保はより良好に実現されることになり、前述にも増して、画素電極における電位変動が生じる可能性を低減し、より高品質な画像を表示することが可能となる。
【００５０】
なお、上述した作用効果をより効果的に享受するためには、本態様に加えて、前記他の導電層の前記他方の電極となるべき部位が、前記データ線に比べて幅広に形成されている場合が当然に想定されることとなる。
【００５１】
本発明の電気光学装置の他の態様では、前記データ線は複数本存在しており、これら複数本のデータ線は、一時に画像信号の供給対象とされる複数の組に区別される。
【００５２】
この態様によれば、例えば、一つの画像信号をシリアル−パラレル変換した結果であるところの、複数個からなる画像信号を、一挙にデータ線に供給することが可能となる。これによると、効率的な画像信号の配信が可能となる。しかしながら、この場合においては、一時に画像信号の供給対象とされる「組」の両端に位置するデータ線に関しては、当該データ線に沿った画像上の表示ムラが現れやすくなり、また、該表示ムラは組単位で現れることになるから、より視認しやすいものとなってしまう。つまり、画像の品質低下が「目に見えて」顕著になりうるという欠点がある。なお、この場合において、表示ムラが「現れやすい」というのは、前記の組の両端に位置するデータ線には、それに相隣接して、画像信号の供給されないデータ線が存在するからで、これら両データ線と画素電極との相互関係が、より表示ムラを発生させやすい状況を作り出すからである。
【００５３】
しかるに、本発明においては、上述のようにデータ線に対してコンデンサが付設されていることにより、上述のような画像信号の供給態様を採ったとしても、特に問題となるようなことはない。換言すれば、上述のような画像信号の供給態様を採用する場合においては、そうでない場合に比べて、本発明に係るコンデンサの存在意義が高まるということがいえる。
【００５４】
なお、「一時に画像信号の供給対象とされるデータ線の組」とは、当該画像信号が幾つのパラレル信号からなるかに応じて決まる。例えば、この画像信号が、シリアル信号を６つのパラレル信号にシリアル−パラレル変換されたものと想定するならば、前記データ線の「組」とは、相隣接する６本のデータ線からなる組である、というような想定が可能である。
【００５５】
本発明の電気光学装置の製造方法は、上記課題を解決するために、基板上に一定方向に延在するデータ線、該データ線に交差するように延在する走査線、該走査線及び前記データ線の交差領域に対応するように配置された画素電極及び薄膜トランジスタ、該画素電極及び薄膜トランジスタに接続される蓄積容量並びに前記データ線に接続又は延設されたコンデンサを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記コンデンサを構成する部材の少なくとも一部と、前記蓄積容量を構成する部材の少なくとも一部とを同一膜として形成する同時製造工程を含む。
【００５６】
本発明の電気光学装置の製造方法によれば、上述の本発明の電気光学装置を比較的容易に形成することができる。そして、本発明では特に、コンデンサを構成する部材の少なくとも一部と、蓄積容量を構成する部材の少なくとも一部とを同一膜として形成する同時製造工程を含むから、製造工程の簡略化、或いは製造コストの低廉化等を図ることができる。
【００５７】
本発明の電気光学装置の製造方法の一態様では、前記蓄積容量は、前記画素電極及び前記薄膜トランジスタに接続される画素電位側容量電極、該画素電位側容量電極に対向配置される固定電位側容量電極、これら両電極に挟持される第１絶縁膜からなり、前記コンデンサは、前記データ線に接続又は延設された導電層、該導電層に対向配置される他の導電層、これら両層に挟持される第２絶縁膜からなり、前記同時製造工程は、前記画素電位側容量電極及び前記導電層を同一膜として形成する工程、前記固定電位側容量電極及び前記他の導電層を同一膜として形成する工程及び前記第１絶縁膜及び前記第２絶縁膜を同一膜として形成する工程とのうち、少なくとも一つの工程を含む。
【００５８】
この態様によれば、前記の同時製造工程が、画素電位側容量電極及び導電層、固定電位側容量電極及び他の導電層並びに第１絶縁膜及び第２絶縁膜の少なくとも一組を同一膜として形成することになる。したがって、それに応じた分の製造工程の簡略化、或いは製造コストの低廉化等を図ることができる。
【００５９】
本発明の電気光学装置の製造方法の他の態様では、前記同時製造工程の前に、前記薄膜トランジスタを構成するゲート電極と迂回層とを同一膜として形成する工程を含み、前記迂回層と前記データ線とを接続するためのコンタクトホールを形成する工程と、前記迂回層と前記導電層とを接続するためのコンタクトホールを形成する工程とを含む。
【００６０】
この態様によれば、同時製造工程の前に、迂回層が形成されるとともに、該迂回層は前記データ線及び前記導電層と電気的に接続されることになるから、前述の本発明の電気光学装置の各種態様のうち迂回層を備える電気光学装置を比較的容易に製造することができる。そして、本態様では特に、薄膜トランジスタを構成するゲート電極及び迂回層が同一膜として形成されることから、製造工程の簡略化、或いは製造コストの低廉化等という作用効果は、より効果的に奏されることとなる。
【００６１】
なお、本態様においては、ゲート電極の形成と同時に該ゲート電極を含むように走査線を形成するようにしてもよい。
【００６２】
また、本態様において、ゲート電極及び迂回層は前記同時製造工程の前に形成されることから、該ゲート電極及び迂回層は、蓄積容量及びコンデンサの下に形成されるということになる。
【００６３】
本発明の電気光学装置の製造方法の他の態様では、前記同時製造工程の後に、前記データ線と該データ線に交差する方向に延びるコンデンサ電極用配線を同一膜として形成する工程と、前記コンデンサ電極用配線と前記他の導電層とを接続するためのコンタクトホールを形成する工程とを含む。
【００６４】
この態様によれば、コンデンサ電極用配線が形成されるとともに、該コンデンサ電極用配線は前記他の導電層と電気的に接続されることになるから、前述の本発明の電気光学装置の各種態様のうちコンデンサ電極用配線を備える電気光学装置を比較的容易に製造することができる。そして、本態様では特に、該コンデンサ電極用配線及び前記データ線が同一膜として形成されることから、製造工程の簡略化、或いは製造コストの低廉化等という作用効果は、より効果的に奏されることとなる。
【００６５】
なお、本態様において、データ線及びコンデンサ電極用配線は前記同時製造工程の後に形成されることから、該データ線及びコンデンサ電極用配線は、蓄積容量及びコンデンサの上に形成されるということになる。
【００６６】
この態様では特に、当該電気光学装置は検査回路を更に備えてなり、前記検査回路に接続される配線と、前記データ線及び前記コンデンサ電極用配線とを同一膜として形成する工程と、前記配線及び前記迂回層を接続するためのコンタクトホールを形成する工程とを含むようにするとよい。
【００６７】
このような構成によれば、検査回路に接続される配線と、データ線及びコンデンサ電極用配線とが同一膜として形成されることから、製造工程の簡略化、或いは製造コストの低廉化等という作用効果は、更に効果的に奏されることとなる。また、本構成によれば、迂回層がデータ線及び前記配線との接続に大きな役割を果たし、本発明に係る製造方法により製造される電気光学装置を構成する各種要素のレイアウトを好適に実現することができる。
【００６８】
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む。）を具備してなる。
【００６９】
本発明の電子機器によれば、上述の本発明の電気光学装置を具備してなるから、データ線にコンデンサが付設されていることにより、画像上にデータ線に沿った表示ムラ等が発生するなどということのない、高品質な画像を表示可能な、投射型表示装置（液晶プロジェクタ）、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種電子機器を実現することができる。
【００７０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００７１】
【発明の実施の形態】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００７２】
まず、本発明の実施形態における電気光学装置の画素部における構成について、図１から図３を参照して説明する。ここに図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は図２のＡ−Ａ´断面図である。なお、図３においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００７３】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないが、本実施形態では特に、画像信号Ｓ１、Ｓ２、…、Ｓｎは、Ｎ個のパラレルな画像信号にシリアル−パラレル展開され、Ｎ本の画像信号線１１５から相隣接するＮ本のデータ線６ａ同士に対して、グループ毎に供給可能に構成されている。
【００７４】
画像表示領域外である周辺領域には、データ線６ａの一端（図１中で下端）が、サンプリング回路３０１を構成するスイッチング用回路素子２０２に接続されている。このスイッチング用回路素子としては、図に示すようにｎチャネル型のＴＦＴでも良いし、ｐチャネル型のＴＦＴでもよい。また、相補型等のＴＦＴ等をあてることができる（以下、図１に示す該スイッチング用回路素子２０２を「ＴＦＴ２０２」と呼称する。）。この場合、このＴＦＴ２０２のドレインには、引き出し配線２０６を介して前記データ線６ａの図１中下端が接続され、該ＴＦＴ２０２のソースには、引き出し配線１１６を介して画像信号線１１５が接続されるとともに、該ＴＦＴ２０２のゲートには、データ線駆動回路１０１に接続されたサンプリング回路駆動信号線１１４が接続されている。そして、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１からサンプリング回路駆動信号線１１４を通じてサンプリング信号が供給されるのに応じ、サンプリング回路３０１によりサンプリングされて、各データ線６ａに供給されるように構成されている。
【００７５】
このようにデータ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給してもかまわないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。本実施形態では、図１に示すように、６本のデータ線６ａを一組として、これに対して一時に画像信号が供給されるようになっている。
【００７６】
そして、本実施形態においては特に、これらデータ線６ａの他端（図１中で上端）には、図１に示すようにコンデンサ５０１が付設されている。このコンデンサ５０１は、データ線６ａに接続又は該データ線６ａから延設された導電層（後述する第１導電層５１１及び図４参照）を一方の電極とし、データ線６ａに交差する方向に延び固定電位に維持されたコンデンサ電極用配線５０３に接続又は該コンデンサ電極用配線５０３から延設された他の導電層（後述する第２導電層５１２及び図４参照）を他方の電極とするとともに、これらの間に絶縁膜を挟持して構成されている。このコンデンサ５０１には、各データ線６ａに対して画像信号Ｓ１、Ｓ２、…、Ｓｎを供給すると、そのそれぞれに対応した電位と、コンデンサ電極用配線５０３の固定電位との差に応じた電荷が蓄積されることになる。これにより、データ線６ａ周りにおける容量は適切に確保されることになり、該データ線６ａにおける不定な電圧変動、ひいては画素電極９ａにおける電位変動を抑制することができ、もって画像上にデータ線６ａに沿った表示ムラ等が発生することを未然に防止することが可能となる。なお、このコンデンサ５０１の、より実際的な構成については、後に改めて述べることとする。
【００７７】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００７８】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００７９】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線３ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量線３００を含んでいる。
【００８０】
以下では、上記データ線６ａ、走査線３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、実際の構成について、図２及び図３を参照して説明する。
【００８１】
まず、本実施形態に係る電気光学装置は、図２のＡ−Ａ´線断面図たる図３に示すように、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００８２】
ＴＦＴアレイ基板１０には、図３に示すように、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。このうち画素電極９ａは、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の透明導電性膜からなる。他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。このうち対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなり、前記の配向膜１６及び２２は、例えば、ポリイミド膜等の透明な有機膜からなる。このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、後述のシール材（図１４及び図１５参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、ＴＦＴ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００８３】
一方、図２において、前記画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部９ａ´により輪郭が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、例えばアルミニウム膜等の金属膜あるいは合金膜からなり、走査線３ａは、例えば導電性のポリシリコン膜等からなる。また、走査線３ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するように配置されており、該走査線３ａはゲート電極として機能する。すなわち、走査線３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に走査線３ａの本線部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００８４】
ＴＦＴ３０は、図３に示すように、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、その構成要素としては、上述したようにゲート電極として機能する走査線３ａ、例えばポリシリコン膜からなり走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００８５】
なお、ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【００８６】
一方、図３においては、蓄積容量７０が、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
【００８７】
中継層７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、中継層７１は、後に述べる容量線３００と同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。中継層７１は、画素電位側容量電極としての機能のほか、コンタクトホール８３及び８５を介して、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。
【００８８】
容量線３００は、例えば金属又は合金を含む導電膜からなり固定電位側容量電極として機能する。この容量線３００は、平面的に見ると、図２に示すように、走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、図中、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホール８５に対応する個所が僅かに括れた括れ部とを備えている。このうち突出部は、走査線３ａ上の領域及びデータ線６ａ下の領域を利用して、蓄積容量７０の形成領域の増大に貢献する。また、容量線３００は、好ましくは、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。
【００８９】
誘電体膜７５は、図３に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜、ＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００９０】
図２及び図３においては、上記のほか、ＴＦＴ３０の下側に、下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、格子状にパターニングされており、これにより各画素の開口領域を規定している。なお、開口領域の規定は、図２中のデータ線６ａと、これに交差するよう形成された容量線３００とによっても、なされている。また、下側遮光膜１１ａについても、前述の容量線３００の場合と同様に、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００９１】
また、ＴＦＴ３０下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００９２】
加えて、走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３がそれぞれ開孔された第１層間絶縁膜４１が形成されている。
【００９３】
第１層間絶縁膜４１上には、中継層７１、及び容量線３００が形成されており、これらの上には高濃度ソース領域１ｄへ通じるコンタクトホール８１及び中継層７１へ通じるコンタクトホール８５がそれぞれ開孔された第２層間絶縁膜４２が形成されている。
【００９４】
なお、本実施形態では、第１層間絶縁膜４１に対しては、約１０００℃の焼成を行うことにより、半導体層１ａや走査線３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第２層間絶縁膜４２に対しては、このような焼成を行わないことにより、容量線３００の界面付近に生じるストレスの緩和を図るようにしてもよい。
【００９５】
加えて更に、第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には中継層７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。
【００９６】
第３層間絶縁膜４３の表面は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良を低減する。
【００９７】
ただし、このように第３層間絶縁膜４３に平坦化処理を施すのに代えて、又は加えて、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜４１及び第２層間絶縁膜４２のうち少なくとも一つに溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより、平坦化処理を行ってもよい。
【００９８】
（データ線に付設されたコンデンサについての構成）
以下では、本実施形態において特徴的な、データ線６ａに付設されたコンデンサ５０１の構成について、図４乃至図６は参照しながら、より詳細に説明する。ここに図４は、本実施形態に係るコンデンサを示す平面図であり、図５は図４のＢ−Ｂ´断面図である。また、図６は、本実施形態に係るコンデンサとその周囲の他の要素との配置関係を概念的に示す斜視図である。なお、図５及び図６においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図６では、コンデンサの配置関係を示すことを主な目的としているため、例えば誘電体膜７５や各層間絶縁膜等図５において図示されている要素の幾つかについて、その図示を省略している。
【００９９】
本実施形態において、コンデンサ５０１は、画像表示領域１０ａ外、且つ、データ線６ａの図４中上端の側に設けられている。なお、データ線６ａの図４中下端の側にはサンプリング回路３０１及びデータ線駆動回路１０１が接続されている（図４において不図示、図１参照）。
【０１００】
より詳しくは、このコンデンサ５０１は、データ線６ａに接続された第１導電層５１１を一方の電極とし、データ線６ａに交差する方向に延び、固定電位に維持されたコンデンサ電極用配線５０３に接続された第２導電層５１２を他方の電極とするとともに、これらの間に誘電体膜７５を挟持して構成されている。
【０１０１】
このうち、まず、第１導電層５１１は、図５及び図６に示すように、第１層間絶縁膜４１上に形成されている。すなわち、図５と図３とを対比するとわかるように、該第１導電層５１１は、蓄積容量７０を構成する中継層７１と同一膜として形成されている。
【０１０２】
また、この第１導電層５１１は、コンタクトホール５８１及び５８２、そして迂回層５２０を介してデータ線６ａと相互に接続されている。ここにコンタクトホール５８１は、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通して開孔されたものであり、コンタクトホール５８２は、第１層間絶縁膜４１に開孔されたものである。また、迂回層５２０は、下地絶縁膜１２上に形成されたものであり、図５と図３とを対比するとわかるように、走査線３ａと同一膜として形成されている。これにより、第１導電層５２０は、データ線６ａと同一の電位を有する。
【０１０３】
更に、この迂回層５２０には、コンタクトホール５８３を介して、検査回路用配線６０ａが接続されている。この検査回路用配線６０ａは、データ線６ａと同一膜として形成されている。検査回路用配線６０ａの先には、図４に示すように、検査回路７０１が接続されており、該検査回路は複数のＴＦＴ７０２を含むものとなっている。また、このＴＦＴ７０２には、前述の検査回路用配線６０ａとは別に、配線７０３が接続されている。
【０１０４】
一方、第２導電層５１２は、図５及び図６に示すように、第１導電層５１１上に形成された誘電体膜７５の上に、該第１導電層５１１と対向するように形成されている。この第２導電層５１２は、第２層間絶縁膜４２上に形成されたコンデンサ電極用配線５０３に、コンタクトホール５８４を介して接続されている。
【０１０５】
ここでコンデンサ電極用配線５０３は、データ線６ａに交差する方向に延びデータ線６ａと同一膜として形成されている。すなわち、データ線６ａが上述のようにアルミニウムを含んで形成される場合においては、コンデンサ電極用配線５０３もまた、アルミニウムを含んで形成されることになる。このように、コンデンサ電極用配線５０３が、アルミニウム等の低抵抗な材料を含んで形成されるならば、その配線遅延等が問題にならない。
【０１０６】
なお、これら第１導電層５１１及びコンデンサ用電極配線５０３と、前述の検査回路用配線６０ａの三者は、図５に示すように、同一膜として形成されるようになっている。
【０１０７】
また、このコンデンサ電極用配線５０３は、対向電極２１に固定電位を供給するための定電位源（本発明にいう「第１電源」に該当する。）、或いはデータ線駆動回路１０１や走査線駆動回路１０４等に固定電位を供給するための定電位源（本発明にいう「第２電源」に該当する。）に接続されることにより（不図示）、固定電位とされており、これにより、第２導電層５１２もまた、固定電位とされている。
【０１０８】
本実施形態においては、このようにコンデンサ電極用配線５０３ないし第２導電層５１２を固定電位とするためには、対向電極２１を固定電位とするための電源、又はデータ線駆動回路若しくは走査線駆動回路に供給される固定電位を供給するための電源のいずれか利用可能であり、いずれにせよ、該コンデンサ電極用配線５０３ないし第２導電層５１２のために、特別に電源を設ける必要がないから、その分、装置構成の簡略化を実現することができる。
【０１０９】
最後に、当該コンデンサ５０１の絶縁層たる誘電体膜７５は、その名称及び符号から明らかなように、前述した蓄積容量７０の誘電体膜７５と同一のものである。すなわち、誘電体膜７５は、コンデンサ５０１及び蓄積容量７０において共用される形となっている。
【０１１０】
このような構成となる電気光学装置においては、次のような作用効果が奏されることになる。第一に、データ線６ａにコンデンサ５０１が付設されていることにより、従来見られていたような、画像上におけるデータ線６ａに沿った表示ムラ等の発生を抑制することができる。これは、コンデンサ５０１の存在により、データ線６ａ周りの容量を適切に確保できることにより、該データ線６ａにおける電位の変動、ひいてはこれに起因する画素電極９ａにおける電位変動が抑制されることになるからである。
【０１１１】
ちなみに、このような作用効果は、データ線６ａに対する画像信号の供給を、相隣接する複数のデータ線６ａに対して同時に実施するような場合において、より効果的に享受することが可能となる。というのも、前述のような表示ムラは、このような場合においてより顕著に現れる、ないしは視認されやすくなるからである。以下、このような事情を、図７を参照しながら説明することとする。ここに図７は、データ線に画像信号が供給される様子を図式的に示した斜視図である。なお、図７においては、本来示されるべきコンタクトホール等は図示されておらず、本実施形態に係る主要な作用効果を説明するための必要最小限の構成たるデータ線６ａ及び画素電極９ａのみが示されている。
【０１１２】
この図７において、本実施形態に係る電気光学装置では、データ線６ａに供給される画像信号が、１本のシリアル信号を、シリアル−パラレル変換することにより得られる６本のパラレル信号からなっている。つまり、画像信号の供給は、６本のデータ線６ａからなるグループ毎同時に行われることになる。このような画像信号の供給方法の場合、該画像信号の供給を現に受けている供給グループ６０１Ｇに相隣接する非供給グループ６０２Ｇに属するデータ線６ａについては、当然ながら画像信号が供給されないことになる。なお、図７においては、黒く塗りつぶされたデータ線６ａが、画像信号の供給を現に受けているデータ線であることを示しており、そうでないデータ線６ａが、画像信号の供給を受けていないデータ線であることを示している（この図の次の段階においては、例えば供給グループ６０１Ｇの右隣（又は左隣）の非供給グループ６０２Ｇにおける６本のデータ線６ａに画像信号が供給されるなどということになる。）。
【０１１３】
ここで、供給グループ６０１Ｇに着目すると、図中最左端に位置するデータ線６ａ１と図中最右端に位置するデータ線６ａ２とに対応する画素電極９ａ（図中符号９１参照）には、一般に電位の変動が生じやすい状況にある。すなわち、該データ線６ａ１及び６ａ２周りの容量（例えば、該データ線の配線容量、或いは該データ線と他の配線及び対向電極との重なり合いにより生じる容量）が相当程度小さいと、サンプリング回路３０１を構成するＴＦＴ２０２のゲート・ドレイン間の寄生容量の影響により、該データ線６ａ１及び６ａ２に書き込まれる画像信号電位のプッシュダウン量がより大きくなってしまうことにより、これらデータ線６ａ１及び６ａ２における電位変動が大きくなってしまう。すると、これらデータ線６ａ１及び６ａ２に対応するよう配列されている画素電極９ａの電位変動がもたらされ、その結果、該データ線６ａ１及び６ａ２に沿うような表示ムラが画像上に現れることとなってしまうのである。
【０１１４】
より具体的には、次のようである。すなわち、データ線６ａに書き込まれる画像信号電位のプッシュダウン量をΔＶとすると、
ΔＶ＝ΔＶｄ×（ＣＧＤ／（ＣＧＤ＋ＣＳＴ））
なる関係がある。ここにΔＶｄは、データ線６ａ１及び６ａ２における電位変化量、ＣＧＤはサンプリング回路３０１を構成するＴＦＴ２０２のゲート・ドレイン間の寄生容量、ＣＳＴはデータ線と他の配線及び対向電極２１との重なり合いで生じる寄生容量を、それぞれ表している。この式からわかるように、データ線６ａ１及び６ａ２の幅を狭くする、即ち容量ＣＳＴを小さくすると、寄生容量ＣＧＤの影響が大きくなるため、プッシュダウン量ΔＶは大きくなってしまうのである。
【０１１５】
また、データ線６ａ１及び６ａ２には、これらに相隣接するように画像信号の供給されていないデータ線６ａ（即ち、図７中データ線６ａ１の左隣に位置するデータ線６ａ及びデータ線６ａ２の右隣に位置するデータ線６ａ）が存在していることから、該データ線６ａと画素電極９ａとの間には無視し得ない寄生容量が生じることになる。これによっても、図７中符号９１内に示される画素電極９ａにおいて、電位変動が生じやすい状況が生まれているということができる。
【０１１６】
以上のようなことから結局、当該画素電極９ａには、画像信号に正確に対応した電界が印加されないことになる。よって、図７のような場合には、データ線６ａ１及び６ａ２にほぼ沿った形で、画像上に表示ムラが現れるという不具合が生じることとなる。しかも、この例のように、６本ごとのデータ線６ａに応じて表示ムラが表れる場合には、画像上における視認がなされやすくなり、事態はより深刻だといえる。
【０１１７】
しかるに、本実施形態においては、図１、図４乃至図６に示したように、データ線６ａには、コンデンサ５０１が設けられている。したがって、図７では、供給グループ６０１Ｇに属するデータ線６ａ、とりわけその両端に位置するデータ線６ａ１及び６ａ２における電位の変動は抑制されることになり、これに起因する画素電極９ａの電位変動は殆ど生じないこととなる。
【０１１８】
以上のように、本実施形態の電気光学装置によれば、従来に見られていたような、データ線６ａに沿った表示ムラの発生を極力抑制することが可能となるのである。
【０１１９】
また第二に、本実施形態に係るコンデンサ５０１は、図５と図３との対比から明らかなように、蓄積容量７０を構成する部材と、製造工程段階において同一機会に形成されるようになっている。具体的には、上でも述べたように、第１導電層５１１は中継層７１と、第２導電層５１２は容量線３００と、それぞれ同一膜として形成されている。そして、誘電体膜７５は、コンデンサ５０１と蓄積容量７０とで共用とされている。本実施形態では更に、走査線３ａと迂回層５２０が同一膜として形成され、データ線６ａ、コンデンサ電極用配線５０３及び検査回路用配線６０ａが同一膜として形成されている。
【０１２０】
このように、本実施形態においては、コンデンサ及びこれに関連する構成は、画像表示領域内に形成される構成（走査線３ａ及びデータ線６ａ、蓄積容量７０等）と同時に形成されるようになっているため、その分、製造工程の簡略化、或いは製造コストの低廉化等を図ることができる。
【０１２１】
さらに第三に、本実施形態においては、データ線６ａを中心として、その一端にサンプリング回路３０１及びデータ線駆動回路１０１等が、他端にコンデンサ５０１及び検査回路７０１が接続される形態となっていることから、これら各種構成要素の配置関係が好適となる。特に、この場合、コンデンサ５０１を構成する第１導電層５１１に電位が供給されるのは、データ線６ａに連なる画素電極９ａへの電位供給の後であるから、該コンデンサ５０１が途中に介在している場合に生じ得る悪影響を被るおそれがない。加えて、本実施形態においては、データ線６ａ及び検査回路７０１の接続は、迂回層５２０を介して行われているため、これらとコンデンサ５０１等の配置関係の決定を、無理なく、且つ、大面積を要することなく実現することができる（図５参照）。
【０１２２】
なお、上述において、コンデンサ５０１は、図４等に示したように、データ線６ａと略同一の幅を有する第１導電層５１１及び第２導電層５１２を一対の電極として備えるように構成されていたが、本発明は、このような形態に限定されるものではない。例えば、図４と同趣旨となる図８に示すように、データ線６ａの幅よりも大きい幅を有する第１導電層５１１Ａ及び第２導電層５１２Ａを一対の電極として備えたコンデンサ５０１Ａを構成してもよい。このような形態によれば、上述の実施形態に比べて、その電極面積がより広くなっており、その容量値が相対的に増大することになる。あるいは、Ｙ方向の距離が小さくても効率よく容量を確保できるため、電気光学装置を小型化することができる。したがって、このような形態によれば、データ線６ａ周りの容量をより適切に確保することが可能となり、上述にも増して、データ線６ａ及び画素電極９ａにおける電位変動の危険性、これに起因するデータ線６ａに沿った画像上における表示ムラ発生の危険性を低減することができる。
【０１２３】
また、上述において、コンデンサ５０１は、第１導電層５１１及び第２導電層５１２を一対の電極として備えるように構成されていたが、本発明は、このような形態に限定されるものではない。
【０１２４】
例えば、図６と同趣旨となる図９に示すように、データ線６ａそれ自体が延設されて導電層５１１Ｅが形成されることで、コンデンサ５０１Ｅが形成されるような態様であってもよい。この場合、該導電層５１１Ｅ及び検査回路用配線６０ａＥは、データ線６ａと同一材料からなり、外観上、該データ線６ａと明瞭な区別なきものとして形成されることになる。換言すれば、該導電層５１１Ｅは、データ線６ａそのものの一部が、本発明に係る「コンデンサ」の一方の電極を構成すると見ることができる。また、この場合においては、迂回層５２０を設ける必要は必ずしもない（図９における破線参照）。
【０１２５】
また、図９に示す形態を更に進めて、図１０に示すように、コンデンサ電極用配線５０３Ｅそれ自体が、前述にいう第２導電層５１２としての役割を担うような形態としてもよい。この場合においては、導電層５１２Ｅは、コンデンサ電極用配線５０３Ｅと同一材料からなり、外観上、該コンデンサ電極用配線５０３Ｅと明瞭な区別なきものとして形成されることになる。換言すれば、該導電層５１２Ｅは、コンデンサ電極用配線５０３Ｅそのものの一部が、本発明に係る「コンデンサ」の他方の電極を構成すると見ることができる。
【０１２６】
（電気光学装置の製造方法）
以下では、本実施形態に係る電気光学装置の製造方法について、図１１乃至図１３を参照しながら説明する。ここに図１１乃至図１３は、製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図（図中左方）及び図３の断面図のうち半導体層１ａ付近に係る部分（図中右方）に関して、順を追って示す工程図である。
【０１２７】
まず、図１１の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気で約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスでＴＦＴアレイ基板１０に生じる歪が少なくなるように前処理しておく。続いて、このように処理されたＴＦＴアレイ基板１０の画像表示領域内に関し、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚の遮光膜を形成する。そして、フォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜１１ａを形成する。続いて、下側遮光膜１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。また、該下地遮光膜１２は、画像表示領域内外双方に形成される。
【０１２８】
続いて、画像表示領域内における下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間のアニール処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。続いて、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧ＣＶＤ法等により上層ゲート絶縁膜を形成することにより、一層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【０１２９】
続いて、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【０１３０】
次に、図１１の工程（２）に示すように、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンの走査線３ａを形成する。この際、本実施形態においては特に、この走査線３ａの形成と同時に、画像表示領域外においては、迂回層５２０が形成されることになる。すなわち、前述のフォトリソグラフィ及びエッチングにより所定パターンの走査線３ａが形成されるのと同時に、やはり所定パターン（図４参照）を有する迂回層５２０が同一膜として形成されることになる。
【０１３１】
次に、前記半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。ここでは、ＴＦＴ３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明すると、具体的にまず、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ´となる。このとき走査線３ａがマスクの役割を果たすことによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃは自己整合的に形成されることになる。次に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、Ｐ等のＶ続元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。
【０１３２】
なお、このように低濃度と高濃度の２段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａ（ゲート電極）をマスクとして、Ｐイオン・Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより、走査線３ａは更に低抵抗化される。
【０１３３】
次に、図１１の工程（３）に示すように、走査線３ａ上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜４１の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃程度の高温でアニール処理し、第１層間絶縁膜４１の膜質を向上させておく。
【０１３４】
続いて、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３を開孔する。この際、本実施形態においては、画像表示領域外において、前述の迂回層５２０に通ずるようにコンタクトホール５８２も同時に開孔する。
【０１３５】
次に、図１１の工程（４）に示すように、第１層間絶縁膜４１上に、ポリシリコン膜や、あるいはＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚に形成する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつ中継層７１を形成する。この際、本実施形態においては特に、この中継層７１の形成と同時に、画像表示領域外においては、第１導電層５１１が形成されることになる。すなわち、前述のフォトリソグラフィ及びエッチングにより所定パターンの中継層７１が形成されるのと同時に、やはり所定パターン（図４参照）を有する第１導電層５１１が同一膜として形成されることになる。
【０１３６】
次に、図１２の工程（５）に示すように、減圧ＣＶＤ法やプラズマＣＶＤ法等により、ＨＴＯ膜、窒化シリコン膜、ＴａＯｘ膜等からなる誘電体膜７５を、中継層７１上に形成する。この誘電体膜７５は、絶縁膜２の場合と同様に、単層膜又は多層膜のいずれから構成してもよく、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜７５を薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下のごく薄い絶縁膜となるように形成すると有利である。本実施形態では、該誘電体膜７５は、画像表示領域外においても形成される。これにより、該誘電体膜７５は、中継層７１の上のみならず、該中継層７１と同一膜として形成された前記第１導電層５１１の上にも形成されることになる。
【０１３７】
次に、図１２の工程（６）に示すように、誘電体膜７５上に、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ等の金属合金膜の金属膜を、スパッタリングにより、約１００〜５００ｎｍ程度の膜厚に形成する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつ容量線３００を形成する。これにより、該容量線３００と前述の中継層７１及び誘電体膜７５とによって、蓄積容量７０が完成する。
【０１３８】
そして、本実施形態では特に、この容量線３００の形成と同時に、画像表示領域外においては、第２導電層５１２が形成されることになる。すなわち、前述のフォトリソグラフィ及びエッチングにより所定パターンの容量線３００が形成されるのと同時に、やはり所定パターン（図４参照）を有する第２導電層５１２が同一膜として形成されることになる。これにより、本実施形態では、前述の蓄積容量７０の完成と同時に、第１導電層５１１、第２導電層５１２及び誘電体膜７５によって、コンデンサ５０１もまた同時に完成することとなる。
【０１３９】
次に、図１２の工程（７）に示すように、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。この第２層間絶縁膜４２の膜厚は、例えば約５００〜１５００ｎｍ程度とする。続いて、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１を開孔する。この際、本実施形態においては、画像表示領域外において、前述の迂回層５２０に通ずるようにコンタクトホール５８１及び５８３も同時に開孔する。また、画像表示領域外の第２層間絶縁膜４２については更に、前記の第２導電層５１２に通ずるように、コンタクトホール５８４もまた開孔しておく。
【０１４０】
次に、図１３の工程（８）に示すように、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍ程度の厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線６ａを形成する。この際、本実施形態においては特に、このデータ線６ａの形成と同時に、画像表示領域外においては、コンデンサ電極用配線５０３及び検査回路７０１へと続く検査回路用配線６０ａが形成されることになる。すなわち、前述のフォトリソグラフィ及びエッチングにより所定パターンのデータ線６ａが形成されるのと同時に、やはり所定パターン（図４参照）を有するコンデンサ電極用配線５０３及び検査回路用配線６０ａが同一膜として形成されることになる。
【０１４１】
次に、図１３の工程（９）に示すように、データ線６ａ上を覆うように、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。この第３層間絶縁膜４３の膜厚は、例えば約５００〜１５００ｎｍ程度とする。続いて、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、不図示のコンタクトホール８５（図１から図３参照）を開孔する。続いて、第３層間絶縁膜４３上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する。なお、当該電気光学装置を、反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料によって画素電極９ａを形成してもよい。
【０１４２】
そして最後に、画素電極９ａの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
【０１４３】
他方、対向基板２０については、ガラス基板等がまず用意され、額縁としての遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。なお、これらの遮光膜は、導電性である必要はなく、Ｃｒ、Ｎｉ、Ａｌ等の金属材料のほか、カーボンやＴｉをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。
【０１４４】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。さらに、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１４５】
最後に、上述のように、各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１４６】
以上説明した製造プロセスにより、前述した第１実施形態の電気光学装置を製造できる。
【０１４７】
以上説明したように、本実施形態に係る電気光学装置の製造方法では、コンデンサ５０１を構成する部材と蓄積容量７０を構成する部材とは、製造工程段階において同一機会に形成されるようになっている。具体的には、上でも述べたように、第１導電層５１１は中継層７１と、第２導電層５１２は容量線３００と、それぞれ同一膜として形成されている。そして、誘電体膜７５は、コンデンサ５０１と蓄積容量７０とで共用とされている。本実施形態では更に、走査線３ａと迂回層５２０が同一膜として形成され、データ線６ａ、コンデンサ電極用配線５０３及び検査回路用配線６０ａが同一膜として形成されている。
【０１４８】
このように、本実施形態においては、コンデンサ５０１及びこれに関連する構成は、画像表示領域内に形成される構成（走査線３ａ及びデータ線６ａ、蓄積容量７０等）と同時に形成されるようになっているため、その分、製造工程の簡略化、或いは製造コストの低廉化等を図ることができる。
【０１４９】
（電気光学装置の全体構成）
以下では、以上のように構成された本実施形態における電気光学装置の全体構成を図１４及び図１５を参照して説明する。なお、図１４は、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板２０の側からみた平面図であり、図１５は図１４のＨ−Ｈ´断面図である。
【０１５０】
図１４及び図１５において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【０１５１】
シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５２中には、本実施形態における電気光学装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバ、あるいはガラスビーズ等のギャップ材（スペーサ）が散布されている。あるいは、当該電気光学装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層５０中に含まれてよい。
【０１５２】
シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定のタイミングで供給することにより、走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する二辺に沿って設けられている。
【０１５３】
なお、走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでもよいことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。
【０１５４】
ＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナ部の少なくとも一箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。
【０１５５】
図１５において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１のほか、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【０１５６】
なお、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１５７】
また、上述した各実施形態においては、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０上に設ける代わりに、例えばＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には、それぞれ、例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ ＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
【０１５８】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１６は、投射型カラー表示装置の図式的断面図である。
【０１５９】
図１６において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１６０】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。
【図２】本発明の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ´断面図である。
【図４】本発明の実施形態の電気光学装置におけるコンデンサが形成された平面図である。
【図５】図５のＢ−Ｂ´断面図である。
【図６】図４及び図５に示すコンデンサとその周囲の他の要素との配置関係を概念的に示す斜視図である。
【図７】データ線に画像信号が供給される様子を図式的に示した斜視図である。
【図８】図４と同趣旨の図であって、コンデンサの電極たる第１導電層及び第２導電層がデータ線よりも幅広に形成されている場合における平面図である。
【図９】図６と同趣旨の図であって、データ線それ自体の一部が本実施形態に係るコンデンサの一方の電極を構成する場合について示すものである。
【図１０】図６と同趣旨の図であって、コンデンサ電極用配線それ自体の一部が本実施形態に係るコンデンサの他方の電極を構成する場合について示すものである。
【図１１】製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図（図中左方）及び図３の断面図のうち半導体層１ａ付近に係る部分（図中右方）に関して、順を追って示す工程図（その１）である。
【図１２】製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図（図中左方）及び図３の断面図のうち半導体層１ａ付近に係る部分（図中右方）に関して、順を追って示す工程図（その２）である。
【図１３】製造プロセスの各工程における電気光学装置の積層構造を、図５の断面図（図中左方）及び図３の断面図のうち半導体層１ａ付近に係る部分（図中右方）に関して、順を追って示す工程図（その３）である。
【図１４】本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。
【図１５】図１４のＨ−Ｈ´断面図である。
【図１６】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
３ａ…走査線 ６ａ…データ線 ９ａ…画素電極 ３０…ＴＦＴ １０…ＴＦＴアレイ基板 ７０…蓄積容量 ７１…中継層 ３００…容量線７５…誘電体膜 ５０１、５０１Ａ…コンデンサ ５１１…第１導電層５１２…第２導電層 ５０３…コンデンサ電極用配線 ５２０…迂回層
６０ａ…検査回路用配線 ５８１、５８２、５８３…コンタクトホール
Claims (19)
- 基板上に、
一定方向に延在するデータ線と、該データ線に交差するように延在する走査線と、
前記走査線及び前記データ線の交差領域に対応するように配置された画素電極及び画素スイッチング用素子と、
前記データ線に接続又は前記データ線から延設された導電層をその一方の電極として含むコンデンサと、
を備えたことを特徴とする電気光学装置。 - 前記データ線に交差する方向に延びるコンデンサ電極用配線を更に備えてなり、
前記コンデンサを構成する他方の電極は、前記コンデンサ電極用配線に接続された又は前記コンデンサ電極用配線から延設された他の導電層を含むことを特徴とする請求項１に記載の電気光学装置。 - 前記コンデンサ電極用配線は固定電位とされていることを特徴とする請求項２に記載の電気光学装置。
- 前記基板に対向配置された対向基板と、該対向基板上に形成され前記画素電極に対向するように配置された対向電極と、該対向基板及び前記基板のいずれか一方に配置され前記走査線及び前記データ線並びに前記画素電極を駆動するための駆動回路と、前記対向電極に固定電位を供給する第１電源と、前記駆動回路に固定電位を供給する第２電源とを更に備え、
前記コンデンサ電極用配線は、前記第１電源又は前記第２電源に接続されることにより、固定電位とされていることを特徴とする請求項３に記載の電気光学装置。 - 前記コンデンサ電極用配線は、低抵抗材料から構成されることを特徴とする請求項２乃至４のいずれか一項に記載の電気光学装置。
- 前記データ線の一端の側には、該データ線を駆動するためのデータ線駆動回路が更に備えられてなり、
前記データ線の他端の側には、前記コンデンサが設けられていることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。 - 前記データ線の一端の側には、該データ線を駆動するためのデータ線駆動回路が更に備えられてなり、
前記データ線の他端の側には、当該電気光学装置の動作を検査するための検査回路が更に備えられていることを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。 - 前記画素電極及び画素スイッチング用素子に接続された蓄積容量を更に備え、
前記コンデンサを構成する部材の少なくとも一部は、前記蓄積容量を構成する部材の少なくとも一部と、製造工程段階において同一の機会に形成されていることを特徴とする請求項１乃至７のいずれか一項に記載の電気光学装置。 - 前記コンデンサ電極用配線及び前記コンデンサは、製造工程段階において同一の機会に形成されていることを特徴とする請求項２乃至８のいずれか一項に記載の電気光学装置。
- 前記データ線及び前記導電層それぞれに接続された迂回層を更に備えてなり、
該迂回層は、前記走査線と製造工程段階において同一の機会に形成されていることを特徴とする請求項８又は９に記載の電気光学装置。 - 前記データ線の一端の側には、該データ線を駆動するためのデータ線駆動回路が備えられており、
前記データ線の他端の側には、前記コンデンサ及び当該電気光学装置の動作を検査するための検査回路が更に備えられており、
前記検査回路は、前記データ線と前記迂回層を介して接続されていることを特徴とする請求項１０に記載の電気光学装置。 - 前記導電層の前記一方の電極となるべき部位は、前記データ線に比べて幅広に形成されていることを特徴とする請求項１乃至１１のいずれか一項に記載の電気光学装置。
- 前記データ線は複数本存在しており、
これら複数本のデータ線は、一時に画像信号の供給対象とされる複数の組に区別されることを特徴とする請求項１乃至１２のいずれか一項に記載の電気光学装置。 - 基板上に一定方向に延在するデータ線、該データ線に交差するように延在する走査線、該走査線及び前記データ線の交差領域に対応するように配置された画素電極及び薄膜トランジスタ、該画素電極及び薄膜トランジスタに接続される蓄積容量並びに前記データ線に接続又は延設されたコンデンサを備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記コンデンサを構成する部材の少なくとも一部と、前記蓄積容量を構成する部材の少なくとも一部とを同一膜として形成する同時製造工程
を含むことを特徴とする電気光学装置の製造方法。 - 前記蓄積容量は、前記画素電極及び前記薄膜トランジスタに接続される画素電位側容量電極、該画素電位側容量電極に対向配置される固定電位側容量電極、これら両電極に挟持される第１絶縁膜からなり、
前記コンデンサは、前記データ線に接続又は延設された導電層、該導電層に対向配置される他の導電層、これら両層に挟持される第２絶縁膜からなり、
前記同時製造工程は、
前記画素電位側容量電極及び前記導電層を同一膜として形成する工程、前記固定電位側容量電極及び前記他の導電層を同一膜として形成する工程及び前記第１絶縁膜及び前記第２絶縁膜を同一膜として形成する工程とのうち、少なくとも一つの工程を含むことを特徴とする請求項１４に記載の電気光学装置の製造方法。 - 前記同時製造工程の前に、
前記薄膜トランジスタを構成するゲート電極と迂回層とを同一膜として形成する工程を含み、
前記迂回層と前記データ線とを接続するためのコンタクトホールを形成する工程と、
前記迂回層と前記導電層とを接続するためのコンタクトホールを形成する工程と
を含むことを特徴とする請求項１４又は１５に記載の電気光学装置の製造方法。 - 前記同時製造工程の後に、
前記データ線と該データ線に交差する方向に延びるコンデンサ電極用配線を同一膜として形成する工程と、
前記コンデンサ電極用配線と前記他の導電層とを接続するためのコンタクトホールを形成する工程と
を含むことを特徴とする請求項１４乃至１６のいずれか一項に記載の電気光学装置の製造方法。 - 当該電気光学装置は検査回路を更に備えてなり、
前記検査回路に接続される配線と、前記データ線及び前記コンデンサ電極用配線とを同一膜として形成する工程と、
前記配線及び前記迂回層を接続するためのコンタクトホールを形成する工程とを含むことを特徴とする請求項１４乃至１７のいずれか一項に記載の電気光学装置の製造方法。 - 請求項１乃至１３のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002286145A JP3979249B2 (ja) | 2002-09-30 | 2002-09-30 | 電気光学装置及びその製造方法並びに電子機器 |
| US10/657,141 US7164408B2 (en) | 2002-09-30 | 2003-09-09 | Electro-optical device, method of manufacturing the same, and electronic apparatus |
| CNB031264050A CN100378553C (zh) | 2002-09-30 | 2003-09-27 | 电光装置及其制造方法和电子设备 |
| CN03280031.2U CN2687713Y (zh) | 2002-09-30 | 2003-09-28 | 电光装置和电子设备 |
| KR1020030067406A KR100598435B1 (ko) | 2002-09-30 | 2003-09-29 | 전기 광학 장치 및 그 제조 방법, 및 전자 기기 |
| TW092127012A TWI235974B (en) | 2002-09-30 | 2003-09-30 | Opto-electronic device and production method thereof and electronic machine |
| KR20-2003-0030753U KR200336100Y1 (ko) | 2002-09-30 | 2003-09-30 | 전기 광학 장치 및 전자 기기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002286145A JP3979249B2 (ja) | 2002-09-30 | 2002-09-30 | 電気光学装置及びその製造方法並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004125887A true JP2004125887A (ja) | 2004-04-22 |
| JP3979249B2 JP3979249B2 (ja) | 2007-09-19 |
Family
ID=32279274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002286145A Expired - Fee Related JP3979249B2 (ja) | 2002-09-30 | 2002-09-30 | 電気光学装置及びその製造方法並びに電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7164408B2 (ja) |
| JP (1) | JP3979249B2 (ja) |
| KR (2) | KR100598435B1 (ja) |
| CN (2) | CN100378553C (ja) |
| TW (1) | TWI235974B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007199189A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| EP1821284A2 (en) | 2006-02-21 | 2007-08-22 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2008008942A (ja) * | 2006-06-27 | 2008-01-17 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
| JP2009122258A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2011237776A (ja) * | 2010-04-12 | 2011-11-24 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2015004910A (ja) * | 2013-06-24 | 2015-01-08 | セイコーエプソン株式会社 | 電気光学パネル及び電子機器 |
| US9478183B2 (en) | 2011-04-15 | 2016-10-25 | Sharp Kabushiki Kaisha | Display device and display method |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3700714B2 (ja) | 2002-06-21 | 2005-09-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100662978B1 (ko) * | 2004-08-25 | 2006-12-28 | 삼성에스디아이 주식회사 | 발광 표시장치와 그의 구동방법 |
| KR20060019845A (ko) * | 2004-08-30 | 2006-03-06 | 삼성에스디아이 주식회사 | 전자 방출 소자 |
| KR100840116B1 (ko) * | 2005-04-28 | 2008-06-20 | 삼성에스디아이 주식회사 | 발광 표시장치 |
| KR101236726B1 (ko) * | 2006-06-30 | 2013-02-25 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| US8259248B2 (en) * | 2006-12-15 | 2012-09-04 | Seiko Epson Corporation | Electrooptic device and electronic device |
| KR20080101242A (ko) * | 2007-05-16 | 2008-11-21 | 팅크웨어(주) | 측위 오차를 이용한 내비게이션 맵매칭 방법 및 시스템 |
| JP2010039229A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 表示装置 |
| TWI401494B (zh) * | 2009-03-06 | 2013-07-11 | Hannstar Display Corp | 接地結構 |
| KR101605435B1 (ko) * | 2009-12-14 | 2016-03-23 | 삼성디스플레이 주식회사 | 표시 패널 |
| CN103035734A (zh) | 2011-10-07 | 2013-04-10 | 元太科技工业股份有限公司 | 金属氧化物薄膜晶体管 |
| WO2014174764A1 (ja) * | 2013-04-24 | 2014-10-30 | パナソニックＩｐマネジメント株式会社 | タッチパネル |
| CN103700669A (zh) * | 2013-12-19 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN105206601B (zh) * | 2015-10-19 | 2019-03-12 | 京东方科技集团股份有限公司 | 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法 |
| CN105679765A (zh) * | 2016-01-12 | 2016-06-15 | 武汉华星光电技术有限公司 | Tft阵列基板结构 |
| EP3465339A4 (en) * | 2016-05-31 | 2019-04-17 | E Ink Corporation | REAR PANELS FOR ELECTROOPTICAL INDICATIONS |
| TWI652815B (zh) * | 2017-12-18 | 2019-03-01 | 友達光電股份有限公司 | 顯示面板 |
| CN108205228A (zh) * | 2018-01-03 | 2018-06-26 | 上海天马有机发光显示技术有限公司 | 显示面板和显示装置 |
| US11011315B2 (en) * | 2018-06-20 | 2021-05-18 | Tdk Corporation | Thin film capacitor, manufacturing method therefor, and multilayer circuit board embedded with thin film capacitor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH032731A (ja) | 1989-05-31 | 1991-01-09 | Toshiba Corp | アクティブマトリクス型液晶表示素子 |
| JPH055866A (ja) | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
| JPH0728090A (ja) | 1993-07-14 | 1995-01-31 | Toshiba Corp | 液晶表示装置及びその製造方法 |
| JPH09265110A (ja) * | 1996-03-28 | 1997-10-07 | Toshiba Corp | アクティブマトリックスパネル |
| TW374852B (en) * | 1996-06-10 | 1999-11-21 | Toshiba Corp | Display device |
| CN1111754C (zh) | 1997-03-26 | 2003-06-18 | 精工爱普生株式会社 | 液晶装置、电光装置及使用了这种装置的投影型显示装置 |
| JP3900714B2 (ja) | 1997-10-31 | 2007-04-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| EP2189839A1 (en) * | 1997-10-31 | 2010-05-26 | Seiko Epson Corporation | Electrooptical apparatus and electronic device |
| KR100685942B1 (ko) * | 2000-08-30 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| JP2001352072A (ja) | 2001-03-26 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
| JP4306142B2 (ja) * | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
-
2002
- 2002-09-30 JP JP2002286145A patent/JP3979249B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-09 US US10/657,141 patent/US7164408B2/en not_active Expired - Fee Related
- 2003-09-27 CN CNB031264050A patent/CN100378553C/zh not_active Expired - Fee Related
- 2003-09-28 CN CN03280031.2U patent/CN2687713Y/zh not_active Expired - Lifetime
- 2003-09-29 KR KR1020030067406A patent/KR100598435B1/ko not_active IP Right Cessation
- 2003-09-30 TW TW092127012A patent/TWI235974B/zh not_active IP Right Cessation
- 2003-09-30 KR KR20-2003-0030753U patent/KR200336100Y1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007199189A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| EP1821284A2 (en) | 2006-02-21 | 2007-08-22 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2007256909A (ja) * | 2006-02-21 | 2007-10-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7427739B2 (en) | 2006-02-21 | 2008-09-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2008008942A (ja) * | 2006-06-27 | 2008-01-17 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
| JP2009122258A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2011237776A (ja) * | 2010-04-12 | 2011-11-24 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US9213207B2 (en) | 2010-04-12 | 2015-12-15 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US9478183B2 (en) | 2011-04-15 | 2016-10-25 | Sharp Kabushiki Kaisha | Display device and display method |
| JP2015004910A (ja) * | 2013-06-24 | 2015-01-08 | セイコーエプソン株式会社 | 電気光学パネル及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1494050A (zh) | 2004-05-05 |
| KR20040028589A (ko) | 2004-04-03 |
| CN100378553C (zh) | 2008-04-02 |
| TW200415543A (en) | 2004-08-16 |
| US20040119075A1 (en) | 2004-06-24 |
| TWI235974B (en) | 2005-07-11 |
| KR100598435B1 (ko) | 2006-07-11 |
| JP3979249B2 (ja) | 2007-09-19 |
| KR200336100Y1 (ko) | 2003-12-18 |
| US7164408B2 (en) | 2007-01-16 |
| CN2687713Y (zh) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3979249B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3767590B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| WO2000031714A1 (fr) | Dispositif optronique et son procede de production, et materiel optronique | |
| WO2001081994A1 (fr) | Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique | |
| JP4019868B2 (ja) | 電気光学装置及び電子機器 | |
| JP2004258626A (ja) | 電気光学装置及び電子機器 | |
| US7764325B2 (en) | Electro-optical device, method of producing the same, and electronic apparatus | |
| JP3925549B2 (ja) | 電気光学装置及び電子機器 | |
| JP4321094B2 (ja) | 電気光学装置及び電子機器 | |
| JP2001033820A (ja) | 電気光学装置とその製造方法および投射型表示装置 | |
| JP4096546B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3767607B2 (ja) | 電気光学装置及び電子機器 | |
| JP2000206568A (ja) | 電気光学装置及びその製造方法 | |
| JP4269659B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4026398B2 (ja) | 電気光学装置及び電子機器 | |
| JP3867027B2 (ja) | 電気光学装置及び電子機器 | |
| JP2004191930A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3867026B2 (ja) | 電気光学装置及び電子機器 | |
| JP3733970B6 (ja) | 電気光学装置及び電子機器 | |
| JP4758868B2 (ja) | 電気光学装置及び電子機器 | |
| JP3733970B2 (ja) | 電気光学装置及び電子機器 | |
| JP2003121878A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |