CN103035734A - 金属氧化物薄膜晶体管 - Google Patents

金属氧化物薄膜晶体管 Download PDF

Info

Publication number
CN103035734A
CN103035734A CN2012102608506A CN201210260850A CN103035734A CN 103035734 A CN103035734 A CN 103035734A CN 2012102608506 A CN2012102608506 A CN 2012102608506A CN 201210260850 A CN201210260850 A CN 201210260850A CN 103035734 A CN103035734 A CN 103035734A
Authority
CN
China
Prior art keywords
metal oxide
gate
thin film
film transistor
substrate
Prior art date
Application number
CN2012102608506A
Other languages
English (en)
Inventor
叶佳俊
王裕霖
蔡学宏
王旨玄
Original Assignee
元太科技工业股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US201161544279P priority Critical
Priority to US61/544,279 priority
Priority to TW101113796A priority patent/TWI548099B/zh
Priority to TW101113796 priority
Application filed by 元太科技工业股份有限公司 filed Critical 元太科技工业股份有限公司
Publication of CN103035734A publication Critical patent/CN103035734A/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明揭露一种金属氧化物薄膜晶体管,包含栅极、栅极绝缘层、金属氧化物主动层、源极以及漏极,其中栅极形成于基板上。栅极绝缘层形成于基板上并覆盖栅极。金属氧化物主动层形成于栅极绝缘层上。源极与漏极分别位于该金属氧化物主动层的相对两端,其中源极与漏极中至少一者在基板上的正投影与栅极无重叠。

Description

金属氧化物薄膜晶体管技术领域[0001] 本发明是有关于一种薄膜晶体管,且特别是有关于一种金属氧化物薄膜晶体管。 背景技术[0002] 随着光电技术与半导体制程技术的发展,平面显示器已被广泛应用在各式电子装置之中。现今的平面显示器主要使用薄膜晶体管构成其阵列基板,而阵列基板由多个像素单元以矩阵方式排列而成。每个像素单元至少包含一个驱动薄膜晶体管,以及一个切换薄膜晶体管。驱动薄膜晶体管用于驱动像素单元的发光元件,而通过切换薄膜晶体管的导通与断路则可将影像数据储存于各个像素电路当中。是以平面显示器的品质很大部分取决于其中薄膜晶体管的效能。[0003] 图1为传统的薄膜晶体管结构,其中薄膜晶体管100的主动层140材料为非晶硅。 当栅极120施予偏压大于或等于薄膜晶体管100的临界电压时,非晶硅主动层140中形成通道,薄膜晶体管100也就随的导通。值得注意的是,由于非晶硅的载子浓度及载子迁移率低,是以源极150和漏极160在基板110上的正投影P1、P2与栅极120皆需部分重叠,形成重叠区Gl、G2,以形成通道。另外,在此非晶硅薄膜晶体管100中,更由于非晶硅的载子浓度与及载子迁移率低,导致非晶硅薄膜晶体管100的驱动速度不佳,对于高品质的平面显示器发展是一大严重限制。[0004] 是以,为了平面显示器画面品质的进一步成长,上述缺陷有迫切的需要被改进。发明内容[0005] 本发明的一方面是在提供一种金属氧化物薄膜晶体管,包含栅极、栅极绝缘层、金属氧化物主动层、源极以及漏极。其中栅极形成于基板上。栅极绝缘层形成于基板上并覆盖栅极。金属氧化物主动层形成于栅极绝缘层上。源极与漏极分别位于该金属氧化物主动层的相对两端,其中源极与漏极中至少一者在基板上的正投影与栅极无重叠。[0006] 依据本发明的一实施例,源极在基板上的正投影与栅极部分重叠,漏极在基板上的正投影与栅极无重叠。[0007] 依据本发明的一实施例,漏极在基板上的正投影与栅极部分重叠,源极在基板上的正投影与栅极无重叠。[0008] 依据本发明的一实施例,漏极与源极在基板上的正投影皆与栅极无重叠。[0009] 依据本发明的一实施例,源极在基板上的正投影与栅极的间距为I到2. 5微米。[0010] 依据本发明的一实施例,源极在基板上的正投影与栅极的间距为O. 5到I微米。[0011] 依据本发明的一实施例,源极在基板上的正投影与栅极的间距为O到O. 5微米。[0012] 依据本发明的一实施例,漏极在基板上的正投影与栅极的间距为I到2. 5微米。[0013] 依据本发明的一实施例,漏极在基板上的正投影与栅极的间距为O. 5到I微米。[0014] 依据本发明的一实施例,漏极在基板上的正投影与栅极的间距为O到O. 5微米。[0015] 依据本发明的一实施例`,金属氧化物薄膜晶体管更包含一绝缘层,覆盖于金属氧化物主动层、源极与漏极上。[0016] 综上所述,应用本发明的上述金属氧化物薄膜晶体管一方面可改善传统上非晶硅薄膜晶体管低载子浓度、低载子迁移率的缺点,提高薄膜晶体管的驱动速度,另一方面也利用缩短栅极长度或增加源极、漏极距离,消除源极、漏极在基板上的正投影与栅极的重叠区,以增加薄膜晶体管临界电压的稳定度,并缩小漏极、栅极间的寄生电容,改善在平面显示器中薄膜晶体管扫描线对像素电极的电容耦合效应,降低像素电极在薄膜晶体管开关时的电压变化,进而提升平面显示器的影像品质。附图说明 [0017] 为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下: [0018] 图1是一种传统薄膜晶体管的示意图;[0019] 图2是依照本发明的一实施例绘示一种金属氧化物薄膜晶体管的示意图;[0020] 图3是依照本发明的另一实施例绘示一种金属氧化物薄膜晶体管的示意图;[0021] 图4是依照本发明的又一实施例绘示一种金属氧化物薄膜晶体管的示意图;[0022] 图5是以图2中金属氧化物薄膜晶体管与一比较例的金属氧化物薄膜晶体管相较所绘示的负偏压效应示意图; [0023] 图6是依照本发明的一实施例绘示一种金属氧化物薄膜晶体管在负栅极偏压下的电压_ 电流不意图;[0024] 图7是依照本发明的一实施例绘示一种金属氧化物薄膜晶体管在正栅极偏压下的电压_ 电流示意图。[0025] 【主要元件符号说明】[0026] 200,300,400 :金属氧化物薄膜晶体管[0027] 210,310,410 :基板[0028] 220,320,420 :栅极[0029] 230,330,430 :栅极绝缘层[0030] 240、340、440 :金层氧化物主动层[0031] 250,350,450 :源极[0032] 260、360、460 :漏极[0033] 270,370,470 :绝缘层[0034] Pl :源极在基板上的正投影[0035] P2 :漏极在基板上 的正投影[0036] Il :源极在基板上的正投影与栅极的间距[0037] 12 :漏极在基板上的正投影与栅极的间距[0038] Gl :源极在基板上的正投影与栅极的重叠区[0039] G2 :漏极在基板上的正投影与栅极的重叠区具体实施方式 [0040] 以下将以附图及详细叙述清楚说明本发明的精神,任何所属技术领域中具有通常知识者在了解本发明的较佳实施例后,当可由本发明所教示的技术,加以改变及修饰,其并不脱离本发明的精神与范围。[0041] 本发明实施例的目的为提供一种金属氧化物薄膜晶体管,以改进已知上非晶硅薄膜晶体管驱动速度不佳的缺点,并同时避免金属氧化物晶体管其栅极在电压偏压加压后, 出现临界电压偏移过大的问题。[0042] 图2是依照本发明的一实施例绘示一种金属氧化物薄膜晶体管200的示意图。金属氧化物薄膜晶体管200可包含栅极220、栅极绝缘层230、金属氧化物主动层240、源极 250、漏极260以及绝缘层270。其中栅极220形成于一基板210上,栅极绝缘层230形成于基板210上并覆盖栅极220,金属氧化物主动层240形成于栅极绝缘层上,源极250与漏极260分别位于金属氧化物主动层240的相对两端,且绝缘层270覆盖于金属氧化物主动层240、源极250与漏极260上。此外,源极250与漏极260在基板210上的正投影P1、P2 皆与栅极220无重叠,且正投影P1、P2与栅极220的间距分别为I1、12。此处以及本说明书中提及的无重叠即代表正投影P1、P2与栅极220间存在间距I1、12。[0043] 在本实施例中,金属氧化物主动层240例如包含锌氧化物(ZnO)、铟镓氧化物 (IGO)、铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)、锌锡氧化物(ZTO)、铟锌锡氧化物(IZTO), 但不以此为限。由于金属氧化物主动层240的载子迁移率高,因此即便在结构设计上使源极250与漏极260在基板210上的正投影P1、P2与栅极220无重叠,在金属氧化物主动层 240中仍可形成通道。由于间距Il的长度会影响栅极偏压加在金属氧化物主动层240的垂直电场强度,所以间距Il的长度可介于O到2. 5微米。当间距Il为I至2. 5微米时,金属氧化物薄膜晶体管200具有高导通电流、低漏电流以及低次临界摆幅的特性。当间距Il 为O. 5至I微米时,金属氧化物薄膜晶体管200除具有高导通电流、低漏电流以及低次临界摆幅特性之外,更提高了金属氧化物薄膜晶体管200的载子迁移率。当间距Il为O至O. 5 为微米时,金属氧化物薄膜晶体管200除高导通电流、低漏电流、低次临界摆幅及高载子迁率外,同时也具备低临界电压的特性。另一方面,间距12同样可为O到2. 5微米,其中间距 12的长度与金属氧化物薄膜晶体管200的特性关系与间距Il的长度与金属氧化物薄膜晶体管200的特性关系相同或类似,在此不赘述。[0044] 在本实施例中,间距11的长度越长则金属氧化物薄膜晶体管200的栅-源极寄生电容越小。同样地12的长度越长则金属氧化物薄膜晶体管200的栅-漏极寄生电容越小。[0045] 在薄膜晶体管200中,基板210材料可为玻璃。栅极220、源极250以及漏极260 材料可为金属、非金属、导电高分子、掺杂硅或上述部分或全部材料的组合物。栅极绝缘层 230和绝缘层270的材料可为二氧化硅、四氮化三硅、二氧化钛、聚酰亚胺、聚乙烯酚、聚苯乙烯或上述部分或全部材料的组合物。值得注意的是,以上材料仅为实施例示,上述元件的材料并不以此实施例为限。[0046] 图3是依照本发明的另一实施例绘示一种金属氧化物薄膜晶体管300的示意图。 金属氧化物薄膜晶体管300可包含栅极320、栅极绝缘层330、金属氧化物主动层340、源极 350、漏极360以及绝缘层370。其中栅极320形成于一基板310上,栅极绝缘层330形成于基板310上并覆盖栅极320,金属氧化物主动层340形成于栅极绝缘层330上,源极350与漏极360分别位于金属氧化物主动层34 0的相对两端,且绝缘层370覆盖于金属氧化物主动层340、源极350与漏极360上。此外,源极350在基板310上的正投影为P1,正投影Pl与栅极320有一重叠区Gl。漏极360在基板310上的正投影为P2,正投影P2与栅极320 有一间距12。[0047] 在本实施例中,间距12长度可为O至2. 5微米。间距12长度与金属氧化物薄膜晶体管300特性关系,与上述实施例相同或相似,在此不赘述。[0048] 在本实施例中,由于平行电容的电容值正比于平行电板面积且反比于平行电板距离,所以重叠区Gl长度越长,亦即重叠的区域越多,则栅-源极寄生电容越大。间距12长度越长,则栅-漏极寄生电容越小。换言的,本实施例可透过增加栅极320和漏极360的距离,使栅-漏极寄生电容因而减小。此金属氧化物薄膜晶体管300若应用于薄膜晶体管平面显示器上,一方面可改善薄膜晶体管扫描线对像素电极的电容耦合效应,以降低像素电压在薄膜晶体管开关时的电压变化,并增进薄膜晶体管驱动速度,另一方面也可降低平面显示器切换功率的损耗。[0049] 图4是依照本发明的再一实施例绘示一种金属氧化物薄膜晶体管400的示意图。 金属氧化物薄膜晶体管400可包含栅极420、栅极绝缘层430、金属氧化物主动层440、源极 450、漏极460以及绝缘层470。其中栅极420形成于一基板410上,栅极绝缘层430形成于基板410上并覆盖栅极420,金属氧化物主动层440形成于栅极绝缘层430上,源极450与漏极460分别位于金属氧化物主动层440的相对两端,且绝缘层470覆盖于金属氧化物主动层440、源极450与漏极460上。此外源极450在基板410上的正投影为P1,正投影Pl 与栅极420有一间距II。漏极460在基板410上的正投影为P2,正投影P2与栅极420有一重叠区G2。[0050] 在此实施例中,间距Il长度可为O至2. 5微米。间距Il长度与金属氧化物薄膜晶体管400特性关系,与上述实施例相同或相似,在此不赘述。[0051] 在本实施例中,间距Il长度越长,则栅-源极寄生电容越小。另外重叠区G2长度越长,亦即重叠的区域越多,则栅-漏极寄生电容越大。是以,本实施例可透过增加栅极420 和源极450的距离,使栅-源极寄生电容因而变小。此金属氧化物薄膜晶体管400可特别应用于改善平面显示器中因栅-源极寄生电容导致的画面闪烁问题。[0052] 金属氧化物晶体管其栅极在电压偏压加压后,会出现临界电压偏移过大的问题, 进而影响金属氧化物薄膜晶体管的正常开关。图5是以图2中金属氧化物薄膜晶体管200 与一比较例的金属氧化物薄膜晶体管相较所绘示的负偏压效应示意图。参照图1,上述比较例的金属氧化物薄膜晶体管除了将非晶硅主动层140换为金属氧化物以外,其它结构皆与图1实质上相同,亦即其源极与漏极在基板上的正投影皆与栅极部分重叠。此比较例的金属氧化物薄膜晶体管其栅极在电压偏压加压后,会出现临界电压偏移过大的问题,如图5 的曲线510,且进而影 响此对应金属氧化物薄膜晶体管的正常开关。反之,由于金属氧化物薄膜晶体管200的源、漏极250、260在基板210上的正投影P1、P2和栅极220无重叠,因此降低了垂直电场对于金属氧化物主动层240的加压劣化,提升了金属氧化物主动层240的寿命,确保金属氧化物薄膜晶体管200临界电压的稳定性,如曲线520。[0053] 图6是依照本发明的一实施例绘示一种金属氧化物薄膜晶体管200在负栅极偏压下的电压-电流示意图。漏极偏压为O.1伏特,负栅极偏压时间为O秒及8700秒的负栅极偏压-漏极电流关系分别如曲线610、620所示。漏极偏压为9. 9伏特,负栅极偏压时间为O秒及8700秒的负栅极偏压-漏极电流关系分别如曲线630、640所示。由图6中曲线610,620以及630、640的密切重叠可知,金属氧化物薄膜晶体管200操作状态稳定,负栅极偏压-漏极电流关系在栅极长时间持续施予负偏压后仍保持不变。[0054] 图7是依照本发明的一实施例绘示一种金属氧化物薄膜晶体管200在正栅极偏压下的电压-电流示意图。漏极偏压为O.1伏特,正栅极偏压时间为O秒及8700秒的正栅极偏压-漏极电流关系分别如曲线710、720所示。漏极偏压为9. 9伏特,正栅极偏压时间为 O秒及8700秒的正栅极偏压-漏极电流关系分别如曲线730、740所示。与图6相似,同样由图7中曲线710、720以及730、740的密切重叠可知,金属氧化物薄膜晶体管200操作状态稳定,正栅极偏压-漏极电流关系在栅极长时间持续施予正偏压后仍保持不变。[0055] 综上所述,应用本发明实施例的技术特征,可通过使用金属氧化物为主动层材料, 并让漏极及/或源极在基板上的正投影与栅极间维持一段适当的距离,以在增进薄膜晶体管载子迁移率的同时,也确保薄膜晶体管的稳定性,不但提供薄膜晶体管的高电流输出,更加快了其驱动速度,进一步强化平面显示器的画面品质。[0056] 虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与 润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (11)

1. 一种金属氧化物薄膜晶体管,其特征在于,包含:一栅极,形成于一基板上;一栅极绝缘层,形成于该基板上并覆盖该栅极;一金属氧化物主动层,形成于该栅极绝缘层上;以及一源极与一漏极,分别位于该金属氧化物主动层的相对两端,其中该源极与该漏极中至少一者在该基板上的正投影与该栅极无重叠。
2.根据权利要求1所述的金属氧化物薄膜晶体管,其特征在于,该源极在该基板上的正投影与该栅极部分重叠,该漏极在该基板上的正投影与该栅极无重叠。
3.根据权利要求1所述的金属氧化物薄膜晶体管,其特征在于,该漏极在该基板上的正投影与该栅极部分重叠,该源极在该基板上的正投影与该栅极无重叠。
4.根据权利要求1所述的金属氧化物薄膜晶体管,其特征在于,该漏极与该源极在该基板上的正投影皆与该栅极无重叠。
5.根据权利要求3或4的金属氧化物薄膜晶体管,其特征在于,该源极在该基板上的正投影与该栅极的间距为I到2. 5微米。
6.根据权利要求3或4的金属氧化物薄膜晶体管,其特征在于,该源极在该基板上的正投影与该栅极的间距为O. 5到I微米。
7.根据权利要求3或4的金属氧化物薄膜晶体管,其特征在于,该源极在该基板上的正投影与该栅极的间距为O到O. 5微米。
8.根据权利要求2或4的金属氧化物薄膜晶体管,其特征在于,该漏极在该基板上的正投影与该栅极的间距为1到2. 5微米。
9.根据权利要求2或4的金属氧化物薄膜晶体管,其特征在于,该漏极在该基板上的正投影与该栅极的间距为O. 5到1微米。
10.根据权利要求2或4的金属氧化物薄膜晶体管,其特征在于,该漏极在该基板上的正投影与该栅极的间距为O到O. 5微米。
11.根据权利要求1所述的金属氧化物薄膜晶体管,其特征在于,还包含一绝缘层,覆盖于该金属氧化物主动层、该源极与该漏极上。
CN2012102608506A 2011-10-07 2012-07-25 金属氧化物薄膜晶体管 CN103035734A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US201161544279P true 2011-10-07 2011-10-07
US61/544,279 2011-10-07
TW101113796A TWI548099B (en) 2011-10-07 2012-04-18 Metal oxide thin film transister
TW101113796 2012-04-18

Publications (1)

Publication Number Publication Date
CN103035734A true CN103035734A (zh) 2013-04-10

Family

ID=48022435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102608506A CN103035734A (zh) 2011-10-07 2012-07-25 金属氧化物薄膜晶体管

Country Status (2)

Country Link
US (2) US9142628B2 (zh)
CN (1) CN103035734A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105655405A (zh) * 2015-12-24 2016-06-08 友达光电股份有限公司 像素结构、其制作方法与薄膜晶体管
CN106328693A (zh) * 2015-06-23 2017-01-11 群创光电股份有限公司 显示面板
TWI607572B (en) * 2015-06-23 2017-12-01 Innolux Corp Display panel

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6227016B2 (ja) 2014-02-14 2017-11-08 シャープ株式会社 アクティブマトリクス基板
US10074722B2 (en) * 2015-04-28 2018-09-11 Mitsubishi Electric Corporation Transistor, thin-film transistor substrate, and liquid crystal display
KR20160142432A (ko) 2015-06-02 2016-12-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
US9525070B1 (en) * 2015-07-27 2016-12-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT substrate structure and manufacturing method thereof
TWI599023B (en) 2016-03-14 2017-09-11 Au Optronics Corp Pixel structure and fabrication method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825050A (en) * 1995-05-25 1998-10-20 Nec Corporation Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
CN1652004A (zh) * 2005-03-22 2005-08-10 广辉电子股份有限公司 液晶显示器的tft阵列基板、液晶显示面板及其制作方法
US20080067508A1 (en) * 2006-09-15 2008-03-20 Canon Kabushiki Kaisha Field-effect transistor and method for manufacturing the same
CN101257048A (zh) * 2007-02-28 2008-09-03 三星电子株式会社 薄膜晶体管及其制造方法
US7643115B2 (en) * 2006-10-20 2010-01-05 Hitachi Displays, Ltd. Liquid crystal display unit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JPH0964366A (ja) 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
US6563482B1 (en) 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
JP3979249B2 (ja) 2002-09-30 2007-09-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4543315B2 (ja) 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP2009133913A (ja) 2007-11-28 2009-06-18 Sony Corp 表示装置
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101022141B1 (ko) 2009-10-27 2011-03-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101177873B1 (ko) * 2010-10-29 2012-08-28 서종현 박막트랜지스터 제조방법
KR101750381B1 (ko) * 2011-04-06 2017-06-26 삼성디스플레이 주식회사 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825050A (en) * 1995-05-25 1998-10-20 Nec Corporation Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
CN1652004A (zh) * 2005-03-22 2005-08-10 广辉电子股份有限公司 液晶显示器的tft阵列基板、液晶显示面板及其制作方法
US20080067508A1 (en) * 2006-09-15 2008-03-20 Canon Kabushiki Kaisha Field-effect transistor and method for manufacturing the same
US7643115B2 (en) * 2006-10-20 2010-01-05 Hitachi Displays, Ltd. Liquid crystal display unit
CN101257048A (zh) * 2007-02-28 2008-09-03 三星电子株式会社 薄膜晶体管及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328693A (zh) * 2015-06-23 2017-01-11 群创光电股份有限公司 显示面板
TWI607572B (en) * 2015-06-23 2017-12-01 Innolux Corp Display panel
CN106328693B (zh) * 2015-06-23 2019-07-05 群创光电股份有限公司 显示面板
CN105655405A (zh) * 2015-12-24 2016-06-08 友达光电股份有限公司 像素结构、其制作方法与薄膜晶体管
CN105655405B (zh) * 2015-12-24 2018-06-08 友达光电股份有限公司 像素结构、其制作方法与薄膜晶体管
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置

Also Published As

Publication number Publication date
US9142628B2 (en) 2015-09-22
US20130087781A1 (en) 2013-04-11
US20150357475A1 (en) 2015-12-10
US9825140B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
JP6262305B2 (ja) 半導体装置
CN1193403C (zh) 半导体器件
JP5642447B2 (ja) 半導体装置
CN101626036B (zh) 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
CN101826534B (zh) 半导体装置及其制造方法
TW201901901A (zh) 顯示裝置
CN1550826B (zh) 液晶装置,有源矩阵基板,显示装置以及电子设备
CN102708819A (zh) 一种像素驱动电路及其驱动方法、阵列基板和显示装置
CN101740630A (zh) 半导体器件及其制造方法
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
US8890156B2 (en) Active device and active device array substrate
JP2010230744A (ja) 液晶表示装置及びその製造方法
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
CN102468341A (zh) 氧化物半导体薄膜晶体管及其制造方法
JP5088661B2 (ja) 半導体装置および電気光学装置
CN103081108B (zh) 薄膜晶体管基板及其制造方法、显示装置
CN102834861A (zh) 液晶显示设备和驱动该液晶显示设备的方法
Li et al. High-speed dual-gate a-IGZO TFT-based circuits with top-gate offset structure
US7956948B2 (en) Pixel structure
US8988626B2 (en) Liquid crystal display device and method for manufacturing the same
JP5243686B2 (ja) 薄膜トランジスタ
CN103928470B (zh) 一种氧化物半导体tft阵列基板及其制造方法
CN103620489B (zh) 液晶显示面板和液晶显示装置
US20070207574A1 (en) Double gate thin-film transistor and method for forming the same
US20040222423A1 (en) TFT with body contacts

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)