CN113111498B - 一种偏栅晶体管进行建模的方法及电路仿真方法 - Google Patents

Abstract

本发明提供一种偏栅晶体管进行建模的方法及电路仿真方法，建模方法根据被选择偏栅晶体管的材料与结构，获取晶体管的工艺参数，并进一步计算得到模型所需参数；基于工艺参数和计算参数，对偏栅晶体管建立待拟合模型；调取被选择偏栅晶体管的栅极电压及其对应的漏极电流，以得到偏栅晶体管的漏极电流随栅极电压变化的关系；由偏栅晶体管的漏极电流随栅极电压变化的关系提取所述偏栅晶体管的参数；提取得到的参数代入待拟合模型，用待拟合模型拟合偏栅晶体管的漏极电流随栅极电压变化的关系，得到待拟合模型的全部参数；将之前所有参数代入晶体管的模型中，完成建立偏栅晶体管的模型。本发明能够建立准确的偏栅晶体管模型，以提高电路仿真的精度。

Description

一种偏栅晶体管进行建模的方法及电路仿真方法

技术领域

本发明涉及半导体器件模型和仿真领域，更具体地，涉及一种偏栅晶体管进行建模的方法及电路仿真方法。

背景技术

薄膜晶体管(Thin Film Transistor，TFT)是一种特殊的场效应晶体管，其工作原理与场效应晶体管相似，都是通过栅极调控有源区沟道电流的大小，在有源矩阵显示和图像传感阵列等领域有着广泛的应用。一般情况下，薄膜晶体管组成的电流都追求低电压和低功耗，但是，也有一些其他的应用需要能够承受超出常规电压范围的高压薄膜晶体管，比如压电致动器、集成MEMS、X射线图形传感器、场发射阵列和多晶硅冷阴极等。

另外，在显示阵列应用中，当栅极调控器件开启时，理想情况下像素点会不断充电，直到与漏极电压相同。但是，当器件关闭时，由于栅极和漏极之间形成的重叠电容的存在，准确地调控像素点处的电压就变得十分困难，从而导致出现灰度、图像保留和闪烁等显示问题。

基于上述需要和问题，有人提出了一种特殊结构的薄膜晶体管，即偏栅晶体管。这类晶体管由于本身结构的特殊性，具有一个共同特点--耐高压，并且由于栅极与漏极间无重叠部分，因此便没有重叠电容的存在。同时，有研究表明，在柔性衬底上以a-IGZO为有源层的偏栅晶体管在外力反复拉伸下其转移特性不会发生偏移。随着人们对柔性显示技术的推进，偏栅晶体管将在这个领域有着广阔的应用前景。

但是，至今为止，没有一个理论紧凑模型可以描述偏栅晶体管的器件电学特性。针对偏栅晶体管的模拟，大多是通过选取适当材料参数，设置结构参数，用数值模拟的方法(如有限元法、边界元法或有限差分等)仿真器件特性。对于单纯器件层面的仿真而言，这不失为一个可行的方法，但是，对于电路级的仿真而言，这种方法就不再适用了。偏栅晶体管有着很多电路上的应用，如集成MEMS、有源显示阵列等。对于这些电路设计人员而言，器件模型是连接实际器件和电路仿真的桥梁，模型越符合实际器件，仿真结果越准确。因此，如何建立有效且准确的偏栅晶体管器件模型，将实际器件与电路仿真相结合，对于偏栅晶体管的应用和相关产业的发展，具有重要的实际意义。

发明内容

本发明提供一种偏栅晶体管进行建模的方法，该方法可实现建立准确的偏栅结构的晶体管模型，提高电路仿真的精度。

本发明的又一目的在于提供一种利用上述偏栅晶体管进行建模的方法的电路仿真方法。

为了达到上述技术效果，本发明的技术方案如下：

一种偏栅晶体管进行建模的方法，包括以下步骤：

S1：根据偏栅晶体管的材料与结构，获取其工艺参数，包括沟道宽度W、沟道长度L、有源层厚度t_sc、介电层厚度t_ox、介电层介电常数ε_ox、源/漏极偏移距离d。，并计算得到该偏栅晶体管模型的参数，包括沟道横截面积S和介电层单位面积电容C_i；

S2：在步骤S1获取的偏栅晶体管的工艺参数和偏栅晶体管模型的参数的基础上，对所述偏栅晶体管建立待拟合模型；

S3：根据步骤S1中的偏栅晶体管所记录的输入的栅极电压和输入栅极电压时所产生的漏极电流，以得到所述偏栅晶体管的漏极电流随栅极电压变化的关系；

S4：根据步骤S3得到的所述偏栅晶体管的漏极电流随栅极电压变化的关系，由所述偏栅晶体管的漏极电流随栅极电压变化的关系提取所述偏栅晶体管的迁移率μ、亚阈值摆幅SS、沟道漏电导G；

S5：将步骤S4中提取得到的迁移率、亚阈值摆幅、沟道漏电导代入步骤S2中建立的待拟合模型，建立所述偏栅晶体管的待拟合模型的模型文件，模型文件包括所述偏栅晶体管的待拟合模型和该模型参数的初始值，然后用该模型去拟合步骤S3得到的所述偏栅晶体管的漏极电流随栅极电压变化的关系，得到待拟合模型的全部参数；

S6：将步骤S1到步骤S5获得的所有的偏栅晶体管的参数代入所述偏栅晶体管的待拟合模型中，获得反映被选择偏栅晶体管的电学特性的偏栅晶体管模型。

其中，所述偏栅晶体管的栅极层与源极层或栅极层与漏极层在垂直方向上至少有一处没有重叠部分。

进一步地，步骤S2中所述偏栅晶体管所建立的待拟合模型包含所述偏栅晶体管的第一等效漏极电流随所述偏栅晶体管的漏极、栅极、源极端口电压变化的关系及所述偏栅晶体管的第二等效漏极电流随所述偏栅晶体管的漏极、栅极、源极端口电压变化的关系，包括：

其中，I₀为偏栅晶体管的栅极电压等于阈值电压时的源漏电流，V_th为偏栅晶体管的阈值电压，V_g为偏栅晶体管的栅极电压，V_d为偏栅晶体管的漏极电压，V_d0为偏栅晶体管的漏极电压偏移，R_c为偏栅晶体管的前沟道电阻，R_back为偏栅晶体管的背沟道电阻，I_{ds_}为第一等效漏极电流，I_{ds_}为第二等效漏极电流，a、b、c为实际器件测试数据得到具体数值的参数。

进一步地，步骤S3中的基于被选择偏栅晶体管所记录的输入的栅极电压和输入栅极电压时所产生的漏极电流的关系获取所述偏栅晶体管的漏极电流随栅极电压变化的关系包括：

测量所述偏栅结构晶体管的阈值电压；

测量栅极电压等于阈值电压时所述偏栅晶体管的源漏电流；

根据所测量的阈值电压，得到亚阈值区的第一电压的变化范围和线性区/饱和区的第二电压的变化范围，所述栅极电压的变化范围包括所述第一电压的变化范围和第二电压的变化范围；所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系为所述偏栅晶体管的漏极电流随所述第一电压变化的关系，所述晶体管结构的第二等效漏极电流随所述栅极电压变化的关系为所述偏栅晶体管的漏极电流随所述第二电压变化的关系。

进一步地，所述步骤S4中由所述偏栅晶体管的漏极电流随栅极电压变化的关系提取所述偏栅晶体管的迁移率指当栅极电压等于阈值电压时的迁移率；

所述偏栅晶体管的第一等效漏极电流随所述栅极电压变化的关系及所述偏栅晶体管的第二等效漏极电流随所述栅极电压变化的关系建立的所述偏栅晶体管的模型包括：

基于所述偏栅晶体管的第一等效漏极电流随所述栅极电压变化的关系构建偏栅晶体管亚阈值模型，当所述偏栅晶体管处于亚阈值区时，所述偏栅晶体管模型为处于亚阈值区的偏栅晶体管亚阈值模型；

基于所述偏栅晶体管的第二等效漏极电流随所述栅极电压变化的关系构建偏栅晶体管线性区/饱和区的模型，当所述偏栅晶体管处于线性区/饱和区的范围时，所述偏栅晶体管模型为处于线性区/饱和区的所述偏栅晶体管线性区/饱和区的模型；

当所述栅极电压为第一电压，所述偏栅晶体管处于亚阈值区；当所述栅极电压为第二电压，所述偏栅晶体管处于线性区/饱和区。

一种电路仿真方法，该电路至少包括一个偏栅晶体管，包括：

利用上述偏栅晶体管进行建模的方法对所述偏栅晶体管进行建模，以形成所述偏栅晶体管模型；

在所述偏栅晶体管模型的基础上，通过Verilog-A语言描述，将模型封装成可用于电路仿真的SPICE模型，以形成所述偏栅晶体管的SPICE模型，作为相应的器件单元，与SPICE软件结合；

基于所述偏栅晶体管的SPICE模型对所述电路进行仿真。

与现有技术相比，本发明技术方案的有益效果是：

1、本发明技术方案能够结合偏栅结构的特性和晶体管结构特性，准确描述偏栅晶体管的特性，从而建立偏栅晶体管的模型。特别的，本发明技术方案的偏栅结构的特性和晶体管结构特性是基于实际测量的偏栅晶体管的栅极电压和输入栅极电压时产生的漏极电流得到的，所建立的偏栅晶体管模型更为符合偏栅晶体管真实特性，弥补了偏栅晶体管模型的空白；

2、本发明技术方案的建模方式所采用的模型与实际偏栅晶体管器件具备更好的匹配性，偏栅结构的特性和晶体管结构特性是可以独立修改的，因此该方案所采用的模型仿真实际偏栅晶体管器件特性相比之前的仿真方法，如数值模拟，具有更加方便，更加快速的特点；

3、本发明技术方案的建模方式所采用的模型，除用实际特性来拟合模型，准确地描述实际偏栅晶体管器件外，也可以通过模型分析来反映实际偏栅晶体管器件采用现有方式无法测量得到的电学特性的变化，如有源层中的电压变化等，达到了实际特性辅助器件建模，建完的模型辅助分析实际器件特性，二者相辅相成的目的；

4、本发明技术方案中用Verilog-A语言对偏栅晶体管行为特性进行描述封装，建立单元模型，可以实时更改偏栅晶体管器件参数如沟道宽度、沟道长度、有源层材料、介电层材料和源/漏偏移距离等，不需要重复进行模型建立的步骤，并且可以在电路设计软件中直接调用，实现了偏栅晶体管和接口电路协同设计的要求。

附图说明

图1为本发明方法建模的偏栅结构的薄膜晶体管的示意图；

图2为现有技术中常规结构的薄膜晶体管的示意图；

图3为本发明的偏栅晶体管建模的方法流程图；

图4为本发明中偏栅晶体管与常规晶体管的转移特性的一种拟合曲线的示意图；

图5为基于图4拟合的模型转移特性下所述偏栅晶体管与常规晶体管的沟道两端电压示意图；

图6为本发明中偏栅晶体管模型与常规晶体管模型的输出特性曲线示意图；

图7为图6输出特性下所述偏栅晶体管模型与常规晶体管模型沟道两端电压示意图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

下面结合附图和实施例对本发明的技术方案做进一步的说明。

有关薄膜晶体管电路的仿真，目前已经有比较成熟的模型可以准确地描述薄膜晶体管的行为特性，但是，这些模型也只能够描述常规结构的薄膜晶体管，其中一种结构如图2，对于其他结构的薄膜晶体管，拟合效果非常差。然而，随着薄膜晶体管在集成电路产业的不断发展，单纯的常规结构的薄膜晶体管模型已不再能够满足电路仿真的需求。因此，发展并建立其他结构的薄膜晶体管模型，准确地描述其他结构的薄膜晶体管的行为特性，具有重要的实际意义。

本发明技术方案所基于的薄膜晶体管模型考虑偏栅结构的特性和晶体管结构的特性。一种偏栅结构的示意图可以参考图1：最底层为器件的衬底101，在衬底101层上有一层图形化的栅极102，然后在图形化的栅极102和衬底101上有一层绝缘的介电层103，介电层103的上方是有源层104，有源层104的上方是封装保护层105，有源层104的两侧是源漏金属层106a、106b。栅极102层和漏极106b层在垂直方向上无重叠，在水平方向上存在一定距离，该距离为漏极偏移距离107。相比起常规结构的薄膜晶体管，栅极102往源极106a方向偏移。垂直方向上与栅极102重叠的有源层104部分，在受栅极电压的调控。垂直方向上与栅极102无重叠的有源层104部分，当栅极电压较小时，会保持高阻状态；当栅极电压很大时，这部分有源层104会有强电场的存在，载流子发生隧穿，此时的器件与常规结构的器件，如图2，有着同样的饱和电流。

基于上述分析，本发明技术方案中对偏栅结构的晶体管进行建模的思路为：结合偏栅结构的特性和晶体管结构特性，对偏栅晶体管进行建模，再根据偏栅晶体管通电的工作情形，对建好的模型进行拟合已获得实际的偏栅晶体管模型。

如图3所示，本发明提供一种偏栅晶体管进行建模的方法，包括以下步骤：

步骤1)：根据被选择偏栅晶体管的材料与结构，建立所述偏栅晶体管器件简化模型，获取被选择偏栅晶体管的工艺参数，包括沟道宽度W、沟道长度L、有源层厚度t_sc、介电层厚度t_ox、介电层介电常数ε_ox、源/漏极偏移距离d。根据被选择偏栅晶体管的工艺参数，进一步计算得到所述偏栅晶体管模型所需要用到的参数，包括沟道横截面积S和介电层单位面积电容C_i，其中

S＝W*t_sc

步骤2)：在步骤1)获取的工艺参数和计算参数的基础上，对所述偏栅晶体管建立待拟合模型。待拟合模型包含第一等效漏极电流和第二等效漏极电流随所述偏栅晶体管的漏、栅、源端口电压变化的关系，包括：

其中，I_{ds_}为第一等效漏极电流，I_{ds_}为第二等效漏极电流；

其中，I₀为偏栅晶体管的栅极电压等于阈值电压时的源漏电流，V_th为偏栅晶体管的阈值电压，V_g为偏栅晶体管的栅极电压，V_d为偏栅晶体管的漏极电压，V_d0为偏栅晶体管的漏极电压偏移，R_c为偏栅晶体管的前沟道电阻，R_back为偏栅晶体管的背沟道电阻，I_{ds_}为第一等效漏极电流，I_{ds_}为第二等效漏极电流，a、b、c为实际器件测试数据得到具体数值的参数。

在待拟合模型中包含许多有物理含义但需要通过拟合实际器件测试数据得到具体数值的参数，在后续的步骤中会通过与实际器件测试数据拟合得到具体的参数。

步骤3)：调取步骤1)中被选择偏栅晶体管所记录的输入的栅极电压和输入栅极电压时所产生的漏极电流，以得到所述偏栅晶体管的漏极电流随栅极电压变化的关系，基于所述偏栅晶体管的漏极电流随栅极电压变化的关系获取所述偏栅晶体管的第一等效漏极电流和第二等效漏极电流随所述栅极电压变化的关系，测量得到所述偏栅晶体管的阈值电压V_th和栅极电压等于阈值电压时的源漏电流I₀；

步骤4)：根据步骤3)得到的所述偏栅晶体管的漏极电流随栅极电压变化的关系，由所述偏栅晶体管的漏极电流随栅极电压变化的关系提取所述偏栅晶体管的迁移率μ、亚阈值摆幅SS、沟道漏电导G，由于迁移率是关于栅极电压的函数，此处的迁移率指栅极电压等于阈值电压时的迁移率；

步骤5)：将步骤4)中提取得到的所述偏栅晶体管的参数代入步骤2所得到的所述偏栅晶体管的待拟合模型，建立所述偏栅晶体管的待拟合模型的模型文件，模型文件包括所述偏栅晶体管的待拟合模型和该模型参数的初始值，所述偏栅晶体管的第一等效漏极电流和第二等效漏极电流随所述栅极电压变化的关系被所述偏栅晶体管的待拟合模型的Id-Vg曲线拟合，得到所述偏栅晶体管的待拟合模型的全部参数；

所述偏栅晶体管的漏极电流随栅极电压变化的关系可以被拟合成如图4所示的特性曲线401。同时，为了对比实施例偏栅晶体管与常规结构晶体管特性曲线的差异，图4给出了相同参数下，常规结构晶体管的拟合特性曲线402。从图4可知，在栅极电压低于某阈值时，所述偏栅晶体管与常规晶体管无明显差异，但当栅极电压超过某阈值后，所述偏栅晶体管的沟道电流小于常规晶体管的沟道电流。由于在某阈值前，所述偏栅晶体管跟常规晶体管均处于饱和区，根据前面的分析此时二者具有相同的饱和电流，超过某阈值后，所述偏栅晶体管跟常规晶体管工作在线性区，由于偏栅结构的影响，无栅极重叠区域107处于高阻状态，因而沟道电流小于常规晶体管。

步骤6)：将步骤1)到步骤5)获得的所有所述偏栅晶体管的参数代入所述偏栅晶体管的模型中，获得可以反映被选择偏栅晶体管的电学特性的偏栅晶体管模型。

基于拟合曲线401得到的偏栅晶体管模型，参考图5对Id-Vg曲线下偏栅晶体管的进一步分析。通过对拟合得到的实施例偏栅晶体管模型的沟道两端电压的分析，图5给出了所述偏栅晶体管的沟道两端电压Vds’随栅极电压Vgs的变化关系501。同样，为了对比实施例偏栅晶体管与常规结构晶体管的差异，图5也给出了常规晶体管的沟道两端电压Vds’随栅极电压Vg的变化关系502。通过模型辅助分析实施例偏栅晶体管器件内部的电场变化，从图5可知，偏栅结构对沟道两端电压有较大影响，在到达某阈值后开随栅极电压的增大而减小，与常规晶体管存在较大差异。

基于拟合曲线401得到的偏栅晶体管模型，参考图6和图7对Id-Vg曲线下偏栅晶体管的进一步分析。通过对拟合得到的实施例偏栅晶体管模型输出特性曲线的分析，图6和图7给出了所述偏栅晶体管的输出特性曲线601和沟道两端电压Vds’随漏极电压Vds的变化关系701。同样，为了对比实施例偏栅晶体管与常规结构晶体管的差异，图4也给出了常规晶体管的输出特性曲线602和沟道两端电压Vds’随漏极电压Vds的变化关系702。由图6和图7可以明显看到，所述偏栅晶体管与常规晶体管具有相同的饱和电流，但所述偏栅晶体管达到饱和时需要更大的漏极电压，这与前面的分析相一致。

从上述技术手段来看，本实施例对偏栅晶体管的建模方法主要是基于理论推导得到的模型，通过将获取得到的器件工艺参数、根据实际测量数据的提取参数以及拟合实际测量数据得到的参数代入到模型中，用建立好的模型准确地描述偏栅晶体管的工作特性。同时，对得到模型做进一步分析，对比得到偏栅晶体管与常规晶体管存在较大差异，若在电路仿真中采用常规晶体管代替偏栅晶体管，将存在较大误差。因此，本发明技术方案具有重要的实际意义。

基于本实施例所公开的对偏栅晶体管进行建模的方法，本实施例还提供了一种电路仿真方法，包括如下步骤：

当所述电路包括至少一个偏栅晶体管时，执行步骤1)到步骤6)对所述偏栅晶体管进行建模，以形成所述偏栅晶体管模型；

在所述偏栅晶体管模型的基础上，通过Verilog-A语言描述，将模型封装成可用于电路仿真的SPICE模型，以形成所述偏栅晶体管的SPICE模型；

基于所述偏栅晶体管的SPICE模型对所述电路进行仿真。

另一种电路仿真方法，则包括以下步骤：

执行步骤1)到步骤6)对各偏栅晶体管进行建模，以形成所述偏栅晶体管模型；

在所述偏栅晶体管模型的基础上，通过Verilog-A语言描述，将模型封装成可用于电路仿真的SPICE模型，以形成所述偏栅晶体管的SPICE模型；

当所述电路包括至少一个偏栅晶体管时，调取对应偏栅晶体管的SPICE模型；

基于所述偏栅晶体管对所述电路进行仿真。

相同或相似的标号对应相同或相似的部件；

附图中描述位置关系的用于仅用于示例性说明，不能理解为对本专利的限制；

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (5)

1.一种偏栅晶体管进行建模的方法，其特征在于，包括以下步骤：

S1：根据偏栅晶体管的材料与结构，获取其工艺参数，并计算得到偏栅晶体管模型的参数；

S2：在步骤S1获取的偏栅晶体管的工艺参数和偏栅晶体管模型的参数的基础上，对所述偏栅晶体管建立待拟合模型；

S3：根据步骤S1中的偏栅晶体管所记录的输入的栅极电压和输入栅极电压时所产生的漏极电流，以得到所述偏栅晶体管的漏极电流随栅极电压变化的关系；

S4：根据步骤S3得到的所述偏栅晶体管的漏极电流随栅极电压变化的关系，由所述偏栅晶体管的漏极电流随栅极电压变化的关系提取所述偏栅晶体管的迁移率μ、亚阈值摆幅SS、沟道漏电导G；

S5：将步骤S4中提取得到的迁移率、亚阈值摆幅、沟道漏电导代入步骤S2中建立的待拟合模型，建立所述偏栅晶体管的待拟合模型的模型文件，模型文件包括所述偏栅晶体管的待拟合模型、该待拟合模型的参数的初始值，然后用该待拟合模型去拟合步骤S3得到的所述偏栅晶体管的漏极电流随栅极电压变化的关系，得到待拟合模型的全部参数；

S6：将步骤S1到步骤S5获得的所有的偏栅晶体管的参数代入所述偏栅晶体管的待拟合模型中，获得反映被选择偏栅晶体管的电学特性的偏栅晶体管模型；

所述偏栅晶体管的工艺参数包括沟道宽度W、沟道长度L、有源层厚度t_sc、介电层厚度t_ox、介电层介电常数ε_ox、源/漏极偏移距离d；偏栅晶体管模型的参数包括沟道横截面积S和介电层单位面积电容C_i；

所述偏栅晶体管的栅极层与源极层或栅极层与漏极层在垂直方向上至少有一处没有重叠部分；步骤S2中所述偏栅晶体管所建立的待拟合模型包含所述偏栅晶体管的第一等效漏极电流随所述偏栅晶体管的漏极、栅极、源极端口电压变化的关系及所述偏栅晶体管的第二等效漏极电流随所述偏栅晶体管的漏极、栅极、源极端口电压变化的关系，包括：

其中，I₀为偏栅晶体管的栅极电压等于阈值电压时的源漏电流，V_th为偏栅晶体管的阈值电压，V_g为偏栅晶体管的栅极电压，V_d为偏栅晶体管的漏极电压，V_d0为偏栅晶体管的漏极电压偏移，R_c为偏栅晶体管的前沟道电阻，R_back为偏栅晶体管的背沟道电阻，I_{ds_first}为第一等效漏极电流，I_{ds_second}为第二等效漏极电流，a、b、c为实际器件测试数据拟合得到具体的参数；步骤S3中的基于被选择偏栅晶体管所记录的输入的栅极电压和输入栅极电压时所产生的漏极电流的关系获取所述偏栅晶体管的漏极电流随栅极电压变化的关系包括：

测量所述偏栅晶体管的阈值电压；

测量栅极电压等于阈值电压时所述偏栅晶体管的漏极电流；

根据所测量的阈值电压，得到亚阈值区的第一电压的变化范围和线性区/饱和区的第二电压的变化范围，所述栅极电压的变化范围包括所述第一电压的变化范围和第二电压的变化范围；所述晶体管的第一等效漏极电流随所述栅极电压变化的关系为所述偏栅晶体管的漏极电流随所述第一电压变化的关系，所述晶体管的第二等效漏极电流随所述栅极电压变化的关系为所述偏栅晶体管的漏极电流随所述第二电压变化的关系。

2.根据权利要求1所述的偏栅晶体管进行建模的方法，其特征在于，所述步骤S4中由所述偏栅晶体管的漏极电流随栅极电压变化的关系提取所述偏栅晶体管的迁移率指当栅极电压等于阈值电压时的迁移率。

3.根据权利要求2所述的偏栅晶体管进行建模的方法，其特征在于，所述偏栅晶体管的第一等效漏极电流随所述栅极电压变化的关系及所述偏栅晶体管的第二等效漏极电流随所述栅极电压变化的关系建立的所述偏栅晶体管的模型包括：

基于所述偏栅晶体管的第一等效漏极电流随所述栅极电压变化的关系构建偏栅晶体管亚阈值模型，当所述偏栅晶体管处于亚阈值区时，所述偏栅晶体管模型为处于亚阈值区的偏栅晶体管亚阈值模型；

基于所述偏栅晶体管的第二等效漏极电流随所述栅极电压变化的关系构建偏栅晶体管线性区/饱和区的模型，当所述偏栅晶体管处于线性区/饱和区的范围时，所述偏栅晶体管模型为处于线性区/饱和区的所述偏栅晶体管线性区/饱和区的模型。

4.根据权利要求3所述的偏栅晶体管进行建模的方法，其特征在于，当所述栅极电压为第一电压，所述偏栅晶体管处于亚阈值区；当所述栅极电压为第二电压，所述偏栅晶体管处于线性区/饱和区。

5.一种电路仿真方法，所述电路至少包括一个偏栅晶体管，其特征在于，包括：

利用如权利要求4所述的方法对所述偏栅晶体管进行建模，以形成所述偏栅晶体管模型；

在所述偏栅晶体管模型的基础上，通过Verilog-A语言描述，将模型封装成可用于电路仿真的SPICE模型，以形成所述偏栅晶体管的SPICE模型，作为相应的器件单元，与SPICE软件结合；

基于所述偏栅晶体管的SPICE模型对所述电路进行仿真。

Images