WO2012126237A1 - 一种soi场效应晶体管spice模型系列的建模方法 - Google Patents

一种soi场效应晶体管spice模型系列的建模方法 Download PDF

Info

Publication number
WO2012126237A1
WO2012126237A1 PCT/CN2011/080144 CN2011080144W WO2012126237A1 WO 2012126237 A1 WO2012126237 A1 WO 2012126237A1 CN 2011080144 W CN2011080144 W CN 2011080144W WO 2012126237 A1 WO2012126237 A1 WO 2012126237A1
Authority
WO
WIPO (PCT)
Prior art keywords
model
effect transistor
field effect
spice
modeling method
Prior art date
Application number
PCT/CN2011/080144
Other languages
English (en)
French (fr)
Inventor
陈静
伍青青
罗杰馨
柴展
王曦
Original Assignee
中国科学院上海微系统与信息技术研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国科学院上海微系统与信息技术研究所 filed Critical 中国科学院上海微系统与信息技术研究所
Priority to US13/696,437 priority Critical patent/US9953118B2/en
Publication of WO2012126237A1 publication Critical patent/WO2012126237A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Definitions

  • the present invention relates to a modeling method of a field effect transistor SPICE model series, and more particularly to a modeling method of a SPI model series of a S0I field effect transistor, which belongs to the field of microelectronic device modeling.
  • the MOSFET is a four-port semiconductor device. When different excitations are applied to each port, the drain current of the device changes accordingly.
  • a mathematical model of the input and output is obtained by establishing a mathematical model of the device, which the circuit designer uses to perform SPICE simulation of the circuit design.
  • a variety of mathematical models for MOSFETs have been proposed, each of which contains a large number of parameters.
  • the S0I FET (also known as M0SFET) generally has two application modes, one is a body-extracted structure (including a T-gate extraction structure and an H-gate extraction structure), and the other is an in-situ structure ( That is, the floating structure).
  • Figure 1 is a layout diagram of a T-gate extraction structure device. When a voltage is applied to the gate, the underside of the T-gate 102 is also inverted to form a conductive channel. It is currently believed that the nature of this channel is exactly the same as the channel below the normal gate 101, so the T-gate 102 is only equivalent to increasing the effective width of the device. However, this type of processing is extremely simple. In the current process, even the wrong, body-extracting devices may even exhibit features that are not covered by the model.
  • the T-gate 102 is not mono-doped, half-doped with N-type impurities, and the other half is doped with P-type impurities, and its electrical characteristics are distinct from those of the single-doped normal gate 101.
  • the model parameters related to the body of the device need to be extracted by the device with the body-extracting structure, if the lead-out portion is not considered (ie, under the T-gate 102) Conductive channel), and the test data of the structural device is directly extracted to extract the model parameters.
  • the established SPICE model of the floating structure will be difficult to accurately express some characteristics of the device, even during simulation. It is wrong.
  • the present invention provides an accurate modeling method for the S0I field effect transistor SPICE model series, which can more accurately and effectively model and simulate the S0 I field effect transistor.
  • the technical problem to be solved by the present invention is to provide a modeling method for a SPI model series of S0I field effect transistors.
  • a modeling method for a SPI ICE model series of S0I field effect transistors comprising the following steps:
  • step 4 Based on the first model established in step 4), extract all the model parameters of the bodyless extraction structure device in the SP I CE model equation of the SO I field effect transistor by using the electrical characteristic data of the floating structure device, thereby obtaining the floating structure S0I The SPICE model of the field effect transistor.
  • the step 1) body extraction structure device is a T-type gate extraction structure device.
  • the various electrical property data tested in step 2) include both alternating current and direct current electrical characteristics.
  • the S0I field effect transistor SPICE model equation in step 4) is a BSIMS0I 3 , BSIM4S0I or PSPS0I model equation.
  • the S0I field effect transistor SPICE model equation in step 5) is a BSIMS0I 3 , BSIM4S0I or PSPS0I model equation.
  • step 6 writes a macro model using Ver i log-A.
  • the first model and the second model share a gate, a source, a drain, and a body.
  • the modeling method proposed by the present invention tests the electrical characteristic data of the auxiliary device by designing and manufacturing an auxiliary device including only the body lead-out portion in the body lead-out structure device, and subtracts the data of the auxiliary device from the test data of the physical device.
  • Intermediate data can more accurately represent the electrical characteristics of the functional transistor portion of the body in the structure lead-out device, and eliminate the interference of the parasitic transistor of the body lead-out portion.
  • the device model parameters of the floating body structure extracted on the basis of the intermediate data are more accurate than the prior art, and the fitting effect is better; by writing the first model extracted by the intermediate data and the second model extracted by the auxiliary device in parallel
  • the macro model is composed of a complete reaction body that extracts the influence of each physical structural part (ie, the body lead-out part and the main part) of the structural device on its electrical characteristics.
  • the modeling method proposed by the present invention considers the influence of the parasitic transistor in the body lead-out structure, and the model series established by the method can more accurately determine the actual working condition and electrical characteristics of the S0I field effect transistor of the reactant lead-out structure and the floating body structure. It is beneficial to the reliability of S0I circuit design simulation, which is of great significance to promote the development of S0I circuit.
  • FIG. 1 is a schematic diagram of a SOI field effect transistor of a ⁇ -type grid lead-out structure in an embodiment
  • FIG. 2 is a schematic diagram of a SOI field effect transistor of a floating body structure in an embodiment
  • Figure 3 is a schematic diagram of an auxiliary device in the embodiment
  • FIG. 4 is a schematic diagram of test data for obtaining intermediate data in the embodiment.
  • the inventors of the present invention have found through the test of the S0I field effect transistor of the body lead-out structure:
  • the bottom portion of the T-gate 102 under the body lead-out portion A conductive channel is also formed in an inverse manner, and the nature of this channel is inconsistent with the channel under the normal gate 101 of the body portion.
  • the T-gate 012 is not a single doping, one half is doped with an N-type impurity, and the other half is doped with a P-type impurity, and its electrical characteristics are completely different from those of a single doped normal gate 101.
  • the T-gate 102 is usually only equivalent to increase the effective width of the device. It can be seen that the electrical model established according to this is very inaccurate, and the actual device will exhibit some existing SPICE models that cannot be covered. characteristic. Moreover, when SP ICE modeling of the floating structure, the model parameters related to the body of the device need to be extracted by the device with the body extraction structure. If the extraction part is not taken into consideration, the test data of the structural device is directly extracted to extract the model. The parameters, the SPICE model of the floating structure thus constructed, can be difficult to accurately express some of the characteristics of the device, even in the simulation.
  • the inventors of the present invention have proposed a more accurate modeling method of the SPI model series of the S0I field effect transistor, and the S0 I field effect transistor SPICE model series includes the S0 I field effect transistor of the body lead-out structure.
  • SPI model and floating body structure S0I field effect transistor SP ICE model The complete mathematical model is usually obtained by testing the device data and extracting the relevant model parameters using the model equations.
  • the modeling method of the present invention specifically includes the following steps:
  • source 403, drain 404 is defined by mask 406 as N-type doping
  • body 405 is defined by mask 407 as P-type doping
  • T-type The gate defines the doping polarity by mask 406 and mask 407, and the width of the auxiliary device is typically fixed to a fixed value depending on the application.
  • the electrical characteristic data of the auxiliary device of the corresponding size under the same test condition is subtracted from the electrical characteristic data of all the body-extracting structural devices, and recorded as intermediate data.
  • all body length L devices are subtracted from the data of the auxiliary device of length L and recorded as intermediate data.
  • the curve 501 is the body lead structure device data
  • the curve 502 is the auxiliary device data
  • the curve 503 is the intermediate data, which is obtained by subtracting the curve 501 from the curve 502.
  • nbc 1, which is considered as a device with a body-extracting structure, and an appropriate extraction process is selected to extract all model parameters.
  • This macro model consists of a parallel connection between the first model and the second model, which is recorded as the SPICE model of the body-extracted structure S0I field effect transistor.
  • the second model generation The body leads to a parasitic transistor of the body lead-out portion (under the T-gate 102) of the SOI field effect transistor, the first model represents a normal transistor of its body portion (under the normal gate 101), and the two transistors share the gate, source, drain and The four ends of the body, thereby enabling a more accurate and comprehensive reaction to extract the electrical characteristics of the structure S0I field effect transistor.
  • Model parameter extraction of the floating structure device data using a suitable SPICE model (eg, BSIMS0I 3, BSIM4S0I, PSPS0I, etc.).
  • a suitable SPICE model eg, BSIMS0I 3, BSIM4S0I, PSPS0I, etc.
  • the first model obtained in step 4 is used as the initial model of the floating structure device, and the parameter nbc is set to 0, which is regarded as a device with no body extraction, and an appropriate extraction process is selected to extract all the model parameters, thereby
  • the SPICE model of the floating body structure S0I field effect transistor can be directly obtained.
  • the parameters extracted by the intermediate data are used to remove the interference data of the parasitic transistor of the body, and the electrical characteristics of the floating structure S0I field effect transistor can be more accurately reflected, and the fitting effect of the model is improved.
  • the modeling method proposed by the present invention considers the influence of the parasitic transistor in the body lead-out structure, and the model series established by the method can more accurately determine the actual working condition and electrical characteristics of the S0I field effect transistor of the reactant lead-out structure and the floating body structure. It is beneficial to the reliability of S0I circuit design simulation, which is of great significance to promote the development of S0I circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种SOI场效应晶体管SPICE模型系列的建模方法，通过设计制作辅助器件，测量电学特性数据，获取中间数据，在中间数据的基础上提取模型参数，建立浮体结构SOI场效应晶体管的SPICE模型，并利用中间数据及辅助器件数据提取模型参数，编写宏模型，建立体引出结构SOI场效应晶体管的SPICE模型。本发明提出的建模方法考虑了体引出结构中引出部分的寄生晶体管的影响，利用该方法建立的模型系列能更加准确的反应体引出结构及浮体结构的SOI场效应晶体管的实际工作情况及电学特性，提高了模型的拟和效果。

Description

一种 SOI场效应晶体管 SPICE模型系列的建模方法
技术领域 本发明涉及一种场效应晶体管 SPICE模型系列的建模方法，尤其涉及 一种 S0I场效应晶体管 SPICE模型系列的建模方法，属于微电子器件建模 领域。
背景技术
M0SFET 为一种四端口半导体器件， 在各个端口施加不同的激励， 器 件的漏极电流也会相应发生变化。通过对器件建立数学模型，得出输入输 出的数学表达式， 电路设计者使用该模型进行电路设计的 SPICE仿真。 目 前已提出多种关于 M0SFET的数学模型， 每种模型都包含大量的参数。
S0I 场效应管 （亦称 M0SFET )—般有两种应用模式， 一种是有体引 出的结构（包括 T型栅引出结构和 H型栅引出结构）， 另一种是无体引出 的结构（即浮体结构）。 图 1为 T型栅引出结构器件的版图示意图。 对栅 施加电压时， T型栅 102下面的村底也会反型形成导电沟道。 目前一般认 为这个沟道的性质与正常栅 101 下面的沟道完全一致， 所以 T型栅 102 仅仅等效于增加了器件的有效宽度而已。 然而，这种处理方式是极为筒单 的， 在目前的工艺下， 甚至是错误的， 体引出结构的器件甚至会表现出一 些模型无法涵盖的特性。
T型栅 102非单一掺杂， 一半掺杂 N型杂质， 另一半掺杂 P型杂质， 它的电学特性与单一掺杂的正常栅 101截然不同。 而且， 当对浮体结构进 行建模（指 SPICE模型， 下同）时， 器件与体有关的模型参数需要通过有 体引出结构的器件来提取， 若不考虑引出部分（即 T型栅 102下面的导电 沟道）， 而直接用体引出结构器件的测试数据来提取模型参数， 这样建立 的浮体结构 SPICE模型会难以准确表达器件的一些特性，甚至在仿真时出 现错误。
鉴于此，本发明提供了一种 S0I场效应晶体管 SPICE模型系列的准确 建模方法， 可以更加准确有效的对 S0 I场效应晶体管建模仿真。 发明内容 本发明要解决的技术问题在于提供一种 S0I场效应晶体管 SPICE模型 系列的建模方法。
为了解决上述技术问题， 本发明采用如下技术方案：
一种 S0I场效应晶体管 SP ICE模型系列的建模方法， 包括以下步骤：
1)设计制作若干不同尺寸的体引出结构器件、浮体结构器件以及仅包 含所述体引出结构器件中的体引出部分的辅助器件；
2)分别测量体引出结构器件、浮体结构器件和辅助器件的各种电学特 性数据；
3)将所有体引出结构器件的电学特性数据减去相同测试条件下对应 尺寸的辅助器件的电学特性数据， 记做中间数据；
4)利用所述中间数据，提取 S0I场效应晶体管 SP ICE模型方程中体引 出结构器件的所有模型参数， 建立第一模型；
5)利用所述辅助器件的电学特性数据， 提取 S0I场效应晶体管 SPICE 模型方程中体引出结构器件的所有模型参数， 建立第二模型；
6)编写由第一模型和第二模型并联组成的宏模型， 建立体引出结构 S0I场效应晶体管的 SPICE模型；
7)在步骤 4 )建立的第一模型的基础上， 利用浮体结构器件的电学特 性数据提取 SO I场效应晶体管 SP I CE模型方程中无体引出结构器件的所有 模型参数， 从而得到浮体结构 S0I场效应晶体管的 SPICE模型。
作为本发明的优选方案， 步骤 1 )所述体引出结构器件为 T型栅引出 结构器件。 作为本发明的优选方案， 步骤 2 )测试的各种电学特性数据包括交流 和直流电学特性。
作为本发明的优选方案， 步骤 4 ) 中的 S0I场效应晶体管 SPICE模型 方程为 BSIMS0I 3 , BSIM4S0I或 PSPS0I模型方程。
作为本发明的优选方案， 步骤 5 ) 中的 S0I场效应晶体管 SPICE模型 方程为 BSIMS0I 3 , BSIM4S0I或 PSPS0I模型方程。
作为本发明的优选方案， 步骤 6 )采用 Ver i log-A编写宏模型。
作为本发明的优选方案， 步骤 6 )编写的宏模型中第一模型和第二模 型共用栅、 源、 漏和体四端。
本发明的有益效果在于：
本发明提出的建模方法通过设计制作仅包含体引出结构器件中的体 引出部分的辅助器件， 测试该辅助器件的电学特性数据， 用体引出结构器 件的测试数据减去辅助器件的数据，得到中间数据。该中间数据可以更加 准确地体现体引出结构器件中主体的功能晶体管部分的电学特性，消除了 体引出部分寄生晶体管的干扰。在该中间数据的基础上提取出的浮体结构 的器件模型参数， 较现有技术更为准确， 拟合效果更好； 通过编写由中间 数据提取的第一模型和辅助器件提取的第二模型并联组成的宏模型，能够 完整的反应体引出结构器件的各个物理结构部分（即体引出部分和主体部 分）对其电学特性的影响。
因此本发明提出的建模方法考虑了体引出结构中寄生晶体管的影响， 利用该方法建立的模型系列能更加准确的反应体引出结构及浮体结构的 S0I场效应晶体管的实际工作情况及电学特性，有利于 S0I电路设计仿真 的可靠性， 从而对促进 S0I电路的发展有重要意义。
附图说明 图 1 为实施例中 τ型栅体引出结构的 S0I场效应晶体管示意图； 图 2 为实施例中浮体结构的 S0I场效应晶体管的示意图；
图 3 为实施例中辅助器件示意图；
图 4为实施例中获取中间数据的测试数据示意图。
具体实施方式 下面结合附图进一步说明本发明的器件结构，为了示出的方便附图并 未按照比例绘制。
本发明的发明人通过对体引出结构的 S0I 场效应晶体管测试研究发 现： 采用 τ型栅引出结构的 S0I场效应晶体管中， 如图 1所示， 体引出 部分的 T型栅 102下面的村底也会反型形成导电沟道，而且这个沟道的性 质与主体部分的正常栅 101下面的沟道并不一致。 T型栅 1 02并非单一掺 杂， 其一半掺杂 N型杂质， 另一半掺杂 P型杂质， 它的电学特性与单一掺 杂的正常栅 101是截然不同的。 目前， 在仿真建模时通常将 T型栅 102 仅仅等效于增加了器件的有效宽度，可见按此建立的电学模型是很不准确 的， 实际器件会表现出一些现有 SPICE模型无法涵盖的特性。 而且， 当对 浮体结构进行 SP ICE建模时，器件与体有关的模型参数需要通过有体引出 结构的器件来提取，若不考虑引出部分， 而直接用体引出结构器件的测试 数据来提取模型参数，这样建立的浮体结构 SPICE模型会难以准确表达器 件的一些特性， 甚至在仿真时出现错误。
在上述的分析研究基础上， 本发明的发明人提出一种更为准确的 S0I 场效应晶体管 SPICE模型系列的建模方法， S0 I场效应晶体管 SPICE模型 系列包括体引出结构的 S0 I 场效应晶体管 SPICE模型和浮体结构的 S0I 场效应晶体管 SP ICE模型。通常是通过测试器件数据， 利用模型方程提取 相关模型参数，从而得到完整的数学模型。本发明的建模方法具体包括如 下步骤：
1 )设计制作若干不同尺寸的体引出结构器件（以 τ型栅为例） ， 如 图 1,其中正常栅 101、 源 102、漏 103由掩模 106定义 N型掺杂（以丽 OS 为例， 下同） ， 体 104由掩模 107定义 P型掺杂， T型栅由掩模 106和掩 模 107共同定义掺杂极性。设计制作若干不同尺寸的浮体结构器件，如图 2, 其中正常栅 201、 源 203、 漏 204由掩模 206定义 N型掺杂。 设计制作 若干不同尺寸的仅包含 T型栅 102的辅助器件， 如图 3, 其中源 403、 漏 404由掩模 406定义 N型掺杂， 体 405由掩模 407定义 P型掺杂， T型栅 由掩模 406和掩模 407共同定义掺杂极性，根据应用，一般将辅助器件的 宽度固定为某一固定值。
2) 利用半导体参数测量仪（如 Agilent 4156、 Agilent B1500A、 Keithley 4200等）分别测量上述三种器件的各种交流和直流电学特性， 包括 Cgg_Vgs、 Cgc-Vgs-Vbs, Ids-Vgs-Vbs, Ids_Vds_Vgs、 Ids_Vgs_Vds 等。
3)将所有体引出结构器件的电学特性数据减去相同测试条件下对应 尺寸的辅助器件的电学特性数据， 记做中间数据。 例如， 所有长度为 L 的体引出结构器件，其数据减去长度为 L的辅助器件的数据，记做中间数 据。如图 4, 曲线 501为体引出结构器件数据， 曲线 502为辅助器件数据， 曲线 503为中间数据， 由曲线 501与曲线 502相减而得。
4)采用合适的 SPICE模型方程（如 BSIMS0I3、 BSIM4S0I、 PSPSOI 等）对中间数据进行模型参数提取， 建立第一模型。 以 BSIM4S0I为例， 将参数 nbc设置为 1, 视为有体引出结构的器件， 选择合适的提取流程， 提取所有模型参数。
5)采用合适的 SPICE模型方程（如 BSIMS0I3、 BSIM4S0I、 PSPSOI 等）对辅助器件数据进行模型参数提取， 建立第二模型。 以 BSIM4S0I为 例， 将参数 nbc设置为 1, 视为有体引出结构的器件， 选择合适的提取流 程， 提取所有模型参数。
6)用 Verilog-A编写宏模型， 此宏模型由第一模型和第二模型并联 组成，记为体引出结构 S0I场效应晶体管的 SPICE模型。其中第二模型代 表体引出结构 SOI场效应晶体管中体引出部分（ T栅 102下的）的寄生晶 体管， 第一模型代表其主体部分（正常栅 101下）的正常晶体管， 两个晶 体管共用栅、 源、 漏和体四端， 由此能更加准确全面的反应体引出结构 S0I场效应晶体管的电学特性。
7 )采用合适的 SPICE模型（如 BSIMS0I 3、 BSIM4S0I、 PSPS0I等）对 浮体结构器件数据进行模型参数提取。 以 BSIM4S0I为例， 将步骤 4 )得 到的第一模型作为浮体结构器件的初始模型， 并将参数 nbc设置为 0 , 视 为无体引出的器件， 选择合适的提取流程， 提取所有模型参数， 从而可直 接得到浮体结构 S0I场效应晶体管的 SPICE模型。利用该中间数据提取的 参数去除了体引出部分寄生晶体管的干扰数据，能更加准确的反应浮体结 构 S0I场效应晶体管的电学特性， 提高了模型的拟和效果。
可见， 本发明提出的建模方法考虑了体引出结构中寄生晶体管的影 响，利用该方法建立的模型系列能更加准确的反应体引出结构及浮体结构 的 S0I场效应晶体管的实际工作情况及电学特性，有利于 S0I电路设计仿 真的可靠性， 从而对促进 S0I电路的发展有重要意义。
上述实施例仅列示性说明本发明的原理及功效， 而非用于限制本发 明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上 述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

权利要求书
1. 一种 SOI场效应晶体管 SPICE模型系列的建模方法， 其特征 在于， 包括以下步骤：
1 ) 设计制作若干不同尺寸的体引出结构器件、 浮体结 助器件；
2 ) 分别测量体引出结构器件、 浮体结构器件和辅助器 件的各种电学特性数据；
3 ) 将所有体引出结构器件的电学特性数据减去相同测 试条件下对应尺寸的辅助器件的电学特性数据， 记做中间数 据；
4 ) 利用所述中间数据， 提取 S0I场效应晶体管 SPICE 模型方程中体引出结构器件的所有模型参数， 建立第一模型；
5 ) 利用所述辅助器件的电学特性数据， 提取 S0I场效 应晶体管 SPICE模型方程中体引出结构器件的所有模型参数, 建立第二模型；
6 ) 编写由第一模型和第二模型并联组成的宏模型， 建 立体引出结构 S0I场效应晶体管的 SPICE模型；
7 ) 在步骤 4 )建立的第一模型的基础上， 利用浮体结 构器件的电学特性数据提取 S0I场效应晶体管 SPICE模型方 程中无体引出结构器件的所有模型参数， 从而得到浮体结构 S0I场效应晶体管的 SPICE模型。
2. 根据权利要求 1所述的 S0I场效应晶体管 SPICE模型系列的 建模方法， 其特征在于： 步骤 1 )所述体引出结构器件为 T型 栅引出结构器件。
3. 根据权利要求 1所述的 SOI场效应晶体管 SPICE模型系列的 建模方法， 其特征在于： 步骤 2 )测试的各种电学特性数据包 括交流和直流电学特性。
4. 根据权利要求 1所述的 S0I场效应晶体管 SPICE模型系列的 建模方法，其特征在于： 步骤 4 )中的 S0I场效应晶体管 SPICE 模型方程为 BS IMS0I 3、 BSIM4S0I或 PSPS0I模型方程。
5. 根据权利要求 1所述的 S0I场效应晶体管 SPICE模型系列的 建模方法，其特征在于： 步骤 5 )中的 S0I场效应晶体管 SPICE 模型方程为 BS IMS0I 3、 BSIM4S0I或 PSPS0I模型方程。
6. 根据权利要求 1所述的 S0I场效应晶体管 SPICE模型系列的 建模方法， 其特征在于： 步骤 6 )采用 Ver i log-A编写宏模型。
7. 根据权利要求 1所述的 S0I场效应晶体管 SPICE模型系列的 建模方法， 其特征在于： 步骤 6 )编写的宏模型中第一模型和 第二模型共用栅、 源、 漏和体四端。
PCT/CN2011/080144 2011-03-24 2011-09-25 一种soi场效应晶体管spice模型系列的建模方法 WO2012126237A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/696,437 US9953118B2 (en) 2011-03-24 2011-09-25 Modeling method of SPICE model series of SOI FET

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110072771.8 2011-03-24
CN2011100727718A CN102176215B (zh) 2011-03-24 2011-03-24 一种soi场效应晶体管spice模型系列的建模方法

Publications (1)

Publication Number Publication Date
WO2012126237A1 true WO2012126237A1 (zh) 2012-09-27

Family

ID=44519399

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/080144 WO2012126237A1 (zh) 2011-03-24 2011-09-25 一种soi场效应晶体管spice模型系列的建模方法

Country Status (3)

Country Link
US (1) US9953118B2 (zh)
CN (1) CN102176215B (zh)
WO (1) WO2012126237A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976283B (zh) * 2010-10-21 2012-12-19 中国科学院上海微系统与信息技术研究所 Bsimsoi4直流模型参数的确定方法
CN102176215B (zh) * 2011-03-24 2012-06-27 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管spice模型系列的建模方法
CN105740564B (zh) * 2016-02-15 2019-10-08 中国工程物理研究院电子工程研究所 一种soi mos管剂量率辐射spice宏模型建模法
CN106503374B (zh) * 2016-10-28 2018-06-29 上海空间电源研究所 复杂结构的化合物半导体器件的结构描述方法
CN107844678B (zh) * 2017-12-21 2020-05-12 北京华大九天软件有限公司 包含IP/Memory时序路径的spice仿真方法
CN111146278B (zh) * 2018-11-06 2022-09-09 无锡华润上华科技有限公司 绝缘体上半导体器件及其制造方法
CN111488715B (zh) * 2020-04-10 2023-04-28 杭州电子科技大学 一种基于电场效应硅基内腔成形的方法
CN117313620B (zh) * 2023-10-17 2024-03-15 华南理工大学 一种基于多任务深度学习符号回归的dtco公式建模方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221589A (zh) * 2007-09-29 2008-07-16 埃派克森微电子(上海)有限公司 电路仿真的模型方法
CN101739472A (zh) * 2008-11-18 2010-06-16 上海华虹Nec电子有限公司 Mosfet失配模型的建立及仿真方法
CN102176215A (zh) * 2011-03-24 2011-09-07 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管spice模型系列的建模方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030055613A1 (en) * 2000-04-28 2003-03-20 Trw, Inc. Semi-physical modeling of HEMT DC-to high frequency electrothermal characteristics
US7761823B2 (en) * 2007-05-15 2010-07-20 Advanced Micro Devices, Inc. Method for adjusting a transistor model for increased circuit simulation accuracy
US20090102501A1 (en) * 2007-10-19 2009-04-23 Guldi Richard L Test structures for e-beam testing of systematic and random defects in integrated circuits
CN101739469B (zh) * 2008-11-06 2011-08-24 上海华虹Nec电子有限公司 提取mos晶体管应力效应模型参数的方法
CN101726274B (zh) * 2009-12-01 2011-04-27 中国科学院上海微系统与信息技术研究所 利用mosfet输入输出特性确定mosfet bsim模型参数宽度偏移量的方法
CN101944147A (zh) * 2010-09-10 2011-01-12 上海宏力半导体制造有限公司 提取双极结型晶体管的spice模型的方法
CN101937497A (zh) * 2010-09-10 2011-01-05 上海宏力半导体制造有限公司 保护spice模型ip核的方法
CN101976274B (zh) * 2010-09-10 2015-05-20 上海华虹宏力半导体制造有限公司 提取场效晶体管的spice模型的方法
CN101957883A (zh) * 2010-10-12 2011-01-26 上海宏力半导体制造有限公司 建立场效晶体管噪声模型的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221589A (zh) * 2007-09-29 2008-07-16 埃派克森微电子(上海)有限公司 电路仿真的模型方法
CN101739472A (zh) * 2008-11-18 2010-06-16 上海华虹Nec电子有限公司 Mosfet失配模型的建立及仿真方法
CN102176215A (zh) * 2011-03-24 2011-09-07 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管spice模型系列的建模方法

Also Published As

Publication number Publication date
CN102176215B (zh) 2012-06-27
CN102176215A (zh) 2011-09-07
US9953118B2 (en) 2018-04-24
US20130054209A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
WO2012126237A1 (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN102142057B (zh) 应用于mosfet电学仿真的bsim4应力的建模方法
CN103617319B (zh) 一种iii‑v族mosfet的小信号模型参数直接提取方法
US9134361B2 (en) Method for determining BSIMSOI4 DC model parameters
CN108062442A (zh) 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法
CN101685478A (zh) 基于距相邻mos晶体管的栅极间距的电路仿真
Sadachika et al. Completely surface-potential-based compact model of the fully depleted SOI-MOSFET including short-channel effects
CN101976293A (zh) Mos晶体管射频宏模型建立方法
CN108563801A (zh) 一种提取FinFET寄生电阻模型的测试结构和方法
WO2012126236A1 (zh) 体引出结构soi场效应晶体管等效电学模型及建模方法
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
McAndrew Compact models for MOS transistors: successes and challenges
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
CN102194691B (zh) 多栅结构mosfet模型的建模方法
CN102542094A (zh) 纳米级多叉指射频cmos模型及其提取方法
Wu et al. Temperature-dependent threshold voltage extraction of finfets using noise measurements
CN102915394B (zh) 一种应用于mosfet电学仿真的psp应力的建模方法
Tuinenga et al. Circuit modeling of single-event transient pulse stretching in digital CMOS
Hu Compact modeling for the changing transistor
Jankovic et al. Experimental evaluation of circuit-based modeling of the NBTI effects in double-gate FinFETs
Alvarado et al. Compact small-signal model for RF FinFETs
CN109977564B (zh) 一种提高soi工艺二极管模型适用性的方法及系统
Miura-Mattausch et al. HiSIM-SOI: Complete surface-potential-based model valid for all SOI-structure types
Dash et al. SPICE parameter extraction of tri-gate FinFETs-an integrated approach
CN116542193A (zh) 器件漏电流模型及其提取方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13696437

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11861654

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11861654

Country of ref document: EP

Kind code of ref document: A1