CN116542193A - 器件漏电流模型及其提取方法 - Google Patents

器件漏电流模型及其提取方法 Download PDF

Info

Publication number
CN116542193A
CN116542193A CN202310021628.9A CN202310021628A CN116542193A CN 116542193 A CN116542193 A CN 116542193A CN 202310021628 A CN202310021628 A CN 202310021628A CN 116542193 A CN116542193 A CN 116542193A
Authority
CN
China
Prior art keywords
leakage current
function
boundary
metal gate
current model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310021628.9A
Other languages
English (en)
Inventor
王晴雯
吴园园
商干兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202310021628.9A priority Critical patent/CN116542193A/zh
Publication of CN116542193A publication Critical patent/CN116542193A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种器件漏电流模型，用于仿真半导体器件的漏电流，半导体器件的栅极结构采用第一金属栅，第一金属栅具有第一导电类型金属功函数层。器件漏电流模型的漏电流由主体函数乘以第一函数形成。第一函数为由半导体器件的金属栅边界临近效应参数形成的函数，用于模拟金属栅边界临近效应对漏电流的影响。本发明还公开了一种器件漏电流模型的提取方法。本发明能模拟MBE效应对器件漏电流的影响，从而能提高模型拟合精度，有利于设计更加合理的版图。

Description

器件漏电流模型及其提取方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种器件漏电流模型。本发明还涉及一种器件漏电流模型的提取方法。
背景技术
随着工艺节点的不断缩进和应用电压的不断减小，低功耗设计成为电路设计的重要指标。而随着工艺节点的缩小，静态漏电在芯片整体功耗中所占比重越来越大。因此，准确全面的表征器件漏电特性至关重要。MOSFET中引发静态功耗的泄漏电流主要有：源到漏的亚阈泄漏电流，栅泄漏电流，发生在栅漏交叠区的栅致漏极泄漏电流(GIDL)。在这些电流中，当电路中器件处于关闭或者等待状态时，GIDL电流在泄漏电流中占主导地位。因此，准确全面的表征GIDL漏电流模型对于高性能低静态功耗的设计场景具有重要意义。
如图1所示，是现有器件漏电流模型的架构图，架构图在虚线框101中，现有器件漏电流模型的公式为：
Idoff＝f(w,l,vgs,T) (1)；
其中，Idoff表示器件漏电流，主要是指GIDL漏电流；f()表示GIDL漏电流的函数，w表示半导体器件的沟道区的宽度，l表示半导体器件的沟道区的长度，vgs表示半导体器件的栅源电压，T表示半导体器件的工作温度。可以看出，w,l,vgs,T都和半导体器件本身的结构参数相关。
现在先进工艺中为了提高器件载流子的迁移率而引入大量的应力增强技术，这些都导致器件周围的环境对器件自身的电学特性影响越来越大，进而对器件的GIDL电流也有很大的影响。自28nmCMOS工艺节点以来，替代金属栅(RMG)工艺被广泛应用于HKMG器件，用来调节N/PMOS阈值电压的不同金属栅功函数材料导致了N/P金属栅边界临近效应(MetalBoundaryEffect，MBE)。MBE效应是指不同类型即N型和P型的金属边界功函数变化，导致器件阈值电压及沟道电流特性受到影响，导致GIDL电流相应的也会有变化。而目前的GIDLSPICE模型里面没有提供该MBE效应的解决方案。
发明内容
本发明所要解决的技术问题是提供一种器件漏电流模型，能模拟MBE效应对器件漏电流的影响，从而能提高模型拟合精度，有利于设计更加合理的版图。为此，本发明还提供一种器件漏电流模型的提取方法。
为解决上述技术问题，本发明提供的器件漏电流模型用于仿真半导体器件的漏电流，所述半导体器件的栅极结构采用第一金属栅，所述第一金属栅具有第一导电类型金属功函数层。
所述器件漏电流模型的漏电流由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的金属栅边界临近效应参数形成的函数，用于模拟金属栅边界临近效应对所述漏电流的影响。
进一步的改进是，所述金属栅边界临近效应参数包括第一间距和第二间距。
所述半导体器件形成于第一有源区中，沟道区形成于由所述第一金属栅所覆盖的所述第一有源区中。
所述沟道区包括第一条长度边、第二条长度边以及两条宽度边。
所述第一金属栅的长度方向和所述沟道区的宽度边方向相同。
在沿所述第一金属栅的长度方向上，所述第一金属栅还延伸到所述第一有源区的两侧，所述第一金属栅具有位于所述第一有源区外的第一边界和第二边界。
所述第一边界为所述第一金属栅的第一导电类型金属功函数层和第一邻近金属栅的第二导电类型金属功函数层之间的边界。
所述第二边界为所述第一金属栅的第一导电类型金属功函数层和第二邻近金属栅的第二导电类型金属功函数层之间的边界。
所述第一边界临近所述第一条长度边，所述第一间距为所述第一边界和所述第一条长度边之间的距离。
所述第二边界临近所述第二条长度边，所述第二间距为所述第二边界和所述第二条长度边之间的距离。
进一步的改进是，所述第一函数的参数还包括所述沟道区的长度和宽度。
进一步的改进是，所述第一函数的公式为：
其中，f1()表示所述第一函数；pwr()表示幂函数。
SPMT表示所述第一间距，SPMB表示所述第二间距。
W表示沟道区的宽度，L表示沟道区的长度。
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
进一步的改进是，所述器件漏电流模型的主体函数为GIDL漏电流函数；所述GIDL漏电流函数的参数包括：
所述沟道区的宽度和长度，栅源电压和温度。
进一步的改进是，在所述主体函数保持不变的条件下，所述第一函数的各所述拟合参数通过改变所述第一间距和所述第二间距，对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
进一步的改进是，所述第一间距和所述第二间距通过在版图设计中进行修改。
为解决上述技术问题，本发明提供的器件漏电流模型的提取方法中，器件漏电流模型用于仿真半导体器件的漏电流，所述半导体器件的栅极结构采用第一金属栅，所述第一金属栅具有第一导电类型金属功函数层；包括如下步骤：
步骤一、将所述器件漏电流模型的漏电流设置为由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的金属栅边界临近效应参数形成的函数，用于模拟金属栅边界临近效应对所述漏电流的影响。
步骤二、采用不受所述金属栅边界临近效应影响的所述半导体器件对所述主体函数进行参数拟合。
步骤三、在保持所述主体函数不变的条件下，改变所述半导体器件的所述金属栅边界临近效应参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
进一步的改进是，所述金属栅边界临近效应参数包括第一间距和第二间距。
所述半导体器件形成于第一有源区中，沟道区形成于由所述第一金属栅所覆盖的所述第一有源区中。
所述沟道区包括第一条长度边、第二条长度边以及两条宽度边。
所述第一金属栅的长度方向和所述沟道区的宽度边方向相同。
在沿所述第一金属栅的长度方向上，所述第一金属栅还延伸到所述第一有源区的两侧，所述第一金属栅具有位于所述第一有源区外的第一边界和第二边界。
所述第一边界为所述第一金属栅的第一导电类型金属功函数层和第一邻近金属栅的第二导电类型金属功函数层之间的边界。
所述第二边界为所述第一金属栅的第一导电类型金属功函数层和第二邻近金属栅的第二导电类型金属功函数层之间的边界。
所述第一边界临近所述第一条长度边，所述第一间距为所述第一边界和所述第一条长度边之间的距离。
所述第二边界临近所述第二条长度边，所述第二间距为所述第二边界和所述第二条长度边之间的距离。
进一步的改进是，所述第一函数的参数还包括所述沟道区的长度和宽度。
进一步的改进是，所述第一函数的公式为：
其中，f1()表示所述第一函数；pwr()表示幂函数。
SPMT表示所述第一间距，SPMB表示所述第二间距。
W表示沟道区的宽度，L表示沟道区的长度。
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
进一步的改进是，所述器件漏电流模型的主体函数为GIDL漏电流函数；所述GIDL漏电流函数的参数包括：
所述沟道区的宽度和长度，栅源电压和温度。
进一步的改进是，步骤三中，所述第一函数的各所述拟合参数通过改变所述第一间距和所述第二间距，对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
进一步的改进是，所述第一间距和所述第二间距通过在版图设计中进行修改。
进一步的改进是，步骤三完成后，还包括对所述器件漏电流模型进行验证的步骤。
本发明在器件漏电流模型的漏电流的主体函数的基础上增加了由第一函数组成的乘积项，第一函数为由半导体器件的MBE参数形成的函数，这样，在MBE参数发生改变时，本发明能准确模拟这种改变对漏电流的影响，所以，本发明能模拟MBE效应对器件漏电流的影响，从而能提高模型拟合精度。
本发明的MBE参数主要为金属栅边界和沟道区的间距即第一间距和第二间距，故本发明能对各种MBE参数尺寸进行更精准建漏电流模型且能更好的反应器件的实际电路中特性。
本发明还能基于器件漏电流模型，设计更加合理的版图。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有器件漏电流模型的架构图；
图2是本发明实施例半导体器件的版图；
图3是本发明实施例器件漏电流模型的架构图；
图4是本发明实施例器件漏电流模型的第一函数的架构图；
图5是本发明实施例器件漏电流模型的提取方法的流程图；
图6A是采用现有器件漏电流模型的漏电流拟合曲线；
图6B是采用本发明实施例器件漏电流模型的漏电流拟合曲线。
具体实施方式
如图2所示，是本发明实施例半导体器件的版图；如图3所示，是本发明实施例器件漏电流模型的架构图，架构图在虚线框301中；如图4所示，是本发明实施例器件漏电流模型的第一函数的架构图，架构图在虚线框302中；本发明实施例器件漏电流模型，用于仿真半导体器件的漏电流，所述半导体器件的栅极结构采用第一金属栅202，所述第一金属栅202具有第一导电类型金属功函数层。
所述器件漏电流模型的漏电流由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的金属栅边界临近效应参数形成的函数，用于模拟金属栅边界临近效应对所述漏电流的影响。
如图2所示，本发明实施例中，所述金属栅边界临近效应参数包括第一间距SPMT和第二间距SPMB。
所述半导体器件形成于第一有源区201中，所述有源区201的周侧为场氧如浅沟槽隔离(STI)。
所述半导体器件的栅极结构还包括位于所述第一金属栅202底部的栅介质层，所述栅介质层包括栅氧化层或者高介电常数层。
沟道区203形成于由所述第一金属栅202所覆盖的所述第一有源区201中。
所述沟道区203包括第一条长度边、第二条长度边以及两条宽度边。所述半导体器件的源区和漏区会自对准形成在所述第一金属栅202两侧的所述第一有源区201中，所述沟道区203的长度方向为所述源区到漏区的方向。
所述第一金属栅202的长度方向和所述沟道区203的宽度边方向相同。
在沿所述第一金属栅202的长度方向上，所述第一金属栅202还延伸到所述第一有源区201的两侧，所述第一金属栅202具有位于所述第一有源区201外的第一边界2041和第二边界2042；
所述第一边界2041为所述第一金属栅202的第一导电类型金属功函数层和第一邻近金属栅的第二导电类型金属功函数层之间的边界；
所述第二边界2042为所述第一金属栅202的第一导电类型金属功函数层和第二邻近金属栅的第二导电类型金属功函数层之间的边界。图2中，所述第一金属栅202的第一导电类型金属功函数层的形成区域如虚线框204所示，所述第一邻近金属栅的第二导电类型金属功函数层的形成区域如虚线框205所示，所述第二邻近金属栅的第二导电类型金属功函数层的形成区域如虚线框206所示。
所述第一边界2041临近所述第一条长度边，所述第一间距SPMT为所述第一边界2041和所述第一条长度边之间的距离；
所述第二边界2042临近所述第二条长度边，所述第二间距SPMB为所述第二边界2042和所述第二条长度边之间的距离。
所述第一函数的参数还包括沟道区的长度L和宽度W。
本发明实施例中，所述器件漏电流模型的主体函数为GIDL漏电流函数；所述GIDL漏电流函数的参数包括：
所述沟道区的宽度和长度，栅源电压和温度。
如图3所示，本发明实施例中，所述器件漏电流模型的漏电流的公式为：
Idoff＝f(w,l,vgs,T)*f1(SPMT，SPMB) (2)
Idoff表示漏电流。
其中，Idoff表示器件漏电流，主要是指GIDL漏电流
和公式(1)相同，f()表示所述主体函数也即GIDL漏电流的函数，w表示半导体器件的沟道区的宽度，l表示半导体器件的沟道区的长度，vgs表示半导体器件的栅源电压，T表示半导体器件的工作温度。可以看出，w,l,vgs,T都和半导体器件本身的结构参数相关。
如图4所示，所述第一函数的公式为：
其中，f1()表示所述第一函数；pwr()表示幂函数；
SPMT表示所述第一间距，SPMB表示所述第二间距；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
本发明实施例中，在所述主体函数保持不变的条件下，所述第一函数的各所述拟合参数通过改变所述第一间距SPMT和所述第二间距SPMB，对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
所述第一间距SPMT和所述第二间距SPMB通过在版图设计中进行修改。
本发明实施例在原有的器件漏电流模型即主体函数的基础上，考虑了MBE尺寸的变化对器件漏电流影响，从而在原有漏电模型中引入与MBE尺寸变化相关的函数，从而增加了器件在MBE尺寸变化对漏电流影响，这就给设计者在电路设计时考虑MBE尺寸的变化对器件的影响提供很大的帮助，使该新型漏电流模型适用性更好。
本发明实施例在器件漏电流模型的漏电流的主体函数的基础上增加了由第一函数组成的乘积项，第一函数为由半导体器件的MBE参数形成的函数，这样，在MBE参数发生改变时，本发明实施例能准确模拟这种改变对漏电流的影响，所以，本发明实施例能模拟MBE效应对器件漏电流的影响，从而能提高模型拟合精度。
本发明实施例的MBE参数主要为MBE尺寸即第一间距SPMT和第二间距SPMB，故本发明实施例能对各种MBE尺寸进行更精准建漏电流模型且能更好的反应器件的实际电路中特性。
本发明实施例还能基于器件漏电流模型，设计更加合理的版图。
如图5所示，是本发明实施例器件漏电流模型的提取方法的流程图；本发明实施例器件漏电流模型的提取方法中，器件漏电流模型用于仿真半导体器件的漏电流，所述半导体器件的栅极结构采用第一金属栅202，所述第一金属栅202具有第一导电类型金属功函数层；包括如下步骤：
步骤一、将所述器件漏电流模型的漏电流设置为由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的MBE参数形成的函数，用于模拟所述MBE效应对所述漏电流的影响。
之后，本发明实施例方法还包括图5中所示的步骤S101和步骤S102。
步骤S101中，设计不同MBE尺寸的器件结构。如图2所示，通过版图设计，能改变MBE尺寸，即改变图2中所示的所述第一间距SPMT和所述第二间距SPMB。
之后，根据版图设计将半导体器件制作到半导体衬底上。
步骤S102为测量器件数据。步骤S102能对所述半导体器件的结构参数和电学参数进行测量。
步骤二、采用不受MBE效应影响的所述半导体器件对所述主体函数进行参数拟合。
图5中，步骤二通过循环进行步骤S103和步骤S104实现。
步骤S103中，建立、修改基本的漏电流模型参数。
本发明实施例方法中，基本的漏电流模型为所述主体函数，所述主体函数为所述GIDL漏电流函数，参数包括：所述沟道区的宽度和长度，栅源电压和温度。所述沟道区的宽度和长度，栅源电压和温度都是可测量参数。所述主体函数为：f(w,l,vgs,T)；
其中，w表示半导体器件的沟道区的宽度，l表示半导体器件的沟道区的长度，vgs表示半导体器件的栅源电压，T表示半导体器件的工作温度。可以看出，w,l,vgs,T都和半导体器件本身的结构参数相关，都能通过测量得到。f(w,l,vgs,T)中还会设置拟合参数。
步骤S104中，对尺寸和温度相关的数据进行曲线拟合，即，根据w,l,vgs,T进行拟合并得到f(w,l,vgs,T)的拟合参数。如果拟合不好，则对(w,l,vgs,T)的拟合参数进行修改，直至拟合好，拟合好则就得到所述主体函数即f(w,l,vgs,T)。拟合好后则进行后续步骤S105。
步骤三、在保持所述主体函数不变的条件下，改变所述半导体器件的MBE参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
本发明实施例方法中，对MBE效应相关的模型曲线拟合主要包括：
所述第一函数的各所述拟合参数通过改变所述第一间距SPMT和所述第二间距SPMB，对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
所述第一间距SPMT和所述第二间距SPMB通过在版图设计中进行修改，即在前面的步骤S101中实现。
图5中，步骤三通过循环进行步骤S105和步骤S106实现。
步骤S105为，建立、修改不同MBE效应尺寸相关的模型。本发明实施例方法中，如图2所示，所述金属栅边界临近效应参数包括第一间距SPMT和第二间距SPMB；
所述半导体器件形成于第一有源区201中，沟道区203形成于由所述第一金属栅202所覆盖的所述第一有源区201中；
所述沟道区203包括第一条长度边、第二条长度边以及两条宽度边；
所述第一金属栅202的长度方向和所述沟道区203的宽度边方向相同；
在沿所述第一金属栅202的长度方向上，所述第一金属栅202还延伸到所述第一有源区201的两侧，所述第一金属栅202具有位于所述第一有源区201外的第一边界2041和第二边界2042；
所述第一边界2041为所述第一金属栅202的第一导电类型金属功函数层和第一邻近金属栅的第二导电类型金属功函数层之间的边界；
所述第二边界2042为所述第一金属栅202的第一导电类型金属功函数层和第二邻近金属栅的第二导电类型金属功函数层之间的边界；
所述第一边界2041临近所述第一条长度边，所述第一间距SPMT为所述第一边界2041和所述第一条长度边之间的距离；
所述第二边界2042临近所述第二条长度边，所述第二间距SPMB为所述第二边界2042和所述第二条长度边之间的距离。
所述第一函数的参数还包括沟道区的长度和宽度。
所述第一函数的公式为：
其中，f1()表示所述第一函数；pwr()表示幂函数；
SPMT表示所述第一间距SPMT，SPMB表示所述第二间距SPMB；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
步骤S106为，调整MBE效应尺寸的模型参数进行拟合，也即，调整MBE尺寸，对模型的拟合参数进行拟合。
如果步骤S106的拟合不好，则返回到步骤S105中对各拟合参数值进行修改，之后再进行步骤S106；如果步骤S106的结果为拟合好，则进行所述器件漏电流模型建立。
本发明实施例方法中，步骤三完成后，还包括对所述器件漏电流模型进行验证的步骤，即进行图5的步骤S107，步骤S107为器件漏电流模型验证。
如图6A所示，是采用现有器件漏电流模型的漏电流拟合曲线；图6A中，曲线401、402和403是三种MBE尺寸即SPMT和SPMB对应的半导体器件的漏电流的测试曲线，测试条件为：源漏电压vds等于0.8V，衬底电压Vbs等于0V，Idoff为栅极电流Id_Vg。
曲线404则是采用现有器件漏电流模型的漏电流拟合曲线，可以看出，在三种MBE尺寸对应的半导体器件的漏电流的拟合值都相同，故现有器件漏电流模型无法模拟MBE效应对漏电流的影响。
如图6B所示，是采用本发明实施例器件漏电流模型的漏电流拟合曲线；曲线401至403和图6A中的相同；曲线501、502和503则分别为采用本发明实施例器件漏电流模型拟合得到的三种MBE尺寸的半导体器件的漏电流曲线，可以看出，曲线501和曲线401、曲线502和曲线402以及曲线503和曲线403重合度较好，所以，本发明实施例器件漏电流模型能很好的模拟MBE尺寸对漏电流的影响，从而能提高模拟精度。
本发明实施例方法中，为了表征不同金属边界离器件距离的变化即MBE效应对应的尺寸也即MBE尺寸对器件漏电流模型的影响，首先会增加设计与之相关的版图。在增加的设计版图里，要注意包括下面几点：1、画与离器件本体沟道不同距离的金属边界即不同MBE尺寸如SPMB,SPMT的金属边界；2、固定一边的距离，变换金属边界其他边与器件的距离。然后根据该设计版图出来的晶圆(wafer)进行测量，对测量数据进行分析，对于常规的器件漏电流模型拟合好后，开始调整与不同MBE尺寸(SPMT,SPMB)即SPMT和SPMB相关的函数系数,这样就能得到与不同MBE尺寸(SPMT,SPMB)相关的漏电流模型。通过比较图6A和图6B可知，图6B比图6A拟合更好。设计者就可以通过仿真该模型了解器件在不同金属边界离器件的距离不同时的性能情况，以便于开始设计的时候将该因素考虑进去，这样就使得该新型模型更能反映实际器件特性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种器件漏电流模型，其特征在于：器件漏电流模型用于仿真半导体器件的漏电流，所述半导体器件的栅极结构采用第一金属栅，所述第一金属栅具有第一导电类型金属功函数层；
所述器件漏电流模型的漏电流由主体函数乘以第一函数形成；
所述第一函数为由所述半导体器件的金属栅边界临近效应参数形成的函数，用于模拟金属栅边界临近效应对所述漏电流的影响。
2.如权利要求1所述的器件漏电流模型，其特征在于：所述金属栅边界临近效应参数包括第一间距和第二间距；
所述半导体器件形成于第一有源区中，沟道区形成于由所述第一金属栅所覆盖的所述第一有源区中；
所述沟道区包括第一条长度边、第二条长度边以及两条宽度边；
所述第一金属栅的长度方向和所述沟道区的宽度边方向相同；
在沿所述第一金属栅的长度方向上，所述第一金属栅还延伸到所述第一有源区的两侧，所述第一金属栅具有位于所述第一有源区外的第一边界和第二边界；
所述第一边界为所述第一金属栅的第一导电类型金属功函数层和第一邻近金属栅的第二导电类型金属功函数层之间的边界；
所述第二边界为所述第一金属栅的第一导电类型金属功函数层和第二邻近金属栅的第二导电类型金属功函数层之间的边界；
所述第一边界临近所述第一条长度边，所述第一间距为所述第一边界和所述第一条长度边之间的距离；
所述第二边界临近所述第二条长度边，所述第二间距为所述第二边界和所述第二条长度边之间的距离。
3.如权利要求2所述的器件漏电流模型，其特征在于：所述第一函数的参数还包括所述沟道区的长度和宽度。
4.如权利要求3所述的器件漏电流模型，其特征在于：所述第一函数的公式为：
其中，f1()表示所述第一函数；pwr()表示幂函数；
SPMT表示所述第一间距，SPMB表示所述第二间距；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
5.如权利要求4所述的器件漏电流模型，其特征在于：所述器件漏电流模型的主体函数为GIDL漏电流函数；所述GIDL漏电流函数的参数包括：
所述沟道区的宽度和长度，栅源电压和温度。
6.如权利要求5所述的器件漏电流模型，其特征在于：在所述主体函数保持不变的条件下，所述第一函数的各所述拟合参数通过改变所述第一间距和所述第二间距，对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
7.如权利要求6所述的器件漏电流模型，其特征在于：所述第一间距和所述第二间距通过在版图设计中进行修改。
8.一种器件漏电流模型的提取方法，其特征在于，器件漏电流模型用于仿真半导体器件的漏电流，所述半导体器件的栅极结构采用第一金属栅，所述第一金属栅具有第一导电类型金属功函数层；包括如下步骤：
步骤一、将所述器件漏电流模型的漏电流设置为由主体函数乘以第一函数形成；
所述第一函数为由所述半导体器件的金属栅边界临近效应参数形成的函数，用于模拟金属栅边界临近效应对所述漏电流的影响；
步骤二、采用不受所述金属栅边界临近效应影响的所述半导体器件对所述主体函数进行参数拟合；
步骤三、在保持所述主体函数不变的条件下，改变所述半导体器件的所述金属栅边界临近效应参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
9.如权利要求8所述的器件漏电流模型的提取方法，其特征在于：所述金属栅边界临近效应参数包括第一间距和第二间距；
所述半导体器件形成于第一有源区中，沟道区形成于由所述第一金属栅所覆盖的所述第一有源区中；
所述沟道区包括第一条长度边、第二条长度边以及两条宽度边；
所述第一金属栅的长度方向和所述沟道区的宽度边方向相同；
在沿所述第一金属栅的长度方向上，所述第一金属栅还延伸到所述第一有源区的两侧，所述第一金属栅具有位于所述第一有源区外的第一边界和第二边界；
所述第一边界为所述第一金属栅的第一导电类型金属功函数层和第一邻近金属栅的第二导电类型金属功函数层之间的边界；
所述第二边界为所述第一金属栅的第一导电类型金属功函数层和第二邻近金属栅的第二导电类型金属功函数层之间的边界；
所述第一边界临近所述第一条长度边，所述第一间距为所述第一边界和所述第一条长度边之间的距离；
所述第二边界临近所述第二条长度边，所述第二间距为所述第二边界和所述第二条长度边之间的距离。
10.如权利要求9所述的器件漏电流模型的提取方法，其特征在于：所述第一函数的参数还包括所述沟道区的长度和宽度。
11.如权利要求10所述的器件漏电流模型的提取方法，其特征在于：所述第一函数的公式为：
其中，f1()表示所述第一函数；pwr()表示幂函数；
SPMT表示所述第一间距，SPMB表示所述第二间距；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
12.如权利要求11所述的器件漏电流模型的提取方法，其特征在于：所述器件漏电流模型的主体函数为GIDL漏电流函数；所述GIDL漏电流函数的参数包括：
所述沟道区的宽度和长度，栅源电压和温度。
13.如权利要求12所述的器件漏电流模型的提取方法，其特征在于：步骤三中，所述第一函数的各所述拟合参数通过改变所述第一间距和所述第二间距，对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
14.如权利要求13所述的器件漏电流模型的提取方法，其特征在于：所述第一间距和所述第二间距通过在版图设计中进行修改。
15.如权利要求8所述的器件漏电流模型的提取方法，其特征在于：步骤三完成后，还包括对所述器件漏电流模型进行验证的步骤。
CN202310021628.9A 2023-01-07 2023-01-07 器件漏电流模型及其提取方法 Pending CN116542193A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310021628.9A CN116542193A (zh) 2023-01-07 2023-01-07 器件漏电流模型及其提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310021628.9A CN116542193A (zh) 2023-01-07 2023-01-07 器件漏电流模型及其提取方法

Publications (1)

Publication Number Publication Date
CN116542193A true CN116542193A (zh) 2023-08-04

Family

ID=87456662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310021628.9A Pending CN116542193A (zh) 2023-01-07 2023-01-07 器件漏电流模型及其提取方法

Country Status (1)

Country Link
CN (1) CN116542193A (zh)

Similar Documents

Publication Publication Date Title
Boothroyd et al. MISNAN-A physically based continuous MOSFET model for CAD applications
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
US20130054210A1 (en) Method for Determining BSIMSOI4 DC Model Parameters
US9058441B2 (en) Methods for modeling of FinFET width quantization
Yao et al. SP-HV: A scalable surface-potential-based compact model for LDMOS transistors
Vaddi et al. Compact modeling of a generic double-gate MOSFET with gate–S/D underlap for subthreshold operation
JP3269459B2 (ja) Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体
US20130054209A1 (en) Modeling Method of SPICE Model Series of SOI FET
CN111368490A (zh) 横向双扩散晶体管的电路模型及其建模方法
CN102646147B (zh) Mos器件的建模方法
Prakash et al. Impact of NBTI aging on self-heating in nanowire FET
Madhavi et al. Electrical Characterization of highly stable 10nm triple-gate FinFET for different contacts and oxide region materials
CN107622959B (zh) 一种tcad仿真中mos电容cv特性曲线的校准方法
US20080286887A1 (en) Method for adjusting a transistor model for increased circuit simulation accuracy
Mendiratta et al. Analytical model of dopingless asymmetrical junctionless double gate MOSFET
KR20080020417A (ko) Ｃｍｏｓ 소자의 ｓｐｉｃｅ 모델링 방법
CN116542193A (zh) 器件漏电流模型及其提取方法
CN108416179B (zh) 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法
Hueting et al. Analysis of the subthreshold current of pocket or halo-implanted nMOSFETs
CN109376483B (zh) 一种lod应力效应spice建模的方法
JP4748552B2 (ja) Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体
CN117113903A (zh) 基于pse效应的器件漏电流模型及其提取方法
CN102915394B (zh) 一种应用于mosfet电学仿真的psp应力的建模方法
Makovejev Characterisation of thermal and coupling effects in advanced silicon MOSFETs
Maiti et al. Structural innovation for better MOSFET performance suitable for low power application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination