CN102915394B - 一种应用于mosfet电学仿真的psp应力的建模方法 - Google Patents
一种应用于mosfet电学仿真的psp应力的建模方法 Download PDFInfo
- Publication number
- CN102915394B CN102915394B CN201210398631.4A CN201210398631A CN102915394B CN 102915394 B CN102915394 B CN 102915394B CN 201210398631 A CN201210398631 A CN 201210398631A CN 102915394 B CN102915394 B CN 102915394B
- Authority
- CN
- China
- Prior art keywords
- parameter
- muwl
- dsts
- dpcs
- dvwl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种应用于MOSFET电学仿真的PSP应力模型,在标准的PSP模型基础上,引入了产生应力的版图参量作为实体参数,增加了版图参数和影响系数,版图参数为表示各版图参量有效值的拟合参数,影响系数为表示各版图参量对PSP模型基本参数中与尺寸无关的平带电压Vfb0和零电场下迁移率μ0影响程度的拟合参数;以及提供了根据版图参量确定晶体管饱和阈值电压Vtsat和饱和漏极电流Idsat的变化特性的方法。本发明在标准的PSP模型基础上考虑了版图参量对与尺寸无关的平带电压Vfb0和零电场下迁移率μ0的影响;并重新定义与尺寸无关的平带电压Vfb0和零电场下迁移率μ0。
Description
技术领域
本发明属于集成电路领域,尤其涉及一种应用于MOSFET电学仿真的PSP应力模型。
背景技术
随着半导体器件特征尺寸日益减小并进入纳米级别,版图面积不断缩小,对器件引入了应力并影响其电学性能,使MOSFET的电学特性发生变化,进而改变了器件的输出特性。对集成电路设计领域中的设计者而言,在设计时就考虑应力对电路性能的影响已经非常必要。因此,一种具有精确应力模型参数的SPICE模型能够像普通SPICE模型为集成电路设计工程师预测器件电学特性一样预测不同应力条件下的器件电学特性。通过将应力参数以子电路的形式引入到PSP SPICE模型平台上来建立应力模型,这样可以对设计好的电路进行应力分析和仿真,从而减少芯片面积并降低成本。
PSP模型是目前业界对22nm—130nm标准工艺MOSFET进行建模时应用最广泛的模型。PSP模型由宾夕法尼亚大学和飞利浦实验室联合开发,是一个将面向数模和射频电路设计的表面势模型。在2005年,紧凑模型委员会将PSP模型定位第三代MOSFET紧凑模型行业标准,它在模拟和射频电路的建模、作为统计模型建模基础等方面都具有明显的优势。PSP SPICE模型提供了综合通用应力模型模块,我们在原有模型的基础上建立完善的版图相关应力模型完全符合目前业界最近广泛提倡的DFR(可靠性设计,Design For Reliability)理念,考虑了更多版图相关的LPE(版图邻近效应,Layout Proximity Effect)效应因素,对于整个芯片的设计来说,无疑具有重大的意义。无论对于提高集成电路产品的可靠性进而提升成品率亦或是降低整个芯片设计的风险与成本而言都意义重大。
在纳米级的电路中,应力技术已成为提高CMOS性能不可缺少的一部分。从工艺角度来讲,人为地引入应力,如采用STI(浅沟槽,Shallow Trench Isolation)、embedded SiGe(嵌入式锗硅技术)、DSL(双重应力衬里,Dual Stress Liner)和SMT(应力衬里技术,StressMemorization Technique)等工艺技术,提高器件性能。但同时还存在一些无意的应力,它们大多和版图的布局相关,而版图相关的应力来源主要是LPE效应。对于现今纳米级节点的电路来说,版图相关参数对MOSFET电性能的影响不可忽视,随着电路尺寸的不断缩小,这些参数对于MOSFET的性能,诸如MOSFET的平带电压和载流子的迁移率都产生了不小的影响,因此需要提供准确的模型来模拟版图相关的应力效应。
发明内容
本发明所解决的技术问题在于提供一种22nm-130nm标准工艺MOSFET的PSP应力模型,其具有清晰的物理意义及高度的准确性,能够对一定应力条件下不同版图特征的MOSFET电学特性进行模拟。
本发明提供一种应用于MOSFET电学仿真的PSP应力模型,在标准的PSP模型基础上,引入了产生应力的版图参量作为实体参数;增加了版图参数和影响系数,所述版图参数为表示各版图参量有效值的拟合参数,所述影响系数为表示各版图参量对PSP模型基本参数中与尺寸无关的平带电压Vfb0和零电场下迁移率μ0影响程度的拟合参数;以及提供了根据所述版图参量确定晶体管饱和阈值电压Vtsat和饱和漏极电流Idsat的变化特性的方法。本发明在所述标准的PSP模型基础上考虑了所述版图参量对与尺寸无关的平带电压Vfb0和零电场下迁移率μ0的影响;并重新定义所述与尺寸无关的平带电压Vfb0和所述零电场下迁移率μ0。
其中,所述版图参量为设计的版图尺寸,包括:相邻栅极间距dps,相邻接触孔与栅极间间距dpcs和浅沟槽长度dsts。
其中,所述影响系数包括:表征几何尺寸参量的MOSFET的沟道长度L和MOSFET的沟道宽度W分别对所述Vfb0影响程度的参数:dvwl_a1、dvwl_a2、dvwl_a3、dvwl_a4、dvwl_a5、dvwl_a6、dvwl_a7、dvwl_a8、dvwl_a9;表征几何尺寸参量的L和W分别对所述μ0影响程度的参数:muwl_a1、muwl_a2、muwl_a3、muwl_a4、muwl_a5、muwl_a6、muwl_a7、muwl_a8、muwl_a9;表征版图参量的dps、dpcs、dsts分别对所述Vfb0影响程度的参数:dvdps_a、dvdps_b、dvdps_c、dvdps_d、dvdpcs_a、dvdpcs_b、dvdpcs_c、dvdpcs_d、dvdsts_a、dvdsts_b、dvdsts_c、dvdsts_d;表征版图参量的dps、dpcs、dsts分别对所述μ0影响程度的参数:mudps_a、mudps_b、mudps_c、mudps_d、mudpcs_a、mudpcs_b、mudpcs_c、mudpcs_d、mudsts_a、mudsts_b、mudsts_c、mudsts_d。
其中,所述确定Vtsat和Idsat变化特性的方法中还包括由所述实体参数、所述版图参数和所述影响系数的对数、幂函数等运算而产生的第一中间变量mu_dps、mu_dpcs、mu_dsts、dv_dps、dv_dpcs、dv_dsts,所述第一中间变量mu_dps、mu_dpcs、mu_dsts、dv_dps、dv_dpcs、dv_dsts由以下公式决定:
mu_dps=mudps_a·[log(dps)]mudps_b+mudps_c·log(dps)+mudps_d
mu_dpcs=mudpcs_a·[log(dpcs)]mudpcs_b+mudps_c·log(dpcs)+mudpcs_d
mu_dsts=mudsts_a·[log(dsts)]mudsts_b+mudsts_c·log(dsts)+mudsts_d
dv_dps=dvdps_a·[log(dps)]dvdps_b+dvdps_c·log(dps)+dvdps_d
dv_dpcs=dvdpcs_a·[log(dpcs)]dvdpcs_b+dvdps_c·log(dpcs)+dvdpcs_d
dv_dsts=dvdsts_a·[log(dsts)]dvdsts_b+dvdsts_c·log(dsts)+dvdsts_d
其中,所述确定Vtsat和Idsat变化特性的方法中还包括由所述第一中间变量通过基本运算而产生的第二中间变量delvto和mulu0,以及由工艺波动影响到的所述第二中间变量所产生的误差系数delvto_a和mulu0_b,delvto和mulu0由以下公式决定:
delvto=(dv_dps+dv_dpcs+dv_dsts)/1000
mulu0=mu_dps·mu_dpcs·mu_dsts
其中,所述确定Vtsat和Idsat变化特性的方法中还包括通过第三中间变量dvfb0_s、rho_μ0对所述与尺寸无关的平带电压Vfb0、零电场下迁移率μ0做出修正;所述dvfb0_s是受应力效应影响的与尺寸无关的平带电压的变化量;所述rho_μ0是零电场下迁移率的变化量,所述第三中间变量与Vfb0、μ0的关系,即Vfb0、μ0根据不同的版图参量发生变化的公式为:
Vfb0=Vfb0origin+dvfb0_s
μ0=μ0origin+rho_μ0
其中,Vfb0origin是与尺寸无关的初始平带电压,即直流模型提取的与尺寸无关的平带电压值;μ0origin是零电场下的初始迁移率值,即直流模型提取的零电场下的迁移率值。
其中,所述第三中间变量dvfb0_s、rho_μ0由以下公式决定:
其中LPEMOD是应力效应的开关参数,当LPEMOD=1时,应力模型工作;当LPEMOD=0时,应力模型不工作;w、l分别为MOSFET的沟道宽度与沟道长度。
其中,所述的MOSFET是包括22nm-130nm标准工艺的MOSFET。
本发明提供一种应用于MOSFET电学仿真的PSP应力模型,该模型提供了根据引入应力的版图相关参数来确定MOSFET饱和阈值电压Vtsat和饱和漏极电流Idsat的变化特性的方法:在标准PSP模型基础上考虑了相邻栅极间距dps,相邻接触孔与栅极间间距dpcs,浅沟槽长度dsts对与尺寸无关的平带电压Vfb0和零电场下迁移率μ0的影响;重新定义了2个标准PSP模型参数:与尺寸无关的平带电压Vfb0和零电场下迁移率μ0;以及分别引入了版图相关参数和表征参数。
附图说明
图1为本发明的应用于MOSFET电学仿真的PSP应力模型的结构框图;
图2(a)和图2(b)为MOSFET饱和阈值电压Vtsat同相邻栅极间距dps的关系图:其中,图2(a)是做好应力模型之后的拟合图,图2(b)是没有做应力模型即直流DC提取之后的初始图;
图3(a)和图3(b)为MOSFET饱和漏极电流Idsat同相邻栅极间距dps的关系图:其中,图3(a)是做好应力模型之后的拟合图,图3(b)是没有做应力模型即直流DC提取之后的初始图;
图4(a)和图4(b)为MOSFET饱和阈值电压Vtsat同相邻接触孔与栅极间间距dpcs的关系图:其中,图4(a)是做好应力模型之后的拟合图,图4(b)是没有做应力模型即直流DC提取之后的初始图;
图5(a)和图5(b)为MOSFET饱和漏极电流Idsat同相邻接触孔与栅极间间距dpcs的关系图:其中,图5(a)是做好应力模型之后的拟合图,图5(b)是没有做应力模型即直流DC提取之后的初始图;
图6(a)和图6(b)为MOSFET饱和阈值电压Vtsat同浅沟槽长度dsts的关系图:其中,图6(a)是做好应力模型之后的拟合图,图6(b)是没有做应力模型即直流DC提取之后的初始图;以及
图7(a)和图7(b)为MOSFET饱和漏极电流Idsat同浅沟槽长度dsts的关系图:其中,图7(a)是做好应力模型之后的拟合图,图7(b)是没有做应力模型即直流DC提取之后的初始图。
具体实施方式
以下结合附图和实施例进一步详细阐述本发明。以下实施例并不是对本发明的限制。在不背离发明构思的精神和范围下,本领域技术人员能够想到的变化和优点都被包括在本发明中。
本发明提供一种应用于MOSFET电学仿真的PSP应力模型,是22nm-130nm标准工艺MOSFET的版图相关PSP应力模型,其具有清晰的物理意义及高度的准确性,能够对一定偏压条件下不同版图参数的MOSFET电学特性进行模拟。
以下将以实施例对如何应用本发明的40nm标准工艺MOSFET的版图相关PSP应力模型作进一步的详细描述。
本发明在标准PSP模型基础上,引入了产生应力的版图参量作为实体参数(instanceparameter),其值为设计的版图尺寸,包括相邻栅极间距dps,相邻接触孔与栅极间间距dpcs和浅沟槽长度dsts;增加了表示各版图参量有效值的拟合参数(fitting parameter)(简称“版图参数”)和表示各版图参量对PSP模型基本参数Vfb0和μ0影响程度的拟合参数(简称“影响系数”),以及提供了根据版图参量确定晶体管饱和阈值电压Vtsat和饱和漏极电流Idsat的变化特性的方法。该方法在标准PSP模型基础上考虑了相邻栅极间距dps,相邻接触孔与栅极间间距dpcs,浅沟槽长度dsts这几个版图参量对与尺寸无关的平带电压Vfb0和零电场下迁移率μ0的影响,并且重新定义(即修正)了2个标准PSP模型参数:与尺寸无关的平带电压Vfb0和零电场下迁移率μ0。Vfb0和μ0这两个MOSFET基本参数的改变影响到了其电学特性参数Vtsat和Idsat,从Vtsat和Idsat的变化特性可以看出dps等版图参量对MOSFET电学特性的影响。
图1为本发明的应用于MOSFET电学仿真的PSP应力模型结构框图。如图1所示,本发明应用于MOSFET电学仿真的PSP应力模型将2个PSP SPICE模型参数受应力效应影响、根据不同的版图参量发生变化的公式(即图1中的变化方程)以及相关的版图参量、拟合参数以子电路的形式引入到PSP SPICE模型平台中去。其中,2个PSP SPICE模型参数为:与尺寸无关的平带电压Vfb0和零电场下迁移率μ0。其中,变化方程也即Vfb0、μ0根据不同的版图参量发生变化的公式,如下所示为:
Vfb0=Vfb0origin+dvfb0_s
μ0=μ0origin+rho_μ0
其中,Vfb0origin是与尺寸无关的初始平带电压,即直流模型提取的与尺寸无关的平带电压值;μ0origin是零电场下的初始迁移率值,即直流模型提取的零电场下的迁移率值。dvfb0_s、rho_μ0为第三中间变量,其通过相关的版图参量、拟合参数以及第一、第二中间变量来确定。
本发明较佳实施例的主要用途在于利用2个PSP SPICE参数、计算公式(即变化方程)和拟合参数计算不同版图参数的Vfb0、μ0的具体数值,进而通过这些参数在不同版图下的数值结合PSP SPICE模型平台对MOSFET的电学特性进行仿真,从而确定Vtsat和Idsat的变化特性。拟合参数(fitting parameters)包含了版图参数和影响系数。版图参量为实体参数(instanceparameters),如dps,是设计的版图值,在模型拟合中根据设计版图直接填入该值。
图2为MOSFET饱和阈值电压Vtsat同相邻栅极间距dps的关系图:图2(a)是做好应力模型之后的拟合图,图2(b)是没有做应力模型即直流DC提取之后的初始图。图3为MOSFET饱和漏极电流Idsat同相邻栅极间距dps的关系图:图3(a)是做好应力模型之后的拟合图,图3(b)是没有做应力模型即直流DC提取之后的初始图。对MOSFET施加相同偏压,这些MOSFET有相同的W、L、dpcs、dsts以及不同的dps值。其中,W=0.27μm,L=0.036μm,dpcs=0.036μm,dsts=2μm。在不同的dps下,分别提取出每个MOSFET的Vfb0和μ0的值,然后再根据Vfb0、μ0的值和PSP内部的模型计算出饱和阈值电压Vtsat和饱和漏极电流Idsat的值,对饱和阈值电压Vtsat和饱和漏极电流Idsat进行曲线拟合,纵坐标为Vtsat数值,横坐标dps为相邻栅极间距。如图2(a)和图3(a)所示,dps的值分别为0.126μm、0.18μm、0.45μm、0.9μm。随着dps的增加,MOSFET饱和阈值电压Vtsat逐渐增加,实际测量结果和仿真结果之间基本拟合;随着dps的增加,MOSFET饱和漏极电流Idsat逐渐降低,实际测量结果和仿真结果之间基本拟合。
图4为MOSFET饱和阈值电压Vtsat同相邻接触孔与栅极间间距dpcs的关系图:图4(a)是做好应力模型之后的拟合图,图4(b)是没有做应力模型即直流DC提取之后的初始图。图5为MOSFET饱和漏极电流Idsat同相邻接触孔与栅极间间距dpcs的关系图:图5(a)是做好LPE模型之后的拟合图,图5(b)是没有做LPE模型即直流DC提取之后的初始图。对MOSFET施加相同偏压,这些MOSFET有相同的W、L、dps、dsts以及不同的dpcs值。其中,W=0.27μm,L=0.036μm,dpcs=0.036μm,dsts=2μm。在不同的dpcs下,分别提取出每个MOSFET的Vfb0和μ0的值,然后再根据Vfb0、μ0的值和PSP内部的模型计算出饱和阈值电压Vtsat和饱和漏极电流Idsat的值,对饱和阈值电压Vtsat和饱和漏极电流Idsat进行曲线拟合,纵坐标为Vtsat数值,横坐标dpcs为相邻接触孔与栅极间间距。如图4(a)和图5(a)所示,dpcs的值分别为0.036μm、0.054μm、0.09μm、0.45μm。随着dpcs的增加,MOSFET饱和阈值电压Vtsat逐渐增加,实际测量结果和仿真结果之间基本拟合;随着dpcs的增加,MOSFET饱和漏极电流Idsat逐渐降低,实际测量结果和仿真结果之间基本拟合。
图6为MOSFET饱和阈值电压Vtsat同浅沟槽长度dsts的关系图:图6(a)是做好应力模型之后的拟合图,图6(b)是没有做应力模型即直流DC提取之后的初始图。图7为MOSFET饱和漏极电流Idsat同浅沟槽长度dsts的关系图:图7(a)是做好应力模型之后的拟合图,图7(b)是没有做应力模型即直流DC提取之后的初始图。对MOSFET施加相同偏压,这些MOSFET有相同的W、L、dps、dpcs以及不同的dsts值。其中,W=0.27μm,L=0.036μm,dpcs=0.036μm,dsts=2μm在不同dsts下,分别提取出每个MOSFET的Vfb0和μ0的值,然后再根据Vfb0、μ0的值和PSP内部的模型计算出饱和阈值电压Vtsat和饱和漏极电流Idsat的值,对饱和阈值电压Vtsat和饱和漏极电流Idsat进行曲线拟合,纵坐标为Vtsat数值,横坐标dsts为浅沟槽的长度。如图6(a)和图7(a)所示,dsts的值分别为0.099μm、0.225μm、0.45μm、0.9μm、2μm。随着dsts的增加,MOSFET饱和阈值电压Vtsat逐渐降低,实际测量结果和仿真结果之间基本拟合;随着dsts的增加,MOSFET饱和漏极电流Idsat逐渐增加,实际测量结果和仿真结果之间基本拟合。
综上所述仅为本发明的较佳实施例,并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰,都应属于本发明的技术范畴。
Claims (2)
1.一种应用于MOSFET电学仿真的PSP应力的建模方法,其特征在于,在标准的PSP模型基础上,引入了产生应力的版图参量作为实体参数;增加了版图参数和影响系数,所述版图参数为表示各版图参量有效值的拟合参数,所述影响系数为表示各版图参量对PSP模型基本参数中与尺寸无关的平带电压Vfb0和零电场下迁移率μ0影响程度的拟合参数;以及提供根据所述版图参量确定晶体管饱和阈值电压Vtsat和饱和漏极电流Idsat的变化特性的方法;
其中,所述版图参量为设计的版图尺寸,包括:相邻栅极间距dps,相邻接触孔与栅极间间距dpcs和浅沟槽长度dsts;
其中,所述影响系数包括:表征几何尺寸参量的MOSFET的沟道长度L和MOSFET的沟道宽度W分别对所述Vfb0影响程度的参数:dvwl_a1、dvwl_a2、dvwl_a3、dvwl_a4、dvwl_a5、dvwl_a6、dvwl_a7、dvwl_a8、dvwl_a9;表征几何尺寸参量的L和W分别对所述μ0影响程度的参数:muwl_a1、muwl_a2、muwl_a3、muwl_a4、muwl_a5、muwl_a6、muwl_a7、muwl_a8、muwl_a9;表征版图参量的dps、dpcs、dsts分别对所述Vfb0影响程度的参数:dvdps_a、dvdps_b、dvdps_c、dvdps_d、dvdpcs_a、dvdpcs_b、dvdpcs_c、dvdpcs_d、dvdsts_a、dvdsts_b、dvdsts_c、dvdsts_d;表征版图参量的dps、dpcs、dsts分别对所述μ0影响程度的参数:mudps_a、mudps_b、mudps_c、mudps_d、mudpcs_a、mudpcs_b、mudpcs_c、mudpcs_d、mudsts_a、mudsts_b、mudsts_c、mudsts_d;
其中,所述确定Vtsat和Idsat变化特性的方法中还包括由所述实体参数、所述版图参数和所述影响系数的对数、幂函数运算而产生第一中间变量mu_dps、mu_dpcs、mu_dsts、dv_dps、dv_dpcs、dv_dsts,所述第一中间变量mu_dps、mu_dpcs、mu_dsts、dv_dps、dv_dpcs、dv_dsts由以下公式决定:
mu_dps=mudps_a·[log(dps)]mudps_b+mudps_c.log(dps)+mudps_d
mu_dpcs=mudpcs_a.[log(dpcs)]mudpcs_b+mudps_c·log(dpcs)+mudpcs_d
mu_dsts=mudsts_a·[log(dsts)]mudsts_b+mudsts_c·log(dsts)+mudsts_d
dv_dps=dvdps_a·[log(dps)]dvdps_b+dvdps_c·log(dps)+dvdps_d
dv_dpcs=dvdpcs_a·[log(dpcs)]dvdpcs_b+dvdps_c·log(dpcs)+dvdpcs_d
dv_dsts=dvdsts_a·[log(dsts)]dvdsts_b+dvdsts_c·log(dsts)+dvdsts_d
其中,所述确定Vtsat和Idsat变化特性的方法中还包括由所述第一中间变量通过基本运算而产生的第二中间变量delvto和mulu0,以及由工艺波动影响到的所述第二中间变量所产生的误差系数delvto_a和mulu0_b,其中,所述delvto和mulu0由以下公式决定:
delvto=(dv_dps+dv_dpcs+dv_dsts)/1000
mulu0=mu_dps·mu_dpcs·mu_dsts
其中,所述确定Vtsat和Idsat变化特性的方法中还包括通过第三中间变量dvfb0_s、rho_μ0对所述与尺寸无关的平带电压Vfb0、零电场下迁移率μ0做出修正;所述dvfb0_s是受应力效应影响的与尺寸无关的平带电压的变化量;所述rho_μ0是零电场下迁移率的变化量,所述第三中间变量与Vtb0、μ0的关系,即Vtb0、μ0根据不同的版图参量发生变化的公式为:
Vfb0=Vfb0origin+dvfb0_s
μ0=μ0origin+rho_μ0
其中,Vfb0origin是与尺寸无关的初始平带电压,即直流模型提取的与尺寸无关的平带电压值;μ0origin是零电场下的初始迁移率值,即直流模型提取的零电场下的迁移率值;
其中,所述第三中间变量dvfb0_s、rho_μ0由以下公式决定:
其中:LPEMOD是应力效应的开关参数,当LPEMOD=1时,应力模型工作;当LPEMOD=0时,应力模型不工作;w、1分别为MOSFET的沟道宽度与沟道长度。
2.根据权利要求1所述的应用于MOSFET电学仿真的PSP应力的建模方法,其特征在于,所述的MOSFET是包括22nm-130nm标准工艺的MOSFET。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210398631.4A CN102915394B (zh) | 2012-10-18 | 2012-10-18 | 一种应用于mosfet电学仿真的psp应力的建模方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210398631.4A CN102915394B (zh) | 2012-10-18 | 2012-10-18 | 一种应用于mosfet电学仿真的psp应力的建模方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102915394A CN102915394A (zh) | 2013-02-06 |
CN102915394B true CN102915394B (zh) | 2015-04-08 |
Family
ID=47613760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210398631.4A Expired - Fee Related CN102915394B (zh) | 2012-10-18 | 2012-10-18 | 一种应用于mosfet电学仿真的psp应力的建模方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102915394B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106446476B (zh) * | 2016-11-25 | 2019-07-23 | 上海华力微电子有限公司 | 一种通用版图临近效应表征模型及其提取方法 |
CN108226735B (zh) * | 2017-11-24 | 2020-11-06 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管电学特性的确定方法及介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101464919A (zh) * | 2008-12-30 | 2009-06-24 | 上海集成电路研发中心有限公司 | 应用于mosfet电学仿真的bsim3 hci可靠性模型 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7761278B2 (en) * | 2007-02-12 | 2010-07-20 | International Business Machines Corporation | Semiconductor device stress modeling methodology |
-
2012
- 2012-10-18 CN CN201210398631.4A patent/CN102915394B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101464919A (zh) * | 2008-12-30 | 2009-06-24 | 上海集成电路研发中心有限公司 | 应用于mosfet电学仿真的bsim3 hci可靠性模型 |
Non-Patent Citations (2)
Title |
---|
任铮,李曦,彭兴伟等.《尺寸可变的65nm多叉指射频CMOS器件模型提取与优化》.《电子器件》.2011,第34卷(第5期),第489-493页. * |
汪明娟,李曦,张孟迪等.《一种应用于45nm MOSFET电学仿真的版图相关的PSP应力模型》.《电子器件》.2012,第35卷(第2期),第267页右栏最后1段-第269页左栏第1段. * |
Also Published As
Publication number | Publication date |
---|---|
CN102915394A (zh) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102142057B (zh) | 应用于mosfet电学仿真的bsim4应力的建模方法 | |
Aarts et al. | A surface-potential-based high-voltage compact LDMOS transistor model | |
CN105468828B (zh) | 一种ⅲ-ⅴ族hemt表面势基集约型模型的建模方法 | |
CN102081686B (zh) | Mos晶体管工艺角spice模型的建模方法 | |
CN102968538B (zh) | Mos晶体管psp失配模型的建模方法 | |
CN104899350B (zh) | SiC MOSFET仿真模型的建模方法 | |
CN102176215B (zh) | 一种soi场效应晶体管spice模型系列的建模方法 | |
CN105022878A (zh) | 射频soi-mos变容管衬底模型及其参数提取方法 | |
CN103837744A (zh) | Mos晶体管的外部寄生电阻的测量方法 | |
CN101221589A (zh) | 电路仿真的模型方法 | |
CN102915394B (zh) | 一种应用于mosfet电学仿真的psp应力的建模方法 | |
CN101976293A (zh) | Mos晶体管射频宏模型建立方法 | |
CN104657522B (zh) | 一种对场效应晶体管进行建模的方法及电路仿真方法 | |
CN100442298C (zh) | 栅极根部缺陷与mosfet器件性能相关性的仿真方法 | |
CN105226054A (zh) | 一种通用失配模型及其提取方法 | |
US8271254B2 (en) | Simulation model of BT instability of transistor | |
US20050203719A1 (en) | Method for simulating reliability of semiconductor device | |
CN102194691B (zh) | 多栅结构mosfet模型的建模方法 | |
CN114417581A (zh) | 基于spice模型的仿真方法、仿真系统 | |
Jang et al. | A compact LDD MOSFET IV model based on nonpinned surface potential | |
Ma et al. | Comparison of two standard physical models of GaN HEMTs: MVSG and ASM | |
KR100716912B1 (ko) | 횡형 이중 확산 모스 트랜지스터의 시뮬레이션 방법 | |
Jäger et al. | Continuous compact model of a SiC VDMOSFET based on surface potential theory | |
Yan et al. | A compact model extending the bsim3 model for silicon carbide power mosfets | |
US20240232468A1 (en) | Device leakage current model and method for extracting the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150408 Termination date: 20171018 |