CN104657522B - 一种对场效应晶体管进行建模的方法及电路仿真方法 - Google Patents
一种对场效应晶体管进行建模的方法及电路仿真方法 Download PDFInfo
- Publication number
- CN104657522B CN104657522B CN201310583177.4A CN201310583177A CN104657522B CN 104657522 B CN104657522 B CN 104657522B CN 201310583177 A CN201310583177 A CN 201310583177A CN 104657522 B CN104657522 B CN 104657522B
- Authority
- CN
- China
- Prior art keywords
- field
- effect transistor
- grid voltage
- relation
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种对场效应晶体管进行建模的方法及电路仿真方法。所述对场效应晶体管进行建模的方法包括调取被选择场效应晶体管所记录的栅极电压及其对应的漏极电流,以得到所述场效应晶体管的漏极电流随栅极电压变化的关系;基于所述场效应晶体管的漏极电流随栅极电压变化的关系获取所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系及所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系;根据所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系和所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系建立场效应晶体管模型。本发明能够建立准确的场效应晶体管模型,以提高电路仿真的精度。
Description
技术领域
本发明涉及集成电路设计领域,特别涉及一种对场效应晶体管进行建模的方法及电路仿真方法。
背景技术
浅沟槽隔离(shallow trend isolation,STI)技术用以实现场效应晶体管(MOSFET)之间的隔离。浅沟槽隔离结构的形成原理是将与浅沟槽对应的硅衬底表面刻蚀出沟槽,将二氧化硅(SiO2)填入所述沟槽中。
浅沟槽隔离技术是局部隔离硅氧化隔离技术的替代者,是深亚微米工艺的主流隔离技术。浅沟槽隔离结构的沟槽具有比较陡直的侧壁,所以具有较小的面积,可以提高场效应晶体管的集成度。又由于其制造过程中采用CMP工艺,所以具有非常好的表面平坦性。此外,STI结构的漏电流也比较小,闩锁保护能力强。由于这些优点,浅沟槽隔离结构在0.25微米及以下的工艺节点中得到了非常广泛的应用。
浅沟槽隔离技术的具体工艺包括:在衬底上形成浅沟槽,所述浅沟槽用于隔离衬底上的有源区,所述浅沟槽的形成方法可以为刻蚀工艺;在浅沟槽内填入介质,并在衬底表面形成介质层,所述介质材料可以为氧化硅;对所述介质进行退火;用化学机械抛光法(Chemical Mechanical Polishing,CMP)处理所述介质层。
在集成电路设计领域中,集成电路设计人员需要对集成电路进行仿真,其中涉及对场效应晶体管进行建模,场效应晶体管模型用于对所述场效应晶体管的特性描述。场效应晶体管模型一般由集成电路制造厂商提供,一种典型的场效应晶体管模型是BSIM4。
但是,现有技术的基于BSIM4等的仿真系统内的场效应晶体管模型是忽略浅沟槽隔离结构带给晶体管结构的影响的:在场效应晶体管尺寸比较大时,浅沟槽隔离结构对场效应晶体管参数和性能的影响可以忽略;但随着集成电路产业的不断发展,场效应晶体管的尺寸不断缩小,浅沟槽拐角处形成凹槽之后,场效应晶体管的宽度等效增加,但现有技术的场效应晶体管模型未考虑到这一结果特点,不能准确描述真实场效应晶体管的特性。
发明内容
本发明技术方案所解决的技术问题是,如何建立准确的场效应晶体管模型,以提高电路仿真的精度。
为了解决上述技术问题,本发明技术方案提供了一种对场效应晶体管进行建模的方法,包括:
调取被选择场效应晶体管所记录的输入的栅极电压和输入栅极电压时所产生的漏极电流,以得到所述场效应晶体管的漏极电流随栅极电压变化的关系;所述场效应晶体管包括晶体管结构和浅沟槽隔离结构;
基于所述场效应晶体管的漏极电流随栅极电压变化的关系获取所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系及所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系;
根据所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系和所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系建立场效应晶体管模型。
可选的,所述场效应晶体管的漏极电流随栅极电压变化的关系被所述场效应晶体管的Id0-Vg曲线拟合,所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系被所述晶体管结构的Id1-Vg曲线拟合,所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系被所述浅沟槽隔离结构的Id2-Vg曲线拟合;其中,Vg为所述场效应晶体管的栅极电压,Id0为所述场效应晶体管的漏极电流,Id1为所述第一等效漏极电流,Id2为所述第二等效漏极电流。
可选的,所述场效应晶体管的漏极电流随栅极电压变化的关系被所述场效应晶体管的logEI0-Vg曲线拟合,所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系被所述晶体管结构的logEI1-Vg曲线拟合,所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系被所述浅沟槽隔离结构的logEI2-Vg曲线拟合;其中,Vg为所述场效应晶体管的栅极电压,EI0为所述场效应晶体管宽度归一化后的电子密度,EI1为所述晶体管结构宽度归一化后的电子密度,EI2为所述浅沟槽隔离结构宽度归一化后的电子密度。
可选的,所述场效应晶体管的漏极电流随栅极电压变化的关系被所述场效应晶体管的EI0-Vg曲线拟合,所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系被所述晶体管结构的EI1-Vg曲线拟合,所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系被所述浅沟槽隔离结构的EI2-Vg曲线拟合;其中,Vg为所述场效应晶体管的栅极电压,EI0为所述场效应晶体管宽度归一化后的电子密度,EI1为所述晶体管结构宽度归一化后的电子密度,EI2为所述浅沟槽隔离结构宽度归一化后的电子密度。
可选的,所述基于所述场效应晶体管的漏极电流随栅极电压变化的关系获取所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系及所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系包括:
测量所述场效应晶体管的阈值电压;
根据所测量的阈值电压,得到小于所述阈值电压的第一电压的变化范围和大于所述阈值电压的第二电压的变化范围,所述栅极电压的变化范围包括所述第一电压的变化范围和第二电压的变化范围;所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系为所述场效应晶体管的漏极电流随所述第二电压变化的关系,所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系为所述场效应晶体管的漏极电流随第一电压变化的关系。
可选的,根据所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系和所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系建立场效应晶体管模型包括:
基于所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系构建晶体管结构模型,当所述场效应晶体管处于饱和区时,所述场效应晶体管模型为处于饱和区的所述晶体管结构模型;
基于所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系构建浅沟槽隔离结构模型,当所述场效应晶体管处于亚阈值区时,所述场效应晶体管模型为处于亚阈值区的所述浅沟槽隔离结构模型。
为了解决上述技术问题,本发明技术方案还提供了一种电路仿真方法,所述电路包括至少一个场效应晶体管,所述电路仿真方法包括:
利用如上所述的方法对所述场效应晶体管进行建模,以形成所述场效应晶体管模型;
基于所述场效应晶体管模型对所述电路进行仿真。
本发明技术方案至少具备如下有益效果:
本发明技术方案能够结合浅沟槽隔离结构的特性和晶体管结构特性,准确描述场效应晶体管的特性,从而建立场效应晶体管的模型。特别的,本发明技术方案的浅沟槽隔离结构的特性和晶体管结构特性是基于系统记录的场效应晶体管的栅极电压和输入栅极电压时产生的漏极电流得到的,基于所述漏极电流随栅极电压变化的关系,可得到浅沟槽隔离结构中“第一等效漏极电流随所述栅极电压变化的关系”这一特性、也可得到晶体管结构中“第二等效漏极电流随所述栅极电压变化的关系”这一特性,以得到浅沟槽隔离结构特性和晶体管结构特性,依据上述两个特性所建立的场效应管模型更为符合场效应晶体管真实特性。
基于本发明技术方案的建模方式所建立的场效应晶体管模型具备更强的扩展性:系统内部所记录的场效应晶体管的数据、浅沟槽隔离结构特性和晶体管结构特性等步骤都是可以独立修改和独立扩展的,在模型建立方面具有更强的适应性。
在可选方案中,系统内部所记录的场效应晶体管的数据可以是场效应晶体管宽度方向归一化后的电子密度和输入的栅极电压,使用仿真时得到的场效应晶体管宽度方向归一化后的电子密度表征所述漏极电流的变化;所述场效应晶体管的漏极电流随栅极电压变化的关系可以是场效应晶体管宽度方向归一化后的电子密度随输入的栅极电压的变化曲线,也可以是场效应晶体管宽度方向归一化后的电子密度的对数随输入的栅极电压的变化曲线;所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系和所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系是类似的。使用上述拟合方式能够更为精确地确定晶体管结构的等效漏极电流和浅沟槽隔离结构的等效电流在场效应晶体管整体结构宽度方向的差异趋势,能够更好的反映场效应晶体管的特性。
可选的,本发明技术方案场效应晶体管的建模过程是以所测阈值电压来得到栅极电压的不同变化范围下的场效应晶体管的模型的,利用阈值电压以区分栅极电压的不同变化范围下场效应晶体管建模所建立的不同模型,能够更为清楚地区分不同工作状态下所使用的场效应晶体管模型,相较于现有技术,本发明技术方案能够提高了系统独立性和仿真精度。
附图说明
图1为一种浅沟槽隔离结构的示意图;
图2为通电时在场效应晶体管宽度方向晶体管结构区域和浅沟槽隔离结构区域上的电子密度示意图;
图3为本实施例提供的一种对场效应晶体管进行建模的方法流程图;
图4为所述场效应晶体管的漏极电流随栅极电压变化的关系的一种拟合曲线示意图;
图5为基于图4所示拟合曲线模拟第一拟合曲线和第二拟合曲线的过程示意图;
图6为执行本实施例步骤S102模拟得到的第一拟合曲线示意图;
图7为执行本实施例步骤S102模拟得到的第二拟合曲线示意图。
具体实施方式
为了使本发明的目的、特征和效果能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的方式来实施,因此本发明不受下面公开的具体实施例的限制。
从背景技术可知,现有技术的场效应晶体管模型一般由集成电路制造厂商提供,一种典型的场效应晶体管模型是BSIM4,而基于BSIM4的场效应晶体管模型是忽略浅沟槽隔离结构带给晶体管结构的影响的。但随着集成电路产业的不断发展,场效应晶体管的尺寸不断缩小,场效应晶体管模型中不能仅考虑单纯的晶体管结构,浅沟槽隔离结构对场效应晶体管模型的影响也是一个建立场效应晶体管模型的重要考虑因素。仅通过晶体管结构建立场效应晶体管模型是不能反映真实的场效应晶体管特性的。
本发明技术方案所基于的场效应晶体管模型考虑了晶体管结构的特性和浅沟槽隔离结构的特性。一种浅沟槽隔离结构的示意图可参考图1:在衬底100内形成的浅沟槽110两侧分别形成凹槽120a和凹槽120b,浅沟槽110两侧的凹槽120a和凹槽120b使场效应晶体管在宽度方向的长度等效增加(即浅沟槽隔离的凹槽区域等效使场效应晶体管的宽度增加),从而影响浅沟槽隔离结构的等效场效应晶体管的阈值电压(Vth),使场浅沟槽隔离结构的等效效应晶体管在通电时预先开启。此外,浅沟槽110两侧顶部的拐角处的氧化层变薄,还会导致浅沟槽110拐角区域的电场增强。浅沟槽隔离结构的形成工艺不可避免地产生上述凹槽120a和凹槽120b,导致实际的场效应晶体管器件的实际宽度会比版图所画的直线宽度要长。
结合图2,图2示意了通电情况下场效应晶体管200宽度方向上的晶体管结构区域210和浅沟槽隔离结构区域220上的电子密度示意图。其中,浅沟槽隔离结构区域220中的凹槽区域221使场效应晶体管200在宽度方向上增加了长度,在对所述场效应晶体管通电后,晶体管结构区域210逐渐形成了较强电流区域E1(代表漏极电流),而浅沟槽隔离结构区域220因其在通电情况下的电场增强,故也具有一定的电流区域E2,电流区域E2包括在场效应晶体管200宽度方向上形成的电流区域E3。随着电场增强,场效应晶体管200在通电情况下未达到阈值电压便会被预先开启。
基于上述分析,本发明技术方案中对场效应晶体管进行建模的思路为:分别对场效应晶体管的晶体管结构和浅沟槽隔离结构进行建模,再根据场效应晶体管通电的工作情形,使用晶体管结构模型和浅沟槽隔离结构模型以获得场效应晶体管模型。
参考图3,本实施例提供的一种对场效应晶体管进行建模的方法,包括:
步骤S100,调取被选择场效应管对应的测试数据,所述测试数据为不同栅极电压下对应的漏极电流值;基于所述测试数据得到所属场效应晶体管的漏极电流随栅极电压变化的关系。
所述测试数据是对各场效应晶体管进行测试得到的。考虑到场效应晶体管的型号及类型较多,实际使用中,各场效应晶体管的测试数据可以通电时输入的栅极电压和输入栅极电压时所产生的漏极电流进行记录。计算机系统内存储的是各场效应晶体管上述栅极电压和漏极电流的对应关系,即所述测试数据可以为不同栅极电压下与所述栅极电压相对应的漏极电流值。所述测试数据包括相对应的栅极电压和漏极电流。
本步骤旨在根据用户选择的场效应晶体管类型,调取该场效应晶体管对于的测试数据,所调取的测试数据能够用于晶体管结构和浅沟槽隔离结构的建模。
步骤S101,基于所调取的场效应晶体管对应的测试数据,得到所述场效应晶体管的漏极电流随栅极电压变化的关系。
所述场效应晶体管的漏极电流随栅极电压变化的关系可以被拟合成如图4所示的特性曲线。由于场效应晶体管对应的测试数据为场效应晶体管通电时相对应的栅极电压和漏极电流,可以使用计算机系统对上述对应的测试数据进行拟合,以形成拟合曲线10。
如图4所示的拟合曲线10是一条在如图2所示的场效应晶体管200通电时、场效应晶体管200的栅极电压与漏极电流的对数之间的对应关系的拟合曲线,也即logEI0-Vg曲线,其中,Vg为所述场效应晶体管的栅极电压,EI0为所述场效应晶体管宽度归一化后的电子密度。
需要说明的是,本实施例在对各场效应管进行测试时,是对所述场效应晶体管的2D width方向进行的仿真,因而使用其电子密度来表征相对电流的大小,可以获知的是,上述logEI0-Vg曲线可以代表Id0-Vg曲线,即上述拟合曲线一般是用Id0-Vg曲线表征的,但基于仿真时的所获取的与漏极电流Id0相关的电子密度数据EI0,本实施例用电子密度数据EI0表征场效应晶体管在不同栅极电压下的漏极电流。其中,Id0为所述场效应晶体管的漏极电流。上述logEI0-Vg曲线反映了Id0-Vg曲线的变化趋势,因而二者可以等效。
当然,如其他实施例中,在对场效应管进行仿真测试的过程时,直接得到了漏极电流Id0的数据,则可直接使用Id0-Vg曲线作为所述拟合曲线。
从图4可知,基于本实施例场效应晶体管200的测试数据,其漏极电流随栅极电压变化的关系为一双峰曲线。继续参考图4,由于浅沟槽隔离结构区域220中的凹槽区域221等效地使场效应晶体管200在宽度方向上增加了长度,拟合曲线10示意了场效应晶体管200在栅极电压为电压Vop,但未达到阈值电压Vth时便预先开启(有Vop<Vth),但晶体管结构又决定了饱和区的漏极电流,因而出现了图4的双峰曲线。图4的拟合曲线10还具有一双峰凹点20。
继续参考图3,本实施例的对场效应晶体管进行建模的方法还包括:
步骤S102,根据所述场效应晶体管的漏极电流随栅极电压变化的关系,获取所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系及所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系。
结合图4,考虑到拟合曲线10代表了所述场效应晶体管的漏极电流随栅极电压变化的关系,可利用所述拟合曲线10,获取第一拟合曲线和第二拟合曲线,其中,所述第一拟合曲线代表了所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系,所述第二拟合曲线代表了述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系。
本实施例基于所述拟合曲线10,获取第一拟合曲线和第二拟合曲线,其获取方式可参考如下方案:
从拟合曲线10的特性进行分析,拟合曲线10代表了场效应晶体管200在不同工作状态下栅极电压和漏极电流的对应关系。由于场效应晶体管的工作区域包括亚阈值区和饱和区,可从拟合曲线10上的电流特性看到:
在亚阈值区,场效应晶体管的漏极电流与所述浅沟槽隔离结构有关,可以将此时在亚阈值区的漏极电流等效于浅沟槽隔离结构的等效漏极电流(即第二等效漏极电流);
在饱和区,场效应晶体管的漏极电流与所述晶体管结构有关,即饱和电流是由所述晶体管结构决定的;可以将此时在饱和区的漏极电流等效于晶体管结构的等效漏极电流(即第一等效漏极电流)。
因此,对于步骤S102的处理过程,可以通过如下步骤执行:
测量所述场效应晶体管的阈值电压;
根据所测量的阈值电压,得到小于所述阈值电压的第一电压的变化范围和大于所述阈值电压的第二电压的变化范围,所述栅极电压的变化范围包括所述第一电压的变化范围和第二电压的变化范围;所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系(即第一拟合曲线30)为所述场效应晶体管的漏极电流随所述第二电压变化的关系(即饱和区的拟合曲线10),所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系(即第二拟合曲线40)为所述场效应晶体管的漏极电流随第一电压变化的关系(即亚阈值区的拟合曲线10)。
这里,通过测试得到的场效应晶体管的阈值电压,定义了场效应晶体管的工作区域:将栅极电压的变化范围等效于所述场效应晶体管的工作区域,将所述第一电压的变化范围等效于亚阈值区,将所述第二电压的变化范围等效于所述饱和区。换句话说,当所述栅极电压为第一电压,所述场效应晶体管处于亚阈值区;当所述栅极电压为第二电压,所述场效应晶体管处于饱和区。本实施例基于对所述场效应晶体管的漏极电流随栅极电压变化的关系的拟合曲线,将第一拟合曲线等同于饱和区的拟合曲线,将第二拟合曲线等同于亚阈值区的拟合曲线。
参考图5对图4中的拟合曲线10进一步分析,可近似采用拟合曲线10上的双峰凹点近似场效应晶体管的阈值电压所对应拟合曲线10上的点,划分不同工作区域内的场效应晶体管的拟合曲线10,以模拟得到第一拟合曲线30和第二模拟曲线40。结合图6,图6示意了基于图5模拟得到的第一拟合曲线30。结合图7,图7示意了基于图5模拟得到的第二拟合曲线40。
其中,所得到的第一拟合曲线30为所述晶体管结构的logEI1-Vg曲线,所得到的第二拟合曲线40为所述浅沟槽隔离结构的logEI2-Vg曲线,EI1为所述晶体管结构宽度归一化后的电子密度,EI2为所述浅沟槽隔离结构宽度归一化后的电子密度。当然,在其他实施例中,当上述拟合曲线10用Id0-Vg曲线表征时,所得到的第一拟合曲线30则为所述晶体管结构等效的Id1-Vg曲线,所得到的第二拟合曲线40则为所述浅沟槽隔离结构等效的Id2-Vg曲线。Id1-Vg曲线和Id2-Vg曲线也是依次与logEI1-Vg曲线和logEI2-Vg曲线相对应的,其获取方式可以参考logEI1-Vg曲线和logEI2-Vg曲线的获取方式。
继续参考图3,本实施例的对场效应晶体管进行建模的方法还包括:
步骤S103,根据所属晶体管结构第一等效漏极电流随所述栅极电压变化关系和所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化关系分别建立第一模型和第二模型。以及;
步骤S104,提取所述第一模型和第二模型的相应部分建立最终的场效应晶体管模型。
所述第一模型可以认为是所述晶体管结构的等效模型,所述第二模型可以认为是所述浅沟槽隔离结构的等效模型。
步骤S103具体可以是根据图6的第一拟合曲线30和图7的第二拟合曲线40执行,以建立所述第一模型和第二模型:
基于第一拟合曲线30可以对晶体管结构进行建模,以形成第一模型;
基于第二拟合曲线40可以对浅沟槽隔离结构进行建模,以形成第二模型。
根据对步骤S102的相关论述,可知当场效应晶体管工作于亚阈值区时,可以选取所建立的处于亚阈值区时的第二模型作为此时场效应晶体管的模型;当场效应晶体管工作于饱和区时,可选取所建立的处于饱和区的第二模型作为此时场效应晶体管的模型,即设处于亚阈值区的第一模型为F1,处于饱和区的第二模型为F2,场效应晶体管的模型为F0,当场效应晶体管工作于饱和区时F0=F1,当场效应晶体管工作于亚阈值区时F0=F2。
从上述技术手段来看,本实施例的对场效应晶体管进行建模的方法主要是将所述场效应晶体管模型拆解为两部分进行模拟,其一为晶体管结构的第一模型,其二为浅沟槽隔离结构的第二模型;基于上述拆解方式,使用测试中得到的场效应晶体管的通电时栅极电压及漏极电流之间对应关系的拟合曲线,模拟出晶体管结构中栅极电压及第一等效漏极电流之间对应关系的拟合曲线及浅沟槽隔离结构中栅极电压及第二等效漏极电流之间对应关系的拟合曲线;根据场效应晶体管不同的工作区域,适用相应的处于相应工作区域的晶体管结构的第一模型或浅沟槽隔离结构的第二模型,以获得较为贴近真实场效应晶体管的场效应晶体管模型。本发明技术方案的场效应晶体管模型实际是对不同工作区域的适用模型进行拼接得到的,所述适用模型包括所述晶体管结构模型和浅沟槽隔离结构模型。
需要说明的是:
对场效应晶体管进行的测试主要是指对实际器件的电学特性测量,图4所示的拟合曲线为基于上述电学特性测量的拟合曲线。本实施例通过拟合曲线10上的双峰凹点20对拟合曲线10进行区分以获得第一拟合曲线和第二拟合曲线,再基于所述第一拟合曲线和第二拟合曲线分别对晶体管结构和浅沟槽隔离结构进行建模,以获得第一模型和第二模型。
本实施例所指的场效应晶体管主要是小尺寸的,采用本发明技术方案的建模方式对场效应晶体管建模所得的场效应晶体管模型,可以较为真实地反映小尺寸的场效应晶体管的特性,一般地,可适用沟道长度在40nm以下、浅沟槽的拐角凹槽最底部距离硅表面大于2nm的器件。当然,对于大尺寸的场效应晶体管同样适用。
在其他实施例中,步骤S101还可以采用如下方式实现:所述场效应晶体管的漏极电流随栅极电压变化的关系也可以被拟合成所述场效应晶体管的EI0-Vg曲线,其代表了通电时场效应晶体管的栅极电压与漏极电流的线性关系。至少可以在大电流的情况下采用上述拟合方式,利用EI0-Vg曲线描述场效应晶体管的漏极电流随栅极电压变化的关系。基于上述,在步骤S102中,可利用所述特性曲线,获取上述第一拟合曲线和第二拟合曲线,即第一拟合曲线是所述晶体管结构的EI1-Vg曲线,第二拟合曲线是所述浅沟槽隔离结构的EI2-Vg曲线。而在步骤S103中,则其执行方式是分别基于EI1-Vg曲线和EI2-Vg曲线对晶体管结构和浅沟槽隔离结构进行建模,以形成第一模型和第二模型的。其他方式则可参考本实施例的相关描述。
基于本实施例所公开的对场效应晶体管进行建模的方法,本实施例还提供了一种电路仿真方法,包括如下步骤:
当所述电路包括至少一个场效应晶体管时,执行步骤S100~S104对所述场效应晶体管进行建模,以形成所述场效应晶体管模型;
基于所述场效应晶体管模型对所述电路进行仿真。
另一种电路仿真方法,则包括如下步骤:
执行步骤S100~S104对各场效应晶体管进行建模,以形成所述场效应晶体管模型;
当所述电路包括至少一个场效应晶体管时,调取对应场效应晶体管的模型;
基于所述场效应晶体管模型对所述电路进行仿真。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (9)
1.一种对场效应晶体管进行建模的方法,其特征在于,包括:
调取被选择场效应晶体管所记录的输入的栅极电压和输入栅极电压时所产生的漏极电流,以得到所述场效应晶体管的漏极电流随栅极电压变化的关系;所述场效应晶体管包括晶体管结构和浅沟槽隔离结构;
基于所述场效应晶体管的漏极电流随栅极电压变化的关系获取所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系及所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系,在饱和区的场效应晶体管的漏极电流等效于所述晶体管结构的第一等效漏极电流,在亚阈值区的场效应晶体管的漏极电流等效于所述浅沟槽隔离结构的第二等效漏极电流;
所述基于所述场效应晶体管的漏极电流随栅极电压变化的关系获取所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系及所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系包括:
测量所述场效应晶体管的阈值电压;
根据所测量的阈值电压,得到小于所述阈值电压的第一电压的变化范围和大于所述阈值电压的第二电压的变化范围,所述栅极电压的变化范围包括所述第一电压的变化范围和第二电压的变化范围;所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系为所述场效应晶体管的漏极电流随所述第二电压变化的关系,所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系为所述场效应晶体管的漏极电流随第一电压变化的关系
根据所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系和所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系建立场效应晶体管模型;
所述根据所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系和所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系建立场效应晶体管模型包括:
基于所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系构建晶体管结构模型,当所述场效应晶体管处于饱和区时,所述场效应晶体管模型为处于饱和区的所述晶体管结构模型;
基于所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系构建浅沟槽隔离结构模型,当所述场效应晶体管处于亚阈值区时,所述场效应晶体管模型为处于亚阈值区的所述浅沟槽隔离结构模型。
2.如权利要求1所述的对场效应晶体管进行建模的方法,其特征在于,所述场效应晶体管还包括衬底上形成的浅沟槽,所述浅沟槽包括拐角,所述拐角在所述场效应晶体管的宽度方向形成凹槽;所述浅沟槽隔离结构包括在所述浅沟槽的凹槽内填入的氧化介质。
3.如权利要求2所述的对场效应晶体管进行建模的方法,其特征在于,所述场效应晶体管为沟道长度在40nm以下、浅沟槽的拐角凹槽底部距离硅表面大于2nm的器件。
4.如权利要求2所述的对场效应晶体管进行建模的方法,其特征在于,所述氧化介质为氧化硅。
5.如权利要求1所述的对场效应晶体管进行建模的方法,其特征在于,所述场效应晶体管的漏极电流随栅极电压变化的关系被所述场效应晶体管的Id0-Vg曲线拟合,所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系被所述晶体管结构的Id1-Vg曲线拟合,所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系被所述浅沟槽隔离结构的Id2-Vg曲线拟合;其中,Vg为所述场效应晶体管的栅极电压,Id0为所述场效应晶体管的漏极电流,Id1为所述第一等效漏极电流,Id2为所述第二等效漏极电流。
6.如权利要求1所述的对场效应晶体管进行建模的方法,其特征在于,所述场效应晶体管的漏极电流随栅极电压变化的关系被所述场效应晶体管的logEI0-Vg曲线拟合,所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系被所述晶体管结构的logEI1-Vg曲线拟合,所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系被所述浅沟槽隔离结构的logEI2-Vg曲线拟合;其中,Vg为所述场效应晶体管的栅极电压,EI0为所述场效应晶体管宽度归一化后的电子密度,EI1为所述晶体管结构宽度归一化后的电子密度,EI2为所述浅沟槽隔离结构宽度归一化后的电子密度。
7.如权利要求1所述的对场效应晶体管进行建模的方法,其特征在于,所述场效应晶体管的漏极电流随栅极电压变化的关系被所述场效应晶体管的EI0-Vg曲线拟合,所述晶体管结构的第一等效漏极电流随所述栅极电压变化的关系被所述晶体管结构的EI1-Vg曲线拟合,所述浅沟槽隔离结构的第二等效漏极电流随所述栅极电压变化的关系被所述浅沟槽隔离结构的EI2-Vg曲线拟合;其中,Vg为所述场效应晶体管的栅极电压,EI0为所述场效应晶体管宽度归一化后的电子密度,EI1为所述晶体管结构宽度归一化后的电子密度,EI2为所述浅沟槽隔离结构宽度归一化后的电子密度。
8.如权利要求1所述的对场效应晶体管进行建模的方法,其特征在于,当所述栅极电压为第一电压,所述场效应晶体管处于亚阈值区;当所述栅极电压为第二电压,所述场效应晶体管处于饱和区。
9.一种电路仿真方法,所述电路包括至少一个场效应晶体管,其特征在于,包括:
利用如权利要求1~8所述的方法对所述场效应晶体管进行建模,以形成所述场效应晶体管模型;
基于所述场效应晶体管模型对所述电路进行仿真。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310583177.4A CN104657522B (zh) | 2013-11-19 | 2013-11-19 | 一种对场效应晶体管进行建模的方法及电路仿真方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310583177.4A CN104657522B (zh) | 2013-11-19 | 2013-11-19 | 一种对场效应晶体管进行建模的方法及电路仿真方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104657522A CN104657522A (zh) | 2015-05-27 |
CN104657522B true CN104657522B (zh) | 2017-12-01 |
Family
ID=53248648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310583177.4A Active CN104657522B (zh) | 2013-11-19 | 2013-11-19 | 一种对场效应晶体管进行建模的方法及电路仿真方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104657522B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106484938B (zh) * | 2015-09-02 | 2019-08-20 | 无锡华润上华科技有限公司 | 结型场效应晶体管的仿真模型及仿真方法 |
CN106021670B (zh) * | 2016-05-12 | 2019-02-19 | 成都海威华芯科技有限公司 | 一种毫米波fet的建模方法 |
CN108226735B (zh) * | 2017-11-24 | 2020-11-06 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管电学特性的确定方法及介质 |
CN112069759B (zh) * | 2020-09-02 | 2023-12-29 | 苏州英嘉通半导体有限公司 | 一种基于Angelov模型的GaN晶体管建模方法及其装置 |
CN113111498B (zh) * | 2021-03-26 | 2022-11-29 | 中山大学 | 一种偏栅晶体管进行建模的方法及电路仿真方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046062A (en) * | 1999-08-12 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method to monitor the kink effect |
CN101029916A (zh) * | 2006-03-02 | 2007-09-05 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管特性曲线仿真方法 |
CN101105518A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件漏电流检测方法 |
KR20080020417A (ko) * | 2006-08-31 | 2008-03-05 | 동부일렉트로닉스 주식회사 | Cmos 소자의 spice 모델링 방법 |
CN101470769A (zh) * | 2007-12-26 | 2009-07-01 | 东部高科股份有限公司 | 预测高压器件中的衬底电流的方法 |
CN102142057A (zh) * | 2011-05-04 | 2011-08-03 | 华东师范大学 | 应用于mosfet电学仿真的bsim4应力模型 |
-
2013
- 2013-11-19 CN CN201310583177.4A patent/CN104657522B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046062A (en) * | 1999-08-12 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method to monitor the kink effect |
CN101029916A (zh) * | 2006-03-02 | 2007-09-05 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管特性曲线仿真方法 |
CN101105518A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件漏电流检测方法 |
KR20080020417A (ko) * | 2006-08-31 | 2008-03-05 | 동부일렉트로닉스 주식회사 | Cmos 소자의 spice 모델링 방법 |
CN101470769A (zh) * | 2007-12-26 | 2009-07-01 | 东部高科股份有限公司 | 预测高压器件中的衬底电流的方法 |
CN102142057A (zh) * | 2011-05-04 | 2011-08-03 | 华东师范大学 | 应用于mosfet电学仿真的bsim4应力模型 |
Non-Patent Citations (1)
Title |
---|
《A Scaleable Model for STI Mechanical Stress effect on Layout Dependence of MOS Electrical Characteristics》;Su K W,et al;《Custom Integrated Circuits Conference, 2003. Proceedings of the IEEE 2003》;20030924;245-248 * |
Also Published As
Publication number | Publication date |
---|---|
CN104657522A (zh) | 2015-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104657522B (zh) | 一种对场效应晶体管进行建模的方法及电路仿真方法 | |
US8661398B1 (en) | Analysis of stress impact on transistor performance | |
US8745571B2 (en) | Analysis of compensated layout shapes | |
CN105426570A (zh) | 基于有源补偿子电路的GaN HEMT大信号模型改进方法 | |
CN105138790B (zh) | Soi-mosfet模型及其参数提取方法 | |
CN105825005A (zh) | GaN高电子迁移率晶体管非线性可伸缩模型的构建方法 | |
CN103617319A (zh) | 一种iii-v族mosfet的小信号模型参数直接提取方法 | |
CN107609269A (zh) | 一种随偏置缩放的晶体管噪声模型建立方法 | |
CN102956620A (zh) | Mos晶体管结电容测试结构及表征方法 | |
CN105022878A (zh) | 射频soi-mos变容管衬底模型及其参数提取方法 | |
Sadachika et al. | Completely surface-potential-based compact model of the fully depleted SOI-MOSFET including short-channel effects | |
WO2012126237A1 (zh) | 一种soi场效应晶体管spice模型系列的建模方法 | |
Lee et al. | A semianalytical parameter extraction of a SPICE BSIM3v3 for RF MOSFET's using S-parameters | |
Giacomini et al. | Modeling silicon on insulator MOS transistors with nonrectangular-gate layouts | |
Cheng et al. | RF modeling issues of deep-submicron MOSFETs for circuit design | |
Kumar et al. | Lateral profiling of trapped charge in SONOS flash EEPROMs programmed using CHE injection | |
CN114417581A (zh) | 基于spice模型的仿真方法、仿真系统 | |
Chalkiadaki | Characterization and modeling of nanoscale MOSFET for ultra-low power RF IC design | |
CN102915394B (zh) | 一种应用于mosfet电学仿真的psp应力的建模方法 | |
JP4748552B2 (ja) | Misfetのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 | |
CN110416104B (zh) | 一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法 | |
CN109841613A (zh) | 利用具有模拟电路的系统产生动态空乏晶体管的模型 | |
Zaka et al. | Characterization and 3D TCAD simulation of NOR-type flash non-volatile memories with emphasis on corner effects | |
CN112765922B (zh) | 采用soi衬底的射频晶体管的仿真模型 | |
US20240232468A1 (en) | Device leakage current model and method for extracting the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |