CN101470769A - 预测高压器件中的衬底电流的方法 - Google Patents

预测高压器件中的衬底电流的方法 Download PDF

Info

Publication number
CN101470769A
CN101470769A CNA2008101727836A CN200810172783A CN101470769A CN 101470769 A CN101470769 A CN 101470769A CN A2008101727836 A CNA2008101727836 A CN A2008101727836A CN 200810172783 A CN200810172783 A CN 200810172783A CN 101470769 A CN101470769 A CN 101470769A
Authority
CN
China
Prior art keywords
critical value
gate voltage
current
voltage
drain voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101727836A
Other languages
English (en)
Other versions
CN101470769B (zh
Inventor
郭尚勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101470769A publication Critical patent/CN101470769A/zh
Application granted granted Critical
Publication of CN101470769B publication Critical patent/CN101470769B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种预测高压器件中衬底电流的方法，该方法可以精确地预测第一区、第二区和第三区中各自的衬底电流分量。这可以通过在第三区中对衬底电流分量进行建模来实现，在第三区中，当例如使用基于BSIM3的建模来计算高压器件中的衬底电流时，可能出现不一致。根据本发明实施例，可以通过具有三元算子的表达式来对第三区的衬底电流进行建模，并且可以将模拟出的衬底电流叠加到通过基于BSIM3的建模获得的衬底电流上。

Description

预测高压器件中的衬底电流的方法
本申请要求第10-2007-0137888号(于2007年12月26日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种精确预测高压器件中的衬底电流(substratecurrent)的建模方法(modeling method)，其中，高压器件包括高压MOS晶体管，并且由于热电子效应，衬底电流流过衬底。
背景技术
在半导体集成器件中，例如在金属氧化物半导体(MOS)晶体管中，衬底电流可以被使用并可以表示热电子效应(hot electroneffect)。热电子效应可以是这样一种现象：在MOS晶体管中，当电子从源区穿过沟道区向漏区移动时，在位于漏区末端周围的沟道中施加给电子的电场可以被最大化，而电子的动能(kinetic energy)可以显著地增加。一些电子可以超过Si-SiO2界面处的能量势垒(energy barrier)，从而可以进入SiO2膜中。这种具有相当高能量(significant energy)的电子可以被称作热电子。当具有高能量的电子移动时，这些具有高能量的电子可能在漏极结的高电场区中引起碰撞电离(impact ionization)，其中具有高能量的电子可以是热电子。由于碰撞电离，可能产生二次(secondary)电子-空穴对。由于这些，电子可以向漏区移动并可以使漏极电流增加。此外，空穴可以沿着电场向衬底移动，从而可以形成衬底电流。因此，可以基于衬底电流来分析热电子效应可能发生的程度(extent)。也就是，衬底电流的增加可以表明，MOS晶体管中的热电子效应可能相对更显著。衬底电流的增加可以影响MOS晶体管的电特性。例如，在CMOS电路中，可能发生诸如噪声或闩锁(latch-up)的各种问题。由于这个原因，如果操作电路，就可能产生错误。
图1示出了在相关技术(related art)MOS晶体管中的漏极电压Vd保持于3.3V、2.75V和2.2V的状态下，衬底电流随栅电压(gatevoltage)的变化。参照图1，如果相关技术晶体管中的漏极电压保持在预定值或者更高的值，例如，当漏极电压Vd可以是3.3V时，衬底电流最初可以随着栅电压增加。此外，衬底电流可以在一定的峰值点之后下降。原因可能如下。
起初，如果施加栅电压，则漏极电流可以增加，用于碰撞电离的电子的数量可以增加。如果栅电压变得过高，MOS晶体管的操作可以从饱和区进入线性区。因此，沟道中的夹断点(pinch-offpoint)处的垂直电场可以降低。结果，碰撞电离率可以降低。衬底电流可能是影响产品可靠性和输出阻抗(output resistance)的重要因数。因此，在开发半导体器件的过程中，可能有必要精确地理解和预测衬底电流的特性。此外，随着半导体器件变得更加高度集成，热电子效应可能变得更加显著。因此，在开发高度集成的半导体器件的过程中，可能很重要的是，预测MOS晶体管中衬底电流可能具有什么特性。
在包括MOS晶体管的器件中，可以通过基于碰撞电离的建模(modeling)来预测衬底电流的特性。在商业上，可以获得许多程序，这些程序可以预测包括MOS晶体管的器件的衬底电流。例如，SPICE就是设计程序的一个实例，该设计程序可以使用Berkeley短沟道绝缘栅场效应晶体管模型(Berkeley Short-channel IgFET Mode)(BSIM3)来预测衬底电流。基于BSIM3的衬底电流预测模型可能不能精确地预测高压器件的衬底电流，诸如高压MOS晶体管的衬底电流。高压MOS晶体管可以具有足够的能力(capability)来经受高电压，其中该高电压可以施加到其漏极，并且该高压MOS晶体管可以广泛应用于各种功率器件(power device)中。
高压MOS晶体管可以包括横向双扩散MOS(LDMOS)，在该横向双扩散MOS中漏区可以被轻杂质掺杂，它可以保持漏极在高压下的稳定性，并且可以横向地延伸。在包括高压MOS晶体管的器件中的衬底电流的特性可以与包括相关技术晶体管的器件中的衬底电流的特性不同。
图2示出了在漏极电压Vd可以保持在13.5V、11V、8.5V和6V时，高压MOS晶体管中依赖于栅电压的衬底电流特性。参照图2，在高压器件中，如果漏极电压Vd起初为8.5V，倘若栅电压增加，则衬底电流也可以增加(第一区，200)。在一定的峰值点之后，衬底电流可以开始下降(第二区，210)。在第一区和第二区中，高压器件可以具有与包括相关技术MOS晶体管的器件基本相同的特性。如果栅电压进一步增加，衬底电流可以再次增加(第三区，220)。在诸如相关技术MOS晶体管的器件中可能观察不到这样的第三区。因此，通过依据相关技术(已知技术，related art)来建模(modeling)，不能精确地预测高压器件中衬底电流的特性(behavior)。
发明内容
本发明实施例涉及一种建模方法，该方法可以精确地预测高压器件中的衬底电流，其中，该高压器件包括高压MOS晶体管，而且由于热电子效应，衬底电流流过衬底。
本发明实施例涉及一种方法，该方法可以通过将第三区中的衬底电流分量(“附加衬底电流”)叠加到通过基于BSIM3的建模获得的衬底电流上来精确地预测高压器件中的衬底电流，其中上述第三区中的衬底电流分量可以用三元算子(ternary operator)来模拟(model)。
根据本发明实施例，一种预测诸如高压晶体管的高压器件中的衬底电流的方法可以包括下列步骤中的至少之一：确定漏极电压是否等于或高于指定的第一临界值；如果确定出漏极电压低于第一临界值，则将附加衬底电流设置为0；如果确定出漏极电压等于或高于第一临界值，则确定栅电压是否等于或高于指定的第二临界值；如果确定出栅电压低于第二临界值，则将附加衬底电流设置为0；如果确定栅电压等于或大于第二临界值，则将附加衬底电流设置为一个值，其中该值通过将第一临界值与栅电压之差的二次幂、漏极电压以及比例常数进行相乘来获得；以及然后将附加衬底电流叠加到通过基于BSIM3的建模获得的衬底电流上。
根据本发明实施例，一种方法可以包括下列步骤中的至少之一：确定器件的漏极电压是否等于或高于指定的第一临界值；如果漏极电压低于第一临界值，则将附加衬底电流设置为0；如果漏极电压等于或高于第一临界值，则确定栅电压是否等于或高于指定的第二临界值；如果栅电压低于第二临界值，则将附加衬底电流设置为0；如果栅电压等于或高于第二临界值，则将附加衬底电流设置为一个值，其中该值通过将第一临界值与栅电压之差的二次幂、漏极电压以及比例常数进行相乘来获得；以及然后将附加衬底电流叠加到通过MOSFET器件建模获得的衬底电流上。
根据本发明实施例，一种方法可以包括下列步骤中的至少之一：设置器件的第一临界值；将第一临界值与栅电压之差的二次幂、漏极电压以及比例常数进行相乘来获得附加衬底电流；以及然后将附加衬底电流叠加到通过MOSFET器件建模获得的衬底电流上。
根据本发明实施例，可以预测高压MOS晶体管中的衬底电流的特性，其中，该特性不能通过相关技术的基于BSIM3的建模来预测。因此，对于新的器件设计，可以提供相对更精确的信息。此外，不必要制造用于检测衬底电流的器件。结果，可以降低产品开发所需的成本和时间。
附图说明
图1示出了MOS晶体管中在给定的漏极电压下，衬底电流随栅电压的变化。
图2示出了高压MOS晶体管中在给定的漏极电压下，衬底电流随栅电压的变化。
实例图3示出了由根据本发明实施例的衬底电流预测模型获得的衬底电流与测量值的对比结果。
具体实施方式
根据本发明实施例，可以提供一种预测高压器件中衬底电流的方法，该方法可以精确地预测第一区、第二区和第三区中的衬底电流分量(substrate current components)。这可以通过依据具有三元算子(ternary operator)的表达式在第三区中对衬底电流分量进行建模来实现，其中，在第三区中当通过预测衬底电流的建模例如基于BSIM3的建模来计算高压器件中的衬底电流时，可能产生不一致。然后，可以将模拟得出的衬底电流叠加到基于BSIM3的建模得出的结果上。
根据本发明实施例，三元算子可以由表达式1来表示。
(表达式1)
(条件；值1：值2)
如果条件为真，则该表达式可以返回值1，如果条件为假，则该表达式可以返回值2。根据本发明实施例，可以通过具有三元算子的表达式2来表示附加衬底电流。
(表达式2)
(Vd≥Vcrt)；{[Vg≥Vgturn；a×Vd×(Vg-Vgturn)2：0]：0}
Vd：漏极电压
Vg：栅电压
Vcrt：在衬底电流开始(appears)随栅电压变化的情况下的漏极电压
Vgturn：当下降的衬底电流开始增加时的栅电压
a：比例常数
根据本发明实施例，现在将描述该表达式。首先，可以确定漏极电压是否等于或高于预定的临界值Vcrt(“第一临界值”)。根据本发明实施例，如图2所示，如果漏极电压低于8.5V(例如，6V的漏极电压)，即使栅电压增加，衬底电流也可能不出现变化。根据本发明实施例，8.5V可以成为第一临界值Vcrt。如果漏极电压Vd小于作为第一临界值的8.5V，则附加衬底电流可以被置为0。根据本发明实施例，如果漏极电压Vd等于或大于8.5V，该过程可以继续进行。
根据本发明实施例，可以确定栅电压是否等于或高于指定的临界值Vgturn(“第二临界值”)。根据本发明实施例，如图2所示，如果栅电压增加到等于或高于预定电压，则可以出现下降的衬底电流可以再次增加的区域(也就是，第三区域)。在当衬底电流可以再次增加的时间点上，栅电压可以成为第二临界值。根据本发明实施例，如果栅电压低于第二临界值，则附加衬底电流可以被置为0。
根据本发明实施例，如果栅电压等于或高于第二临界值，则可以由表达式2来设置附加衬底电流。表达式2可以用于模拟高压MOS晶体管中衬底电流的特性。根据本发明实施例，衬底电流可以与第一临界值和栅电压之差的二次幂和漏极电压Vd的乘积成比例。根据本发明实施例，在表达式2中，比例常数a可以通过器件的初步实验(preliminary experiment)或初步过程(preliminaryprocess)来获得，其中，该初步实验或初步过程可以预先实施。根据本发明实施例，可以在数据库(database)中列出或提供比例常数。
根据本发明实施例，如果获得附加衬底电流，则过程可以继续进行。根据本发明实施例，可以将附加衬底电流叠加到基于根据相关技术的BSIM3计算出的衬底电流上。基于根据相关技术的BSIM3计算出的衬底电流可以与图2的第一和第二区中的衬底电流相一致，但可能与第三区中的衬底电流不一致。根据本发明实施例获得的衬底电流分量(substrate current component)可以与第三区中的衬底电流分量一致。根据本发明实施例，通过将附加衬底电流叠加到通过根据相关技术的建模获得的衬底电流上，可以预测所有区中的衬底电流的特性。
实例图3示出了由根据本发明实施例的仿真(simulation)得出的衬底电流与实际衬底电流的对比结果。关于在仿真中使用的参数，漏极电压可以是13.5V，第一临界值可以是10V，而第二临界值可以是9V。根据本发明实施例，比例常数‘a’可以是7e-7。参照实例图3，在第三区中，通过相关技术的基于BSIM3的建模，不能精确地预测衬底电流。根据本发明实施例，可以如上所述更精确地预测衬底电流。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，它们都将落入本公开的原则的精神和范围内。更特别地，在本公开、附图、以及所附权利要求的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可选的使用对本领域技术人员来说也是显而易见的选择。

Claims (20)

1.一种方法，包括：
确定器件的漏极电压是否等于或高于指定的第一临界值；
如果所述漏极电压低于所述第一临界值，则将附加衬底电流设置为0；
如果所述漏极电压等于或高于所述第一临界值，则确定栅电压是否等于或高于指定的第二临界值；
如果所述栅电压低于所述第二临界值，则将所述附加衬底电流设置为0；
如果所述栅电压等于或高于所述第二临界值，则将所述附加衬底电流设置为一个值，其中所述值通过将所述第一临界值和所述栅电压之差的二次幂、所述漏极电压以及比例常数进行相乘来获得；以及然后
将所述附加衬底电流叠加到通过MOSFET器件建模获得的衬底电流上。
2.根据权利要求1所述的方法，其中，所述MOSFET器件建模包括基于Berkeley短沟道绝缘栅场效应晶体管模型(BSIM3)的建模。
3.根据权利要求1所述的方法，其中，将所述第一临界值设置为当所述衬底电流开始随所述栅电压变化时的所述漏极电压。
4.根据权利要求3所述的方法，其中，所述第一临界值是大约8.5V。
5.根据权利要求1所述的方法，其中，将所述第二临界值设置为当下降的衬底电流开始增加时的所述栅电压。
6.根据权利要求1所述的方法，其中，所述第二临界值小于所述第一临界值。
7.根据权利要求1所述的方法，其中，所述附加衬底电流由表达式((a)×(Vd)×(Vg-Vgturn)2)来确定，其中，Vd是所述漏极电压，Vg是所述栅电压，Vgturn是当下降的衬底电流开始增加时的所述栅电压，而“a”是所述比例常数。
8.根据权利要求1所述的方法，其中，所述比例常数通过初步过程来获得，并在数据库中列出所述比例常数。
9.根据权利要求1所述的方法，其中，所述比例常数是大约7e-7。
10.一种方法，包括：
设置器件的第一临界值；
将所述第一临界值和栅电压之差的二次幂、漏极电压以及比例常数进行相乘来获得附加衬底电流；以及然后
将所述附加衬底电流叠加到通过MOSFET器件建模获得的衬底电流上。
11.根据权利要求10所述的方法，进一步包括确定所述器件的所述漏极电压是否等于或高于所述第一临界值，如果所述漏极电压低于所述第一临界值，则将所述附加衬底电流设置为0。
12.根据权利要求10所述的方法，进一步包括：
确定所述器件的所述漏极电压是否等于或高于所述第一临界值；
如果所述漏极电压等于或高于所述第一临界值，则确定所述栅电压是否等于或高于第二临界值；以及然后
如果所述栅电压低于所述第二临界值，则将所述附加衬底电流设置为0。
13.根据权利要求12所述的方法，其中，将所述第二临界值设置为当下降的衬底电流开始增加时的所述栅电压。
14.根据权利要求12所述的方法，其中，所述第二临界值为大约9V。
15.根据权利要求12所述的方法，其中，所述第二临界值低于所述第一临界值。
16.根据权利要求10所述的方法，其中，所述MOSFET器件建模包括基于Berkeley短沟道绝缘栅场效应晶体管模型(BSIM3)的建模。
17.根据权利要求10所述的方法，其中，将所述第一临界值设置为当所述衬底电流开始随所述栅电压变化时的所述漏极电压。
18.根据权利要求10所述的方法，其中，所述附加衬底电流由表达式((a)×(Vd)×(Vg-Vgturn)2)来确定，其中，Vd是所述漏极电压，Vg是所述栅电压，Vgturn是当下降的衬底电流开始增加时的所述栅电压，而“a”是所述比例常数。
19.根据权利要求10所述的方法，其中，所述比例常数通过初步过程来获得，并提供在数据库中。
20.根据权利要求10所述的方法，其中，所述比例常数为大约7e-7。
CN2008101727836A 2007-12-26 2008-12-12 预测高压器件中的衬底电流的方法 Expired - Fee Related CN101470769B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070137888A KR100929726B1 (ko) 2007-12-26 2007-12-26 고전압 소자에서의 기판 전류 예측 방법
KR10-2007-0137888 2007-12-26
KR1020070137888 2007-12-26

Publications (2)

Publication Number Publication Date
CN101470769A true CN101470769A (zh) 2009-07-01
CN101470769B CN101470769B (zh) 2011-06-29

Family

ID=40828240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101727836A Expired - Fee Related CN101470769B (zh) 2007-12-26 2008-12-12 预测高压器件中的衬底电流的方法

Country Status (3)

Country Link
US (1) US8028261B2 (zh)
KR (1) KR100929726B1 (zh)
CN (1) CN101470769B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104657522A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种对场效应晶体管进行建模的方法及电路仿真方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116882356B (zh) * 2023-09-06 2023-12-22 深圳铨力半导体有限公司 一种版图布局中高压电平转换影响低压信号的预测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264292A (ja) * 2002-03-11 2003-09-19 Fujitsu Display Technologies Corp シミュレーション方法
JP2005259778A (ja) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の信頼性シミュレーション方法
KR100716912B1 (ko) * 2004-06-30 2007-05-10 동부일렉트로닉스 주식회사 횡형 이중 확산 모스 트랜지스터의 시뮬레이션 방법
JP2006202966A (ja) 2005-01-20 2006-08-03 Oki Electric Ind Co Ltd 半導体集積回路の回路シミュレーション方法及び装置
TW200812081A (en) * 2006-08-30 2008-03-01 Advanced Analog Technology Inc High voltage device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104657522A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种对场效应晶体管进行建模的方法及电路仿真方法
CN104657522B (zh) * 2013-11-19 2017-12-01 中芯国际集成电路制造(上海)有限公司 一种对场效应晶体管进行建模的方法及电路仿真方法

Also Published As

Publication number Publication date
KR20090070027A (ko) 2009-07-01
CN101470769B (zh) 2011-06-29
US8028261B2 (en) 2011-09-27
US20090235211A1 (en) 2009-09-17
KR100929726B1 (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
Arora et al. Modeling the polysilicon depletion effect and its impact on submicrometer CMOS circuit performance
Arora et al. MOSFET substrate current model for circuit simulation
Aarts et al. Compact modeling of high-voltage LDMOS devices including quasi-saturation
US5825673A (en) Device, method, and software products for extracting circuit-simulation parameters
US7302378B2 (en) Electrostatic discharge protection device modeling method and electrostatic discharge simulation method
US20140096094A1 (en) Breaking up long-channel field effect transistor into smaller segments for reliability modeling
CN104237764B (zh) Mos器件热载流子注入寿命退化的测试方法和装置
CN101470769B (zh) 预测高压器件中的衬底电流的方法
Lee A capacitance-based method for experimental determination of metallurgical channel length of submicron LDD MOSFETs
US20050203719A1 (en) Method for simulating reliability of semiconductor device
CN108038322B (zh) 一种spice集中模型的建模方法及系统
Martin-Martinez et al. Circuit design-oriented stochastic piecewise modeling of the postbreakdown gate current in MOSFETs: Application to ring oscillators
CN113408231B (zh) 退化模拟模型建立方法
KR100403624B1 (ko) 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법.
CN101471273B (zh) 预测mos晶体管中的漏极电流的方法
Pieper et al. An effective method for solving the covariance equation for statistical modeling
CN109376483A (zh) 一种lod应力效应spice建模的方法
CN109841613A (zh) 利用具有模拟电路的系统产生动态空乏晶体管的模型
Kim et al. Physics-based capacitance model of drift region in laterally diffused metal-oxide semiconductor and its implementation with BSIM4
Chu et al. Modeling and Test Structures for Accurate Current Sensing in Vertical Power FETs
Rey-Tauriac et al. Reliability oriented process and device simulations of power VDMOS transistors in Bipolar/CMOS/DMOS technology
Joardar A simple test structure for accurately monitoring channel doping variations in a MOSFET
Wu et al. A Novel Compact Model of Gate Capacitance for SiC MOSFET with Easy Parameter Extraction Method
Cho et al. An accurate intrinsic capacitance modeling for deep submicrometer MOSFET's
CN112487746A (zh) Spice寿命模型的建模方法、调参方法及建模系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110629

Termination date: 20131212