CN105138790B - Soi-mosfet模型及其参数提取方法 - Google Patents
Soi-mosfet模型及其参数提取方法 Download PDFInfo
- Publication number
- CN105138790B CN105138790B CN201510567569.0A CN201510567569A CN105138790B CN 105138790 B CN105138790 B CN 105138790B CN 201510567569 A CN201510567569 A CN 201510567569A CN 105138790 B CN105138790 B CN 105138790B
- Authority
- CN
- China
- Prior art keywords
- drain
- source
- model
- parameter
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000003071 parasitic effect Effects 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000000605 extraction Methods 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims description 21
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000004576 sand Substances 0.000 claims description 6
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 9
- 238000005259 measurement Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种SOI‑MOSFET模型及其参数提取方法，所述模型包括第一模型和第二模型，所述第一模型为衬底寄生模型，所述第二模型为移去衬底寄生网络的MOSFET模型。本发明提出的SOI‑MOSFET模型，可以解析提取衬底寄生网络模型参数以及衬底外的MOSFET参数，提取方法简单易操作。根据测量和模型仿真结果，该方法所提取的模型与工作在20GHz频率范围内的SOI‑MOSFET具有好的吻合度，另外，根据不同尺寸器件模型的衬底寄生参数值以及优化值，可以推算出衬底寄生效应与器件尺寸之间存在的关系。所述第一模型适用于所有尺寸的SOI‑MOSFET器件。
Description
技术领域
本发明涉及电路建模领域，特别是涉及一种SOI-MOSFET模型及其参数提取方法。
背景技术
随着集成电路发展到如今的深亚微米时代，要进一步提高芯片的集成度和运行速度，现有的体硅材料和工艺正接近器件的物理极限，在减小特征尺寸方面遇到严峻的挑战，因此，必须在材料和工艺上有新的重大突破。SOI工艺中，材料通过在绝缘体上形成半导体薄膜，具有体硅所无法比拟的优点，可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应。采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此，SOI将可能成为深亚微米的低压、低功耗集成电路的主流技术，在射频领域有着广阔的应用前景。随着SOI工艺和器件在集成电路产品中的应用不断拓展，精确的模型和有效的模型参数提取技术的重要性日渐凸显。
虽然SOI衬底的寄生效应比较小，但是随着工作频率的提高，其寄生效应会逐渐增大并影响到RF输出特性。因此，SOI-MOSFET衬底网络的寄生参数提取显得尤为重要，在以往的技术研究中，对衬底模型的研究是比较少见的，目前还没有一个统一的模式标准。在现有技术中(可参考文献[1]Wang S C，Su P，Chen K M，et al.RF extrinsic resistanceextraction considering neutral-body effect for partially-depleted SOIMOSFETs.VLSI Technology，Systems，and Applications，2006International Symposiumon.IEEE，2006:1-2和文献[2]Wang S C，Su P，Chen K M，et al.RF extrinsic resistanceextraction considering neutral-body effect for partially-depleted SOIMOSFETs.VLSI Technology，Systems，and Applications，2006International Symposiumon.IEEE，2006:1-2)，衬底寄生效应被等效为一个电阻，这种物理模型过于简单，不能准确反映器件与频率的特性。而在另有的现有技术中(可参考文献[3]Ali K B，Neve C R，Gharsallah A，et al.Impact of crosstalk into high resistivity siliconsubstrate on the RF performance of SOI MOSFET.Journal of Telecommunicationsand Information Technology，2010:93-100和文献[4]Wu W，Li X，and Wang H，et al.SP-SOI:A third generation surface potential based compact SOI MOSFETmodel.Custom Integrated Circuits Conference，2005.Proceedings of the IEEE2005.IEEE，2005:819-822)中，衬底效则应被认为是一个电阻并联电容，该模型过于复杂，而且SOI器件中，像寄生电容、电阻和栅极隧道电流等效应都是相关的，加大了参数提取的难度。
因此，提供一种新的SOI-MOSFET模型及其参数提取方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SOI-MOSFET模型及其参数提取方法，用于解决现有技术中SOI-MOSFET模型过于简单不能准确反映器件与频率的特性或者模型过于复杂导致参数提取困难的问题。
为实现上述目的及其他相关目的，本发明提供一种SOI-MOSFET模型，所述SOI-MOSFET模型包括第一模型和第二模型；
所述第一模型至少包括：
从栅端到源漏端依次串联栅端接引线寄生电感Lg、栅端接引线电阻Rg、沟道电容Cin、沟道电阻Rin、源漏端接引线电阻Rds、源漏端接引线寄生电感Lds；
所述沟道电容Cin和沟道电阻Rin并联栅-源漏寄生电容Cfr；
所述栅端接引线电阻Rg和沟道电容Cin之间通过栅-隔离层寄生电容Cge及并联的栅-衬底损耗电阻Rsubg和栅-衬底损耗电容Csubg与地连接；
所述源漏端接引线电阻Rds和沟道电阻Rin之间通过源漏-隔离层寄生电容Cdse及并联的源漏-衬底损耗电阻Rsubde和源漏-衬底损耗电容Csubde与地连接；
所述第二模型至少包括：
包括栅-源寄生电容Cgs、栅-漏寄生电容Cgd和源-漏寄生电容Cds的封闭回路；
所述栅-源寄生电容Cgs和栅-漏寄生电容Cgd之间通过串联的栅端接引线电阻Rg和栅端接引线寄生电感Lg与栅端连接；
所述栅-漏寄生电容Cgd和源-漏寄生电容Cds之间通过串联的漏端接引线电阻Rd和漏端接引线寄生电感Ld与漏端连接；
所述栅-源寄生电容Cgs和源-漏寄生电容Cds之间通串联的源端接引线电阻Rs和源端接引线寄生电感Ls与地连接。
可选的，所述第一模型为SOI-MOSFET衬底寄生模型，所述第二模型为移去所述衬底寄生网络后的MOSFET模型。
可选的，所述源漏端接引线电阻Rds＝(Rs1+Rs2)//(Rd1+Rd2)，其中，Rs1为源端接引线高频分布电阻，Rs2为源端接引线多晶硅接触电阻，Rd1为漏端接引线高频分布电阻，Rd2为漏端接引线多晶硅接触电阻。
可选的，所述栅-源漏寄生电容Cfr＝Cgs+Cgd，其中Cgs为栅-源寄生电容，Cgd为栅-漏寄生电容。
可选的，所述源漏-隔离层寄生电容Cdse＝Cde+Cse，其中，Cde为漏区和衬底隔离层形成的寄生电容，Cse为源区和衬底隔离层形成的寄生电容。
可选的，所述源漏-衬底损耗电容Csubde＝Csubd+Csubs，其中，Csubd为漏-衬底损耗电容，Csubs为源-衬底损耗电容。
可选的，所述源漏-衬底损耗电阻Rsubde＝(Rsubd+Rsubs)/2，其中，Rsubd为漏-衬底损耗电阻，Rsubs为源-衬底损耗电阻。
可选的，所述源漏端接引线寄生电感Lds＝Ld+Ls，栅端接引线电阻Rg＝Rg1+Rg2，源端接引线电阻Rs＝Rs1+Rs2，漏端接引线电阻Rd＝Rd1+Rd2，其中，Ld为漏端接引线寄生电感，Ls为源端接引线寄生电感，Rg1为栅端接引线高频分布电阻，Rg2为栅端接引线多晶硅接触电阻，Rs1为源端接引线高频分布电阻，Rs2为源端接引线多晶硅接触电阻，Rd1为漏端接引线高频分布电阻，Rd2为漏端接引线多晶硅接触电阻。
本发明还提供一种SOI-MOSFET模型参数提取方法，所述方法包括第一模型的参数提取和第二模型的参数提取；
所述第一模型的参数提取方法包括：
对以第一模型的栅端为1端口、源漏端为2端口、衬底接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，所述Y参数之间具有如下关系：
Y11为1端口与地之间的导纳，Y12为1端口与2端口之间的导纳，Y22为2端口与地之间的导纳；
由式(2)可得：
real表示实部，imag表示虚部；
利用f(ω2)与ω2的线性关系，令f(ω2)＝ω2k+b，其中b为截距，k为斜率，则：源漏-衬底损耗电阻Rsubde＝1/b，源漏-衬底损耗电容Csubde＝(kb)1/2，再利用式(5)提取源漏-隔离层寄生电容Cdse；
同理，通过式(3)来提取Rsubg、Csubg和Cge；
所述第二模型的参数提取方法包括：
对以第二模型的栅端为1端口、漏端为2端口、源端接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，所述Y参数之间具有如式(1)的关系，
其中，
YL＝Y11+Y12＝jωCgs (6)
YR＝Y22+Y12＝jωCds (7)
YM＝-Y12＝jωCgd (8)
由式(6)提取参数Cgs，Cgs＝imag(YL)·ω-1；
由式(7)提取参数Cds，Cds＝imag(YR)·ω-1；
由式(8)提取参数Cgd，Cgd＝imag(YM)·ω-1；
同时，将所述S参数去嵌后转换为Z参数，所述Z参数之间具有如下关系：
其中，
ZL＝Z11-Z12＝Rg+jωLg (10)
ZR＝Z22-Z12＝Rd+jωLd (11)
ZM＝Z12＝Rs+jωLs (12)
Z11为1端口与地之间的阻抗，Z12为1端口与2端口之间的阻抗，Z22为2端口与地之间的阻抗；
由式(10)ZL的实部和虚部分别提取Rg和Lg；
由式(11)ZR的实部和虚部分别提取Rd和Ld；
由式(12)ZM的实部和虚部分别提取Rs和Ls。
可选地，所述S参数采用OPEN+SHORT去嵌方法进行去嵌后转化为Y参数和Z参数进行模型参数提取。
如上所述，本发明的SOI-MOSFET模型及其参数提取方法，具有以下有益效果：本发明提出的SOI-MOSFET模型，可以解析提取衬底寄生网络模型参数以及模型衬底外的MOSFET参数。根据测量和模型仿真结果，该方法所提取的模型与工作在20GHz频率范围内的SOI-MOSFET具有好的吻合度。
附图说明
图1为本发明SOI-MOSFET结构及提出的网络寄生模型示意图。
图2为本发明根据图1简化的射频SOI-MOSFET衬底模型(第一模型)拓扑结构示意图。
图3为本发明移去衬底模型后的MOSFET等效拓扑结构(第二模型)示意图。
图4为本发明提取源漏-衬底损耗电阻Rsubde和源漏-衬底损耗电容Csubde的示意图。
图5为本发明提取源漏-隔离层寄生电容Cdse的示意图。
图6～图7为本发明在零偏条件下测试和第一模型仿真所得S参数对比图。
图8为本发明提取栅-源寄生电容Cgs、栅-漏寄生电容Cgd和源-漏寄生电容Cds的示意图。
图9为本发明提取栅端接引线电阻Rg、漏端接引线电阻Rd和源端接引线电阻Rs的示意图。
图10～图13为本发明不同栅指在零偏条件下测试和第二模型仿真所得S参数实部对比图。
图14～图17为本发明不同栅指在零偏条件下测试和第二模型仿真所得S参数虚部对比图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种SOI-MOSFET模型，如图2和图3所示，所述SOI-MOSFET模型包括第一模型和第二模型；
所述第一模型为衬底寄生模型，其源端和漏端短接形成源漏端，所述衬底寄生模型可以看作是一个双端口变容管，栅端作为输入，源漏端作为输出，利用第一模型可以提取衬底寄生参数。
如图2所示，所述第一模型至少包括：
从栅端到源漏端依次串联栅端接引线寄生电感Lg、栅端接引线电阻Rg、沟道电容Cin、沟道电阻Rin、源漏端接引线电阻Rds、源漏端接引线寄生电感Lds；
所述沟道电容Cin和沟道电阻Rin并联栅-源漏寄生电容Cfr；
所述栅端接引线电阻Rg和沟道电容Cin之间通过栅-隔离层寄生电容Cge及并联的栅-衬底损耗电阻Rsubg和栅-衬底损耗电容Csubg与地连接；
所述源漏端接引线电阻Rds和沟道电阻Rin之间通过源漏-隔离层寄生电容Cdse及并联的源漏-衬底损耗电阻Rsubde和源漏-衬底损耗电容Csubde与地连接。
需要说明的是，图2所示的模型是由图1考虑了漏、源短接后简化而来，图1更加详细的展示了本发明提供的衬底模型。而图2中考虑了变容管工作时的沟道电容Cin和沟道电阻Rin。图2将图1中源端和漏端的参数进行了合并，并在参数数值上进行了等效，具体参数对应关系如下：
图2中的所述源漏端接引线电阻Rds＝(Rs1+Rs2)//(Rd1+Rd2)，即，Rds等于Rs1和Rs2、Rd1和Rd2分别串联后再进行并联的数值。其中，Rs1对应为图1中源端接引线高频分布电阻，Rs2对应为图1中源端接引线多晶硅接触电阻，Rd1对应为图1中漏端接引线高频分布电阻，Rd2对应为图1中漏端接引线多晶硅接触电阻。
图2中的所述栅-源漏寄生电容Cfr＝Cgs+Cgd，其中Cgs对应为图1中的栅-源寄生电容，Cgd对应为图1中的栅-漏寄生电容。
图2中的所述源漏-隔离层寄生电容Cdse＝Cde+Cse，其中，Cde对应为图1中的漏区和衬底隔离层形成的寄生电容，Cse对应为图1中的源区和衬底隔离层形成的寄生电容。所述隔离层指的是SOI衬底中中间的介质层。
图2中所述源漏-衬底损耗电容Csubde＝Csubd+Csubs，其中，Csubd对应为图1中的漏-衬底损耗电容，Csubs对应为图1中的源-衬底损耗电容，即表征有损硅衬底容性损耗。
图2中所述源漏-衬底损耗电阻Rsubde＝(Rsubd+Rsubs)/2，其中，Rsubd对应为图1中的漏-衬底损耗电阻，Rsubs对应为图1中的源-衬底损耗电阻，即表征有损硅衬底阻性损耗。
图2中所述源漏端接引线寄生电感Lds＝Ld+Ls，所述栅端接引线电阻Rg＝Rg1+Rg2，其中，Ld对应为图1中的漏端接引线寄生电感，Ls对应为图1中的源端接引线寄生电感，Rg1对应为图1中的栅端接引线高频分布电阻，Rg2对应为图1中的栅端接引线多晶硅接触电阻。
所述第二模型为移去衬底寄生网络后获得的MOSFET模型，所示虚线框内为移去的衬底寄生网络，移去的衬底寄生网络包括Cde、Cge、Cse、Csubd、Rsubd、Csubg、Rsubg、Csubs、Rsubs。
如图3所示，所述第二模型至少包括：
包括栅-源寄生电容Cgs、栅-漏寄生电容Cgd和源-漏寄生电容Cds的封闭回路；
所述栅-源寄生电容Cgs和栅-漏寄生电容Cgd之间通过串联的栅端接引线电阻Rg和栅端接引线寄生电感Lg与栅端连接；
所述栅-漏寄生电容Cgd和源-漏寄生电容Cds之间通过串联的漏端接引线电阻Rd和漏端接引线寄生电感Ld与漏端连接；
所述栅-源寄生电容Cgs和源-漏寄生电容Cds之间通串联的源端接引线电阻Rs和源端接引线寄生电感Ls与地连接。
需要说明的是，图3中的所述栅端接引线电阻Rg＝Rg1+Rg2，源端接引线电阻Rs＝Rs1+Rs2，漏端接引线电阻Rd＝Rd1+Rd2，其中，Rg1为栅端接引线高频分布电阻，Rg2为栅端接引线多晶硅接触电阻，Rs1为源端接引线高频分布电阻，Rs2为源端接引线多晶硅接触电阻，Rd1为漏端接引线高频分布电阻，Rd2为漏端接引线多晶硅接触电阻。
实施例二
本实施例提供一种参数提取方法，用来提取实施例一中的SOI-MOSFET模型的参数，所述参数提取方法包括第一模型的参数提取和第二模型的参数提取。
所述第一模型的参数提取方法如下：
对以第一模型的栅端为1端口、源漏端为2端口、衬底接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，所述Y参数之间具有如下关系：
其中，YM＝-Y12
Y11为1端口与地之间的导纳，Y12为1端口与2端口之间的导纳，Y22为2端口与地之间的导纳。
由式(2)可得：
real表示实部，imag表示虚部。
利用f(ω2)与ω2的线性关系，令f(ω2)＝ω2k+b，其中b为截距，k为斜率，则：源漏-衬底损耗电阻Rsubde＝1/b，源漏-衬底损耗电容Csubde＝(kb)1/2，提取Rsubde和Csubde后，再利用式(5)提取源漏-隔离层寄生电容Cdse。
利用同样的方法，可以通过式(3)来提取Rsubg、Csubg和Cge。
所述第二模型的参数提取方法如下：
对以第二模型的栅端为1端口、漏端为2端口、源端接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，所述Y参数之间具有如式(1)的关系，即
其中，
YL＝Y11+Y12＝jωCgs (6)
YR＝Y22+Y12＝jωCds (7)
YM＝-Y12＝jωCgd (8)
由式(6)的虚部提取参数Cgs，Cgs＝imag(YL)·(2πω)-1；
由式(7)的虚部提取参数Cds，Cds＝imag(YR)·(2πω)-1；
由式(8)的虚部提取参数Cgd，Cgd＝imag(YM)·(2πω)-1；
同时，将所述S参数去嵌后转换为Z参数，所述Z参数之间具有如下关系：
其中，
ZL＝Z11-Z12＝Rg+jωLg (10)
ZR＝Z22-Z12＝Rd+jωLd (11)
ZM＝Z12＝Rs+jωLs (12)
Z11为1端口与地之间的阻抗，Z12为1端口与2端口之间的阻抗，Z22为2端口与地之间的阻抗；
由式(10)ZL的实部和虚部分别提取Rg和Lg；
由式(11)ZR的实部和虚部分别提取Rd和Ld；
由式(12)ZM的实部和虚部分别提取Rs和Ls。
为验证提出的第一模型参数提取算法的可行性，采用RF SOI工艺制造出20栅指，每栅指长Lf＝0.4μm、宽Wf＝3μm的SOI-MOSFET器件。再采用Agilent E8363B矢量网络分析仪和4156C高精度半导体参数分析仪，对器件S参数进行测试。
图4给出了从式(4)中提取源漏-衬底损耗电阻Rsubde和源漏-衬底损耗电容Csubde的值。由图4直接读取b＝1.67E-4，k＝2.26E-25，由Rsubde＝1/b，Csubde＝(kb)1/2，计算得到Rsubde＝5.9kΩ，Csubde＝6.27fF。
图5给出了从式(5)中提取源漏-隔离层寄生电容Cdse的值，提取结果为Cdse＝27.2fF。
表1提供了提取和优化后的第一模型参数。优化方法为常规方法，不再赘述。
表1
| 参数 | 提取值 | 优化值 | 误差(％) |
| Rsubg(×103Ω) | 2.2 | 2.5 | 12.0 |
| Csubg(×10-15F) | 11.5 | 12.0 | 4.2 |
| Cge(×10-15F) | 21.9 | 27.4 | 20.0 |
| Rsubde(×103Ω) | 5.08 | 4.2 | 17.3 |
| Csubde(×10-15F) | 6.27 | 7.8 | 19.6 |
| Cdse(×10-15F) | 23.8 | 30.1 | 9.6 |
由表1可以看出，提取的参数和优化的参数之间的误差小于20％，说明利用该模型提取衬底寄生参数的方法是有效的。其中，误差＝|提取值-优化值|/max(提取值,优化值)*100％。
图6和图7则给出了在零偏条件下测试和第一模型仿真所得S-参数对比。可以看出，在0～20GHz频率范围内，两者有良好吻合，这进一步表明本发明所提出的第一模型在20GHz频率范围内，有良好的表征精度，该模型可以用于提取衬底寄生参数。
另外，选择每栅指长Lf＝3μm、宽Wf＝0.13μm，并且栅指(NF)分别为2、4、8、16的器件，利用上述提取方法进行衬底寄生参数的提取，之后在零偏条件下通过S参数对参数值进行优化，频率范围为20GHz。提取和优化的参数值如表2所示。表2中的数据为参数值/优化值。
表2
从表2可以看出，利用本发明的提取方法提取的不同尺寸器件模型的衬底寄生参数，其参数值与优化值差异不大，说明该提取方法合理，因此，第一模型适用于所有尺寸的SOI-MOSFET器件。
另外，从表1和表2的数据可以看出，衬底寄生效应和器件尺寸之间存在一定的关系，具体为，衬底的寄生电容Cge、Csubg、Cde、Csubd、Cse、Csubs与器件的栅指有效面积成正比，衬底的寄生电阻Rsubg、Rsubd、Rsubs与栅指的有效面积成反比。
为了验证第二模型的参数提取方法的准确性，选择每栅指长Lf＝3μm、宽Wf＝0.13μm，并且栅指(NF)为8的SOI-MOSFET进行第二模型参数的提取，如图8和图9所示。
如图8给出了提取栅-源寄生电容Cgs、栅-漏寄生电容Cgd和源-漏寄生电容Cds的值。其中，斜率1表示栅-漏寄生电容Cgd的值，为11.19E-15；斜率2表示源-漏寄生电容Cds的值，为16.8E-15，斜率3表示栅-源寄生电容Cgs的值，为20.23E-15。
如图9给出了提取栅端接引线电阻Rg、源端接引线电阻Rs和漏端接引线电阻Rd的值。频率越高，提取的参数越准确，因此，图9中取频率高的值。Rg、Rs和Rd的数值分别为14.26、10.9和9.4。
表3提供了提取和优化后的第二模型参数。
表3
| 参数 | 提取值 | 优化值 | 误差(％) |
| Rg(×103Ω) | 14.26 | 13 | 9.7 |
| Rd(×103Ω) | 9.4 | 9 | 4.4 |
| Rs(×103Ω) | 10.9 | 11 | 0.9 |
| Cgs(×10-15F) | 20.23 | 17.2 | 19.6 |
| Cgd(×10-15F) | 11.19 | 14.6 | 17.0 |
| Cds(×10-15F) | 16.8 | 9.8 | 10.2 |
由表3可以看出，提取的参数和优化的参数之间的误差小于20％，说明利用第二模型提取衬底外围参数的方法是有效的。其中，误差＝|提取值-优化值|/max(提取值,优化值)*100％。
图10和图17则给出了在零偏条件下测试和第二模型仿真所得S-参数实部和虚部的对比，在0～20GHz频率范围内，两者有良好吻合，这进一步表明本发明所提出的第二模型在20GHz频率范围内，有良好的表征精度，第二模型可以用于提取除衬底参数之外的MOSFET参数。
综上所述，本发明提出的SOI-MOSFET模型，可以解析提取衬底寄生网络模型参数以及衬底外的MOSFET参数，并且提取方法简单易操作。根据测量和模型仿真结果，该方法所提取的模型与工作在20GHz频率范围内的SOI-MOSFET具有好的吻合度，另外，根据不同尺寸器件模型的衬底寄生参数值以及优化值，可以推算出衬底寄生效应与器件尺寸之间存在的关系。所述第一模型适用于所有尺寸的SOI-MOSFET器件。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种SOI-MOSFET模型，其特征在于，所述SOI-MOSFET模型包括第一模型和第二模型；
所述第一模型至少包括：
从栅端到源漏端依次串联栅端接引线寄生电感Lg、栅端接引线电阻Rg、沟道电容Cin、沟道电阻Rin、源漏端接引线电阻Rds、源漏端接引线寄生电感Lds；
所述沟道电容Cin和沟道电阻Rin并联栅-源漏寄生电容Cfr；
所述栅端接引线电阻Rg和沟道电容Cin之间通过栅-隔离层寄生电容Cge及并联的栅-衬底损耗电阻Rsubg和栅-衬底损耗电容Csubg与地连接；
所述源漏端接引线电阻Rds和沟道电阻Rin之间通过源漏-隔离层寄生电容Cdse及并联的源漏-衬底损耗电阻Rsubde和源漏-衬底损耗电容Csubde与地连接；
所述第二模型至少包括：
包括栅-源寄生电容Cgs、栅-漏寄生电容Cgd和源-漏寄生电容Cds的封闭回路；
所述栅-源寄生电容Cgs和栅-漏寄生电容Cgd之间通过串联的栅端接引线电阻Rg和栅端接引线寄生电感Lg与栅端连接；
所述栅-漏寄生电容Cgd和源-漏寄生电容Cds之间通过串联的漏端接引线电阻Rd和漏端接引线寄生电感Ld与漏端连接；
所述栅-源寄生电容Cgs和源-漏寄生电容Cds之间通串联的源端接引线电阻Rs和源端接引线寄生电感Ls与地连接；
其中，基于所述第二模型进行参数提取的方式包括：
对以第二模型的栅端为1端口、漏端为2端口、源端接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，所述Y参数之间具有如式(1)的关系，
其中，
YL＝Y11+Y12＝jωCgs (6)
YR＝Y22+Y12＝jωCds (7)
YM＝-Y12＝jωCgd (8)
由式(6)提取参数Cgs，Cgs＝imag(YL)·ω-1；
由式(7)提取参数Cds，Cds＝imag(YR)·ω-1；
由式(8)提取参数Cgd，Cgd＝imag(YM)·ω-1；
同时，将所述S参数去嵌后转换为Z参数，所述Z参数之间具有如下关系：
其中，
ZL＝Z11-Z12＝Rg+jωLg (10)
ZR＝Z22-Z12＝Rd+jωLd (11)
ZM＝Z12＝Rs+jωLs (12)
Z11为1端口与地之间的阻抗，Z12为1端口与2端口之间的阻抗，Z22为2端口与地之间的阻抗；
由式(10)ZL的实部和虚部分别提取Rg和Lg；
由式(11)ZR的实部和虚部分别提取Rd和Ld；
由式(12)ZM的实部和虚部分别提取Rs和Ls。
2.根据权利要求1所述的SOI-MOSFET模型，其特征在于：所述第一模型为SOI-MOSFET衬底寄生模型，所述第二模型为移去衬底寄生网络的MOSFET模型。
3.据权利要求2所述的SOI-MOSFET模型，其特征在于：所述源漏端接引线电阻Rds＝(Rs1+Rs2)//(Rd1+Rd2)，其中，Rs1为源端接引线高频分布电阻，Rs2为源端接引线多晶硅接触电阻，Rd1为漏端接引线高频分布电阻，Rd2为漏端接引线多晶硅接触电阻。
4.根据权利要求2所述的SOI-MOSFET模型，其特征在于：所述栅-源漏寄生电容Cfr＝Cgs+Cgd，其中Cgs为栅-源寄生电容，Cgd为栅-漏寄生电容。
5.根据权利要求2所述的SOI-MOSFET模型，其特征在于：所述源漏-隔离层寄生电容Cdse＝Cde+Cse，其中，Cde为漏区和衬底隔离层形成的寄生电容，Cse为源区和衬底隔离层形成的寄生电容。
6.根据权利要求2所述的SOI-MOSFET模型，其特征在于：所述源漏-衬底损耗电容Csubde＝Csubd+Csubs，其中，Csubd为漏-衬底损耗电容，Csubs为源-衬底损耗电容。
7.根据权利要求2所述的SOI-MOSFET模型，其特征在于：所述源漏-衬底损耗电阻Rsubde＝(Rsubd+Rsubs)/2，其中，Rsubd为漏-衬底损耗电阻，Rsubs为源-衬底损耗电阻。
8.根据权利要求2所述的SOI-MOSFET模型，其特征在于：所述源漏端接引线寄生电感Lds＝Ld+Ls，栅端接引线电阻Rg＝Rg1+Rg2，源端接引线电阻Rs＝Rs1+Rs2，漏端接引线电阻Rd＝Rd1+Rd2，其中，Ld为漏端接引线寄生电感，Ls为源端接引线寄生电感，Rg1为栅端接引线高频分布电阻，Rg2为栅端接引线多晶硅接触电阻，Rs1为源端接引线高频分布电阻，Rs2为源端接引线多晶硅接触电阻，Rd1为漏端接引线高频分布电阻，Rd2为漏端接引线多晶硅接触电阻。
9.一种提取如权利要求1～8任一项所述的SOI-MOSFET模型参数的方法，其特征在于，所述方法包括第一模型的参数提取和第二模型的参数提取；
所述第一模型的参数提取方法包括：
对以第一模型的栅端为1端口、源漏端为2端口、衬底接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，所述Y参数之间具有如下关系：
其中，YM＝-Y12
Y11为1端口与地之间的导纳，Y12为1端口与2端口之间的导纳，Y22为2端口与地之间的导纳；
由式(2)可得：
real表示实部，imag表示虚部；
利用f(ω2)与ω2的线性关系，令f(ω2)＝ω2k+b，其中b为截距，k为斜率，则：源漏-衬底损耗电阻Rsubde＝1/b，源漏-衬底损耗电容Csubde＝(kb)1/2，再利用式(5)提取源漏-隔离层寄生电容Cdse；
同理，通过式(3)来提取Rsubg、Csubg和Cge；
所述第二模型的参数提取方法包括：
对以第二模型的栅端为1端口、漏端为2端口、源端接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，所述Y参数之间具有如式(1)的关系，
其中，
YL＝Y11+Y12＝jωCgs (6)
YR＝Y22+Y12＝jωCds (7)
YM＝-Y12＝jωCgd (8)
由式(6)提取参数Cgs，Cgs＝imag(YL)·ω-1；
由式(7)提取参数Cds，Cds＝imag(YR)·ω-1；
由式(8)提取参数Cgd，Cgd＝imag(YM)·ω-1；
同时，将所述S参数去嵌后转换为Z参数，所述Z参数之间具有如下关系：
其中，
ZL＝Z11-Z12＝Rg+jωLg (10)
ZR＝Z22-Z12＝Rd+jωLd (11)
ZM＝Z12＝Rs+jωLs (12)
Z11为1端口与地之间的阻抗，Z12为1端口与2端口之间的阻抗，Z22为2端口与地之间的阻抗；
由式(10)ZL的实部和虚部分别提取Rg和Lg；
由式(11)ZR的实部和虚部分别提取Rd和Ld；
由式(12)ZM的实部和虚部分别提取Rs和Ls。
10.根据权利要求9所述的方法，其特征在于：所述S参数采用OPEN+SHORT去嵌方法进行去嵌后转化为Y参数和Z参数进行模型参数提取。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510567569.0A CN105138790B (zh) | 2015-09-08 | 2015-09-08 | Soi-mosfet模型及其参数提取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510567569.0A CN105138790B (zh) | 2015-09-08 | 2015-09-08 | Soi-mosfet模型及其参数提取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105138790A CN105138790A (zh) | 2015-12-09 |
| CN105138790B true CN105138790B (zh) | 2018-06-29 |
Family
ID=54724137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510567569.0A Active CN105138790B (zh) | 2015-09-08 | 2015-09-08 | Soi-mosfet模型及其参数提取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105138790B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538819B (zh) * | 2018-04-09 | 2020-01-24 | 上海华虹宏力半导体制造有限公司 | 提取soi衬底寄生电容的方法 |
| CN110416104B (zh) * | 2019-07-25 | 2021-03-26 | 华东师范大学 | 一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法 |
| CN110717241B (zh) * | 2019-08-27 | 2021-07-16 | 西安电子科技大学 | 一种InP HEMT小信号等效电路模型及其参数提取方法 |
| CN111914505B (zh) * | 2020-06-15 | 2023-12-12 | 上海集成电路研发中心有限公司 | 一种mos器件的建模方法 |
| CN112434482A (zh) * | 2020-11-30 | 2021-03-02 | 中国科学院微电子研究所 | 用于构建cntfet小信号模型的电路结构及参数提取方法 |
| CN113723037B (zh) * | 2021-09-06 | 2024-06-28 | 上海集成电路研发中心有限公司 | 用于射频mos器件建模的测试系统和建模方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101458722A (zh) * | 2007-12-14 | 2009-06-17 | 上海华虹Nec电子有限公司 | 具有扩展性的rfcmos模型的参数计算方法 |
| CN102375896A (zh) * | 2010-08-12 | 2012-03-14 | 中国科学院微电子研究所 | 一种soinmos总剂量辐照建模方法 |
| WO2014012300A1 (zh) * | 2012-07-17 | 2014-01-23 | 中国科学院微电子研究所 | Soi mos器件的建模方法 |
-
2015
- 2015-09-08 CN CN201510567569.0A patent/CN105138790B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101458722A (zh) * | 2007-12-14 | 2009-06-17 | 上海华虹Nec电子有限公司 | 具有扩展性的rfcmos模型的参数计算方法 |
| CN102375896A (zh) * | 2010-08-12 | 2012-03-14 | 中国科学院微电子研究所 | 一种soinmos总剂量辐照建模方法 |
| WO2014012300A1 (zh) * | 2012-07-17 | 2014-01-23 | 中国科学院微电子研究所 | Soi mos器件的建模方法 |
Non-Patent Citations (2)
| Title |
|---|
| 一种改进的用于SiGe HBT的焊盘模型参数提取技术;王永利;《固体电子学研究与进展》;20071130;第27卷(第4期);493-496 * |
| 一种新的解析提取RF SOI MOS变容管衬底模型参数的方法;沈国荣;《中国集成电路》;20150630(第193期);59-64 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105138790A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105138790B (zh) | Soi-mosfet模型及其参数提取方法 | |
| CN106529102B (zh) | AlGaN/GaN HEMT小信号模型及其参数的提取方法 | |
| CN105825005B (zh) | GaN高电子迁移率晶体管非线性可伸缩模型的构建方法 | |
| CN108062442B (zh) | 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法 | |
| CN105022878A (zh) | 射频soi-mos变容管衬底模型及其参数提取方法 | |
| WO2023124137A1 (zh) | InP HEMT小信号等效电路模型、参数提取方法、设备和介质 | |
| CN101976293A (zh) | Mos晶体管射频宏模型建立方法 | |
| CN102117352A (zh) | 射频mos变容器的模拟方法 | |
| CN105226054B (zh) | 一种通用失配模型及其提取方法 | |
| CN107818187A (zh) | 一种多栅指AlGaN/GaN HETM小信号模型及其提参方法 | |
| CN112434482A (zh) | 用于构建cntfet小信号模型的电路结构及参数提取方法 | |
| CN108875105B (zh) | Soi晶体管四端口网络射频模型参数提取方法 | |
| Qi et al. | Parasitic parameters extraction of InP HBT only from S-parameters measured under cut-off and normal bias conditions | |
| CN104899344A (zh) | 射频电路仿真方法和系统 | |
| Wood et al. | An extrinsic component parameter extraction method for high power RF LDMOS transistors | |
| Dormieu et al. | 4-Port isolated MOS modeling and extraction for mmW applications | |
| Wang et al. | Reliable parameter extraction method applied to an enhanced GaN HEMT small-signal model | |
| Saijets | MOSFET RF characterization using bulk and SOI CMOS technologies | |
| Katayama et al. | Bias-voltage-dependent subcircuit model for millimeter-wave CMOS circuit | |
| Jiao et al. | A fast frequency-domain eigenvalue-based approach to full-wave modeling of large-scale three-dimensional on-chip interconnect structures | |
| Borisov et al. | Procedure for building a MOS transistor high frequency small-signal model | |
| CN112765922B (zh) | 采用soi衬底的射频晶体管的仿真模型 | |
| Parvais et al. | An accurate scalable compact model for the substrate resistance of RF MOSFETs | |
| Liu et al. | Four-Port Network Parameters Extraction Method for Partially Depleted SOI with Body-Contact Structure | |
| Wang et al. | An Improved Millimeter Wave MOSFET Model Based on BSIM4 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |