CN110416104B - 一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法 - Google Patents

一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法 Download PDF

Info

Publication number
CN110416104B
CN110416104B CN201910675037.7A CN201910675037A CN110416104B CN 110416104 B CN110416104 B CN 110416104B CN 201910675037 A CN201910675037 A CN 201910675037A CN 110416104 B CN110416104 B CN 110416104B
Authority
CN
China
Prior art keywords
source
contact hole
drain contact
gate
parasitic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910675037.7A
Other languages
English (en)
Other versions
CN110416104A (zh
Inventor
刘人华
王昌锋
田明
李相龙
孙亚宾
李小进
石艳玲
廖端泉
曹永峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
East China Normal University
Original Assignee
Shanghai Huali Microelectronics Corp
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp, East China Normal University filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910675037.7A priority Critical patent/CN110416104B/zh
Publication of CN110416104A publication Critical patent/CN110416104A/zh
Application granted granted Critical
Publication of CN110416104B publication Critical patent/CN110416104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，该方法可利用源漏接触孔位于浅沟槽隔离区域（简称为CT‑on‑STI）去嵌结构，去除有源区电容C f 和栅与源漏抬升区域寄生电容C p‑RSD 对栅围寄生互连电容栅与源漏接触孔的寄生电容C co 和栅与源漏接触孔上方第一层金属的寄生电容C pm 提取的影响，并在三维有限元仿真工具的辅助下通过源漏接触孔位于抬升源漏区域（简称为CT‑on‑RSD）结构准确地得到源漏抬升的FDSOI器件的栅围寄生互连电容C co 和C pm 的值，从而在版图寄生提取工具中准确地建立了栅围寄生互连电容的模型，避免了在栅围寄生电容提取的过程中发生互连电容C co 和C pm 电容重复提取的现象。

Description

一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法
技术领域
本发明属于集成电路领域，尤其涉及一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法。
背景技术
随着半导体工艺节点发展到深亚微米或纳米量级，器件的特征尺寸不断减小，传统平面体硅MOSFET器件的短沟道效应(Short Channel Effects，简称为SCEs)不断加剧，器件漏电流增大、阈值电压波动、亚阈值特性衰退等愈发明显。全耗尽绝缘层上硅(Fully-Depleted Silicon-on-Insulator，以下简称为FDSOI)器件由于其与衬底之间良好的隔绝、与CMOS工艺兼容性、寄生电容小等优点，近年来备受关注。当工艺节点发展到28纳米及以下时，超薄体和氧掩埋层FDSOI(Ultra-Thin Body and BOX FDSOI，以下简称为UTBB-FDSOI)器件以其优秀的栅控能力，逐渐成为SOI器件中的主流结构。但是由于UTBB-FDSOI器件超薄体的存在，使得器件源端和漏端寄生电阻增大，影响了器件的开态电流。为了减小器件源端和漏端的寄生电阻，通常会使用一种抬升源漏(Raised Source/Drian，以下简称为RSD)的器件结构。
由于RSD区域的引入，FDSOI器件的栅围寄生电容变得更为复杂，如图1所示，Cpm指的是金属栅至与源漏接触孔连接的第一层互连金属线(Metal 1，以下简称为M1)电容，Cco指的是金属栅与源漏接触孔之间的寄生电容，Cf指的是金属栅至源漏边缘电容，Cp-RSD指的是金属栅与RSD区域的寄生电容。现有的提取栅围寄生电容的方法为：通过SPICE建模的方法提取有源区电容Cf、Cp-RSD等，通过版图寄生提取(Layout Parasitic Extraction，以下简称为LPE)工具获得互连电容Cpm和Cco。但是在测试时，由于有源区电容Cf和Cp-RSD和互连电容Cco和Cpm等无法准确分离，会导致SPICE模型和LPE工具对互连电容Cco和Cpm重复提取，从而使电路仿真的准确性受到影响。
发明内容
本发明的目的是提出一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法即一种基于三维场仿真器(3D Field-Solvers)准确提取栅围寄生互连电容的方法。
实现本发明目的的具体技术方案是：
一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，该方法包括以下具体步骤：
步骤1：设计和制造源漏接触孔位于浅沟槽隔离区域的去嵌版图结构和源漏接触孔位于抬升源漏区域的寄生抽取版图结构，测试获得去嵌版图结构的电容值，通过透射电子显微镜切片获取去嵌版图结构和寄生抽取版图结构的栅围区域的工艺波动值，并建立能够描述栅围区域工艺信息和后道互连线工艺信息的基本工艺参数文件；
步骤2：将步骤1所述的去嵌版图结构的测试电容值、去嵌版图结构和寄生抽取版图结构的栅围区域的工艺波动值进行统计性分析，获取测试电容值和工艺波动值的统计分析值；
步骤3：在三维有限元仿真工具中搭建去嵌仿真结构，将步骤2所述的去嵌版图结构栅围区域的工艺波动值引入到去嵌仿真结构中，通过三维有限元仿真工具仿真获得去嵌仿真结构的电容总值；
步骤4：将步骤3所述的去嵌仿真结构的仿真电容总值和步骤2所述的去嵌版图结构的测试电容值进行比较，并通过调整所述的在去嵌仿真结构中的引入的去嵌版图结构的栅围区域的工艺波动值，将所述的仿真电容总值和所述的测试电容值之间的误差保持在5％以内；
步骤5：在三维有限元仿真工具中搭建寄生抽取仿真结构，将所述的步骤4中调整后的去嵌版图结构的栅围区域的工艺波动值进行转化并引入寄生抽取仿真结构中，通过有限元仿真工具获得寄生抽取仿真结构的栅围寄生互连电容Cco和Cpm的仿真值，其中，Cco指的是金属栅与源漏接触孔之间的寄生电容，Cpm指的是金属栅和与源漏接触孔连接的第一层互连金属线之间的寄生电容；
步骤6：将步骤5所述的寄生抽取仿真结构的栅围寄生互连电容Cco和Cpm的仿真值作为后续版图提取工具抽取的栅围寄生互连电容的目标值，将器件栅围区域工艺波动信息写入步骤1所述的基本工艺参数文件中，并在该工艺参数文件中引入能够修正栅围寄生电容模型的因子；
步骤7：基于步骤6所述的修改后的工艺参数文件，利用版图寄生抽取工具，抽取步骤1所述寄生抽取版图结构的栅围寄生互连电容Cco和Cpm的值，通过调整步骤6所述的工艺参数文件中能够修正栅围寄生电容模型的因子，将有限元仿真工具获得寄生抽取仿真结构的仿真Cco和Cpm互连电容值和通过版图寄生工具抽取的寄生抽取版图结构的栅围寄生互连电容Cco和Cpm的值之间的误差保持在5％范围内。
所述的去嵌版图结构为器件源漏接触孔直接位于浅沟槽隔离区域上方，且浅沟槽隔离区域与绝缘层上硅区域顶部平齐。
所述的寄生抽取版图结构为器件源漏接触孔位于抬升源漏区域上方。
所述通过透射电子显微镜切片获得的去嵌版图结构的工艺波动值包括金属栅区域的宽度、金属栅区域的厚度、侧墙的厚度、源漏接触孔与金属栅区域的间距、源漏接触孔的宽度wCT1-mid、源漏接触孔的倾角θCT1、浅沟槽隔离区域上方源漏接触孔的高度tCT1和源漏接触孔在浅沟槽隔离区域中的高度tCT1-STI，所述的金属栅区域的厚度不包括栅介质层的厚度，所述的源漏接触孔与金属栅区域的间距指的是源漏接触孔的半高处与金属栅区域的间距，所述的源漏接触孔的宽度指的是源漏接触孔的半高处源漏接触孔的宽度，所述的源漏接触孔在浅沟槽隔离区域中的高度指的是源漏接触孔沉积到浅沟槽隔离区域中的高度；通过获得的源漏接触孔的宽度wCT1-mid、源漏接触孔的倾角θCT1、源漏接触孔的高度tCT1和源漏接触孔在浅沟槽隔离区域中的高度tCT1-STI能够计算出浅沟槽隔离区域上方源漏接触孔上表面的宽度wCT1-top和浅沟槽隔离区域上方源漏接触孔下表面的宽度wCT1-bot1和浅沟槽隔离区域内部的源漏接触孔下表面的宽度wCT1-bot2，计算公式如下：
Figure BDA0002142997740000031
Figure BDA0002142997740000032
Figure BDA0002142997740000033
步骤5所述：将所述的步骤4中调整后的去嵌版图结构的栅围区域的工艺波动值进行转化并引入寄生抽取仿真结构中，其转化并引入寄生抽取仿真结构中的工艺波动值包括金属栅区域的宽度、金属栅区域的厚度、侧墙的厚度、源漏接触孔与金属栅区域的间距、源漏接触孔的宽度wCT2-mid、源漏接触孔的倾角θCT2和抬升源漏区域上方源漏接触孔的高度tCT2；所述的金属栅区域的宽度、金属栅区域的厚度、侧墙的厚度和源漏接触孔与金属栅区域的间距与所述的通过透射电子显微镜切片获得的去嵌版图结构的栅围区域工艺波动中所述的金属栅区域的宽度、金属栅区域的厚度、侧墙的厚度和源漏接触孔与金属栅区域的间距相等，所述的源漏接触孔的宽度wCT2-mid和抬升源漏区域上源漏接触孔的高度tCT2能够通过透射电子显微镜切片获得，所述的源漏接触孔的倾角θCT2与所述的去嵌版图结构中的源漏接触孔的倾角θCT1相等；通过获得的寄生抽取结构中的源漏接触孔的宽度wCT2-mid、源漏接触孔的倾角θCT2和抬升源漏区域上源漏接触孔的高度tCT2能够计算出抬升区域上源漏接触孔的上表面的宽度wCT2-top和抬升源漏区域上源漏接触孔的下表面的宽度wCT2-bot，计算公式如下：
θCT2＝θCT1
Figure BDA0002142997740000041
Figure BDA0002142997740000042
本发明的一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，可通过版图去嵌结构去除有源区电容对栅围互连寄生电容Cco和Cpm提取的影响，并且在三维有限元仿真工具的辅助下，能够准确地从源漏抬升的FDSOI器件的栅围寄生电容中分离出互连寄生电容Cco和Cpm的值，避免出现栅围寄生电容的提取过程中由于Cco和Cpm电容重复提取导致电路仿真失准的现象。
附图说明
图1为源漏抬升的FDSOI器件的结构和栅围寄生电容示意图；
图2为CT-on-STI去嵌结构和栅围寄生互连电容分布示意图；
图3为CT-on-STI去嵌版图结构示意图；
图4为CT-on-STI去嵌结构栅围波动示意图；
图5为CT-on-STI去嵌结构源漏接触孔信息的示意图；
图6为CT-on-RSD结构和栅围寄生互连电容分布示意图；
图7为CT-on-RSD寄生抽取版图结构示意图；
图8为CT-on-RSD结构栅围波动示意图；
图9为CT-on-RSD结构源漏接触孔信息的示意图；
图10为本发明源漏抬升的FDSOI器件的栅围寄生电容提取方法的流程图。
具体实施方式
以下结合附图及实施例对本发明进行详细描述。
本发明提出的源漏抬升的FDSOI器件的栅围寄生互连电容提取方法，基于三维场仿真器，能够准确地从栅围寄生电容中分离出互连电容Cco和Cpm的值。本发明的具体提取方法如下步骤：
步骤一：版图结构设计、测试及工艺波动值获得。其详细步骤如下：
步骤1a：设计CT-on-STI去嵌版图结构和CT-on-RSD寄生抽取版图结构，如图3和图7所示，图中，1-栅极接触孔，2-第一层互连金属线，3-金属栅极，4-源端或漏端接触孔，5-有源区。通过图2和图6可知，两种结构的主要区别在于是否有RSD区域和沟道区域的存在。
步骤1b：测试CT-on-STI去嵌结构的电容值。由图2可知，CT-on-STI去嵌结构中主要包含栅围寄生电容为浅沟槽隔离上的源漏接触孔与金属栅之间的寄生电容Cco-STI和与源漏接触孔连接的第一层互连金属线(Metal 1，以下简称为M1)与金属栅之间的寄生电容Cpm-STI。通过电容-电压测试法可得CT-on-STI去嵌结构的测试电容值Cmea：
Cmea＝Cco-STI+Cpm-STI
而对于CT-on-RSD结构，由于沟道、源漏抬升区域等有源区的存在，外加电压偏置会导致沟道的状态发生变化，因此无法直接通过电容-电压测试法来获得所需的栅围寄生电容的值。
步骤1c：获取CT-on-STI去嵌结构中栅围区域的工艺波动值。栅围区域的工艺波动值可通过透射电子显微镜(TEM)切片获得。如图4所示，考虑到的栅围结构的波动主要有金属栅区域的宽度4a、金属栅区域的厚度4b、侧墙的厚度4c、源漏接触孔与金属栅之间的距离4d、源漏接触孔的宽度4e、源漏接触孔的倾角4f和源漏接触孔在浅沟槽隔离区域中的高度4g等。此处对于栅围结构工艺波动性需进行额外说明，金属栅区域的厚度4b不包括栅介质层的厚度；源漏接触孔与金属栅区域之间的距离4d指的是源漏接触孔的半高处与金属栅区域的间距；源漏接触孔的宽度4e指的是源漏接触孔的半高处源漏接触孔的宽度；由于在实际工艺制程中源漏接触孔会打到STI区域中，在实际测试和仿真过程中，位于STI区域中的源漏接触孔同样会对电容Cco-STI有影响，因此本发明考虑了源漏接触孔在浅沟槽隔离区域中的高度4g。如图5所示，通过TEM切片可获得源漏接触孔的宽度4e(即图5中wCT1-mid)、源漏接触孔在浅沟槽隔离区域中的高度4g(即图5中tCT1-STI)及源漏接触孔的倾角4f(即图5中θCT1)和STI区域上源漏接触孔的高度(即图5中tCT1)，结合以下公式能够获得STI区域上源漏接触孔上下表面的宽度(即图5中的wCT1-top、wCT1-bot1)和STI区域内的源漏接触孔下表面的宽度(即图5中的wCT1-bot2)：
Figure BDA0002142997740000051
Figure BDA0002142997740000052
Figure BDA0002142997740000053
通过上述公式计算得到的wCT1-top、wCT1-bot1、wCT1-bot2及通过切片获得的θCT1、wCT1-mid、tCT1-STI和tCT1等波动值，可以完整地描述STI区域上的源漏接触孔的工艺尺寸信息及波动信息。
步骤二：三维场仿真器校准。其详细步骤如下：
步骤2a：在有限元仿真工具中搭建CT-on-STI去嵌结构，如图2所示。
步骤2b：在步骤2a中搭建的仿真结构中引入步骤1c中获得的栅围结构尺寸信息和波动信息，通过有限元仿真工具获得电容值CSTI-sim：
CSTI-sim＝Cco-STI-sim+Cpm-STI-sim
步骤2c：将仿真得到的电容值CSTI-sim与Cmea进行比对，若误差在5％内，进行下一步骤；若误差不在该范围内，则在步骤2b中引入的栅围结构波动信息的基础上进行微调，并重复步骤2c。
步骤三：三维场仿真器辅助仿真。其详细步骤如下：
步骤3a：在有限元仿真工具中搭建CT-on-RSD结构，如图6所示。
步骤3b：在步骤3a搭建的结构中引入的栅围结构波动信息。此处引入的波动信息为经过步骤2c微调后的波动信息，如图8所示，CT-on-RSD结构考虑的栅围结构波动有金属栅区域的宽度8a、金属栅区域的厚度8b、侧墙的厚度8c、源漏接触孔与金属栅之间的距离8d、源漏接触孔的宽度8e和源漏接触孔的倾角8f。此处对于栅围结构工艺波动性需进行额外说明，金属栅区域的厚度8b不包括栅介质层的厚度；源漏接触孔与金属栅区域之间的距离8d指的是源漏接触孔的半高处与金属栅区域的间距；源漏接触孔的宽度8e指的是源漏接触孔的半高处源漏接触孔的宽度；源漏接触孔的倾角8f与步骤2c微调后的源漏接触孔的倾角θCT1相等。如图9所示，通过TEM切片可获得源漏接触孔的宽度8e(即图9中wCT2-mid)和RSD区域上源漏接触孔的高度(即图9中tCT2)，结合以下公式能够获得RSD区域上源漏接触孔的倾角和上下表面的宽度(即图9中的θCT2、wCT2-top、wCT2-bot)：
θCT2＝θCT1
Figure BDA0002142997740000061
Figure BDA0002142997740000062
通过上述公式得到的wCT2-top、wCT2-bot、θCT2及通过切片获得的wCT2-mid和tCT2等波动值，可以完整地描述RSD区域上的源漏接触孔的工艺尺寸信息和波动信息。
步骤3c：仿真得到RSD结构上的栅围寄生电容值CRSD-sim：
CRSD-sim＝Cco-RSD+Cpm-RSD
其中，Cco-RSD为源漏抬升区域上的源漏接触孔与金属栅之间的寄生电容，Cpm-RSD为源漏抬升区域上与源漏接触孔连接的第一层互连金属线与金属栅之间的寄生电容。在获得CRSD-sim后，将该值作为后续栅围寄生互连电容提取的目标值。
步骤四：版图提取工具提取栅围寄生互连电容。使用版图提取工具，通过工艺信息文件提取CT-on-RSD版图结构(附图7)中的栅围寄生电容值CRSD-ext，在提取过程中引入栅围寄生电容模型修正因子ΔCf，则此时版图提取工具的提取值Cext为：
Cext＝CRSD-ext+ΔCf
将Cext与目标值CRSD-sim进行比对，若误差在5％内，则通过该工艺信息文件建立栅围寄生电容模型；若误差不在该范围内，则调整修正因子ΔCf的值，重复步骤四。
本发明提出的源漏抬升的FDSOI器件的栅围寄生电容提取方法的简要流程图如图10所示。

Claims (5)

1.一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，其特征在于，该方法包括以下具体步骤：
步骤1：设计和制造源漏接触孔位于浅沟槽隔离区域的去嵌版图结构和源漏接触孔位于抬升源漏区域的寄生抽取版图结构，测试获得去嵌版图结构的电容值，通过透射电子显微镜切片获取去嵌版图结构和寄生抽取版图结构的栅围区域的工艺波动值，并建立能够描述栅围区域工艺信息和后道互连线工艺信息的工艺参数文件；
步骤2：将步骤1所述的去嵌版图结构的测试电容值、去嵌版图结构和寄生抽取版图结构的栅围区域的工艺波动值进行统计性分析，获取测试电容值和工艺波动值的统计分析值；
步骤3：在三维有限元仿真工具中搭建去嵌仿真结构，将步骤2所述的去嵌版图结构栅围区域的工艺波动值引入到去嵌仿真结构中，通过三维有限元仿真工具仿真获得去嵌仿真结构的电容总值；
步骤4：将步骤3所述的去嵌仿真结构的仿真电容总值和步骤2所述的去嵌版图结构的测试电容值进行比较，并通过调整所述的在去嵌仿真结构中的引入的去嵌版图结构的栅围区域的工艺波动值，将所述的仿真电容总值和所述的测试电容值之间的误差保持在5％以内；
步骤5：在三维有限元仿真工具中搭建寄生抽取仿真结构，将所述的步骤4中调整后的去嵌版图结构的栅围区域的工艺波动值进行转化并引入寄生抽取仿真结构中，通过有限元仿真工具获得寄生抽取仿真结构的栅围寄生互连电容Cco和Cpm的仿真值，其中，Cco指的是金属栅与源漏接触孔之间的寄生电容，Cpm指的是金属栅和与源漏接触孔连接的第一层互连金属线之间的寄生电容；
步骤6：将步骤5所述的寄生抽取仿真结构的栅围寄生互连电容Cco和Cpm的仿真值作为后续版图提取工具抽取的栅围寄生互连电容的目标值，将器件栅围区域工艺波动信息写入步骤1所述的工艺参数文件中，并在该工艺参数文件中引入能够修正栅围寄生电容模型的因子；
步骤7：基于步骤6修改后的工艺参数文件，利用版图寄生抽取工具，抽取步骤1所述寄生抽取版图结构的栅围寄生互连电容Cco和Cpm的值，通过调整步骤6所述的工艺参数文件中能够修正栅围寄生电容模型的因子，将有限元仿真工具获得寄生抽取仿真结构的仿真Cco和Cpm互连电容值和通过版图寄生工具抽取的寄生抽取版图结构的栅围寄生互连电容Cco和Cpm的值之间的误差保持在5％范围内。
2.如权利要求1所述的一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，其特征在于，所述的去嵌版图结构为器件源漏接触孔直接位于浅沟槽隔离区域上方，且浅沟槽隔离区域与绝缘层上硅区域顶部平齐。
3.如权利要求1所述的一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，其特征在于，所述的寄生抽取版图结构为器件源漏接触孔位于抬升源漏区域上方。
4.如权利要求1所述的一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，其特征在于，所述通过透射电子显微镜切片获得的去嵌版图结构的工艺波动值包括金属栅区域的宽度、金属栅区域的厚度、侧墙的厚度、源漏接触孔与金属栅区域的间距、源漏接触孔的宽度wCT1-mid、源漏接触孔的倾角θCT1、浅沟槽隔离区域上方源漏接触孔的高度tCT1和源漏接触孔在浅沟槽隔离区域中的高度tCT1-STI，所述的金属栅区域的厚度不包括栅介质层的厚度，所述的源漏接触孔与金属栅区域的间距指的是源漏接触孔的半高处与金属栅区域的间距，所述的源漏接触孔的宽度指的是源漏接触孔的半高处源漏接触孔的宽度，所述的源漏接触孔在浅沟槽隔离区域中的高度指的是源漏接触孔沉积到浅沟槽隔离区域中的高度；通过获得的源漏接触孔的宽度wCT1-mid、源漏接触孔的倾角θCT1、源漏接触孔的高度tCT1和源漏接触孔在浅沟槽隔离区域中的高度tCT1-STI能够计算出浅沟槽隔离区域上方源漏接触孔上表面的宽度wCT1-top和浅沟槽隔离区域上方源漏接触孔下表面的宽度wCT1-bot1和浅沟槽隔离区域内部的源漏接触孔下表面的宽度wCT1-bot2，计算公式如下：
Figure FDA0002893370710000021
Figure FDA0002893370710000022
Figure FDA0002893370710000023
5.如权利要求1所述的一种源漏抬升FDSOI器件的栅围寄生互连电容提取方法，其特征在于，步骤5所述：将所述的步骤4中调整后的去嵌版图结构的栅围区域的工艺波动值进行转化并引入寄生抽取仿真结构中，其转化并引入寄生抽取仿真结构中的工艺波动值包括金属栅区域的宽度、金属栅区域的厚度、侧墙的厚度、源漏接触孔与金属栅区域的间距、源漏接触孔的宽度wCT2-mid、源漏接触孔的倾角θCT2和抬升源漏区域上方源漏接触孔的高度tCT2；所述的金属栅区域的宽度、金属栅区域的厚度、侧墙的厚度和源漏接触孔与金属栅区域的间距与所述的通过透射电子显微镜切片获得的去嵌版图结构的栅围区域工艺波动中所述的金属栅区域的宽度、金属栅区域的厚度、侧墙的厚度和源漏接触孔与金属栅区域的间距相等，所述的源漏接触孔的宽度wCT2-mid和抬升源漏区域上源漏接触孔的高度tCT2能够通过透射电子显微镜切片获得，所述的源漏接触孔的倾角θCT2与所述的去嵌版图结构中的源漏接触孔的倾角θCT1相等；通过获得的寄生抽取结构中的源漏接触孔的宽度wCT2-mid、源漏接触孔的倾角θCT2和抬升源漏区域上源漏接触孔的高度tCT2能够计算出抬升区域上源漏接触孔的上表面的宽度wCT2-top和抬升源漏区域上源漏接触孔的下表面的宽度wCT2-bot，计算公式如下：
θCT2＝θCT1
Figure FDA0002893370710000031
Figure FDA0002893370710000032
CN201910675037.7A 2019-07-25 2019-07-25 一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法 Active CN110416104B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910675037.7A CN110416104B (zh) 2019-07-25 2019-07-25 一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910675037.7A CN110416104B (zh) 2019-07-25 2019-07-25 一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法

Publications (2)

Publication Number Publication Date
CN110416104A CN110416104A (zh) 2019-11-05
CN110416104B true CN110416104B (zh) 2021-03-26

Family

ID=68362992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910675037.7A Active CN110416104B (zh) 2019-07-25 2019-07-25 一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法

Country Status (1)

Country Link
CN (1) CN110416104B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111159933B (zh) * 2019-12-11 2023-06-23 华东师范大学 一种源漏外延场效应晶体管栅围电容的建模方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184879A (zh) * 2011-05-03 2011-09-14 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN103165652B (zh) * 2011-12-12 2015-12-02 上海华虹宏力半导体制造有限公司 Mos器件及其制造方法
CN105138790A (zh) * 2015-09-08 2015-12-09 中国科学院上海高等研究院 Soi-mosfet模型及其参数提取方法
CN105161487A (zh) * 2015-08-20 2015-12-16 上海华力微电子有限公司 一种互连寄生电阻电容校准结构
US9514917B1 (en) * 2013-08-29 2016-12-06 The Boeing Company Controlled-energy electrical arc systems, methods, and apparatuses

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184879A (zh) * 2011-05-03 2011-09-14 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN103165652B (zh) * 2011-12-12 2015-12-02 上海华虹宏力半导体制造有限公司 Mos器件及其制造方法
US9514917B1 (en) * 2013-08-29 2016-12-06 The Boeing Company Controlled-energy electrical arc systems, methods, and apparatuses
CN105161487A (zh) * 2015-08-20 2015-12-16 上海华力微电子有限公司 一种互连寄生电阻电容校准结构
CN105138790A (zh) * 2015-09-08 2015-12-09 中国科学院上海高等研究院 Soi-mosfet模型及其参数提取方法

Also Published As

Publication number Publication date
CN110416104A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
Lederer et al. Dependence of FinFET RF performance on fin width
TWI431773B (zh) 非對稱場效電晶體及其製造方法
CN110416104B (zh) 一种源漏抬升fdsoi器件的栅围寄生互连电容提取方法
US7071044B1 (en) Method of making a test structure for gate-body current and direct extraction of physical gate length using conventional CMOS
JP2007123442A (ja) 半導体回路装置、その製造方法及びそのシミュレーション方法
CN104657522B (zh) 一种对场效应晶体管进行建模的方法及电路仿真方法
US7132683B1 (en) Dual purpose test structure for gate-body current measurement in PD/SOI and for direct extraction of physical gate length in scaled CMOS technologies
CN107622959B (zh) 一种tcad仿真中mos电容cv特性曲线的校准方法
CN111159933B (zh) 一种源漏外延场效应晶体管栅围电容的建模方法
CN102437089B (zh) 一种铜后道互连工艺
CN116681024A (zh) 寄生电容的仿真方法
JPH0389555A (ja) 半導体装置及びその製法
KR100745925B1 (ko) 반도체 소자의 형성 방법
TWI673619B (zh) 利用具有模擬電路的系統產生動態空乏電晶體的模型
KR100623591B1 (ko) 메모리소자 및 그의 제조 방법
JP5056046B2 (ja) 半導体装置
CN112765922B (zh) 采用soi衬底的射频晶体管的仿真模型
Grochowska et al. The Impact of Well-Edge Proximity Effect on PMOS Threshold Voltage in Various Submicron CMOS Technologies
CN114114825B (zh) 一种掩模版优化方法及晶体管栅极制作工艺方法
WO2021185062A1 (zh) 半导体结构及形成方法
KR100374113B1 (ko) 평탄화된 모스 전계효과 트랜지스터
KR100958623B1 (ko) 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
KR101060718B1 (ko) 반도체 소자 형성 방법
KR101128904B1 (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant