KR100374113B1 - 평탄화된 모스 전계효과 트랜지스터 - Google Patents

Abstract

본 발명은 실리콘 기판 위에 제작되는 모스 전계효과 트랜지스터에 관한 것으로서, 기존의 소자에 비하여 극대로 평탄화된 모스 전계효과 트랜지스터 형태이다. 종래의 소자에서 소스/드레인 접합과 게이트는 다결정 실리콘 두께의 높이 차이가 있다. 이를 해결하기 위하여 소스/드레인 접합 위에 다결정 실리콘을 도포하여 소자에 이용한다. 이 다결정 실리콘은 실리콘 기판의 접합과 금속선을 연결하는 역할을 한다. 게이트, 소스/드레인 연결용 다결정 실리콘은 동시에 도포되고, 같은 평면 위에 형성시켜 트랜지스터의 평탄화를 극대화 시켰다. 평탄화된 모스 전계효과 트랜지스터 형성을 위하여 격리 산화막과 금속 배선용 산화막을 한 층으로 형성시키고, 소자의 제작을 간결하게 하는 구조이다. 모스 전계효과 트랜지스터가 딥 서브미크론으로 축소되면 게이트, 소스/드레인 기생저항은 증가된다. 그리고 제안된 소자는 게이트, 소스/드레인 다결정 실리콘 위에 자기 정렬된 금속배선을 형성시켜 소자의 기생 저항을 최소로 하는 모스 전계효과 트랜지스터이다.

Description

평탄화된 모스 전계효과 트랜지스터{Planarized MOSFET}

본 발명은 실리콘 기판 위에 제작되는 모스 전계효과 트랜지스터(이하, 'MOSFET' 라 칭함)에 관한 것으로서, 종래의 소자에 비하여 극대로 평탄화된 MOSFET이며, 0.25㎛ 이하의 딥 서브미크론(deep Submicron) MOSFET 제작에 이용될 수 있는 MOSFET에 관한 것이다.

일반적으로, 메모리, 논리회로, 중앙처리 장치 등에 이용되는 실리콘 소자의 대표적인 것은 모스 전계효과 트랜지스터이다. 모스 전계효과 트랜지스터의 크기가 감소되면 단위 면적당 집적도가 증가되고, 소자의 전류 구동능력이 증가되어 동작 속도도 증가하게 된다. 그러나 소자의 축소(scale down)가 진행되면, 소자의 기생저항, 기생 캐패시터가 증가된다.

도 1은 종래 기술에 따른 MOSFET 구조를 나타내는 단면도로서, 도면부호 '11'은 실리콘 기판, '12'는 격리산화막, '13'은 금속 절연막, '14'는 금속선, '15'는 고농도 소스/드레인 접합, '16'은 저농도 소스/드레인 접합, '17'은 측벽(spacer) 산화막, '18'은 게이트 절연막, '19'는 게이트 다결정 실리콘을 각각 나타낸다.

도면에 도시된 바와 같이, 종래의 소자는 소자의 활성영역과 격리지역을 분리하기 위하여 실리콘 기판(11)을 식각하고, 격리산화막(12)을 형성한다. 이때 실리콘 기판에는 식각 표면에 의해서 손상된 부분이 형성되어 누설전류의 요인이 된다. 또한 소스/드레인 접합과 게이트 다결정 실리콘의 단차 차이로 인하여 제작상집적도의 향상에 문제가 있다.

그리고 금속선(14)과 고농도 소스/드레인 접합(15) 또는 게이트 전극(19)과 분리하기 위하여 금속 절연막(13)이 필요하다. 고농도 소스/드레인 접합(15)과 금속선(14)을 전기적으로 연결하기 위해서 금속 절연막(13)에 접촉 구멍을 형성하고 금속선으로 연결한다. 소스/드레인 접합 위에 접촉 구멍을 형성하는 구조로 인하여, 접합 면적이 증가된다. 이는 소자의 크기의 축소에 영향을 미치며, 접합 위에 직접 금속배선을 형성시켜서 소자의 누설전류를 증가시킨다. 접합 면적이 증가되면 기생 캐패시터의 증가로 고속 동작을 방해하고, 전력 소모를 증가 시킨다.

소자의 구조에서 게이트 다결정 실리콘(19) 형성 후에 소스/드레인 접합을 형성하고, 다시 마스크 정렬에 의해서 접촉구멍을 형성하므로 정렬오차에 의해서 소스와 드레인 간의 전류 특성이 대칭적으로 이루어지지 않는다. 게이트 전극(19)과 고농도 소스/드레인 접합의 면 저항이 20 - 200 Ω/sq.이므로 소자의 기생저항이 크다는 단점이 있다.

따라서, 본 발명은 상기와 같은 문제점들을 해결하기 위해 평탄화된 구조의 MOSFET를 제공하는데 그 목적이 있다.

이를 위해 실리콘 기판을 식각하거나, 또는 격리 산화막 성장에 의한 기판의 손상 요인을 제거하여, 소자의 격리공정으로 인하여 누설전류의 요인을 제거하는 소자구조가 필요하다.

먼저 소스/드레인 접합 위에 게이트 다결정 실리콘과 같은 층의 다결정 실리콘을 두어, 소스/드레인 접합 면적을 감소시켜야 한다. 접합 면적의 감소는 기생 캐패시터를 감소시켜 동작특성을 향상시키며, 소자가 차지하는 면적이 감소되어 집적도를 증가 시킨다.

또한, 다결정 실리콘을 금속선과 접합 사이에 두어 금속선이 직접 접합 면에 닿지 않게 하여 접촉구멍의 형성에 의한 누설전류의 근원을 제거한다.

게이트 다결정 실리콘, 소스/드레인 접합 위의 다결정 실리콘을 동시에 형성시켜 소스/드레인 전류의 대칭성을 향상시킨다.

게이트 전극, 소스/드레인 전극 위에 자기정렬된 금속배선을 두어 소자의 기생저항을 감소시키고, 전력소모의 근원이 되는 내부 저항성분을 감소시키는 전계 효과 트랜지스터를 구현한다.

상기의 목적을 달성하기 위한 본 발명의 모스 전계효과 트랜지스터는, 실리콘 기판 위에 격리 산화막과 금속 절연막을 동시에 형성하여 기판의 손실을 억제 하였다. 또한 소스/드레인 접합에 금속선 접촉 구멍의 형성을 막기 위하여 접합과 금속선 사이에 다결정 실리콘을 두어, 접합 면에 금속선이 접촉하여 생기는 누설전류의 근원을 제거하고, 공정상의 정렬오차를 제거하여 집적도를 향상시키는 구조이다. 소자의 기생저항를 감소시키기 위하여 금속선을 다결정 실리콘에 자기정렬 시켜서 다결정 실리콘의 저항보다 수십에서 수백배 낮은 저항을 갖는 모스 전계효과 트랜지스터이다.

도 1은 종래의 모스 전계효과 트랜지스터(MOSFET) 단면도,

도 2는 본 발명의 평탄화된 모스 전계효과 트랜지스터(MOSFET)의 단면도.

* 도면의 주요 부분에 대한 부호의 설명

11 : 실리콘 기판 12 : 격리산화막

13 : 금속 절연막 14 : 금속선

15 : 고농도 소스/드레인 접합 16 : 저농도 소스/드레인 접합

17 : 측벽(spacer) 산화막 18 : 게이트 절연막

19 : 게이트 다결정 실리콘 21 : 절연막

22 : 소스/드레인 금속선 23 : 고농도 소스/드레인 접합

24 : 소스/드레인 연결 다결정 실리콘

25 : 절연막 26 : 저농도 소스/드레인 접합

27 : 게이트 절연막 28 : 게이트 금속선

29 : 게이트 다결정 실리콘

이하, 첨부된 도 2을 참조로 하여 본 발명의 예를 상세히 설명한다.

도 2는 본 발명에 따른 모스 전계효과 트랜지스트의 단면도로서, 도면 부호 '21' 절연막, '22'는 소스/드레인 금속선, '23'은 고농도(10¹⁹∼10²¹cm^-3) 소스/드레인 접합, '24'는 소스/드레인 연결 다결정 실리콘, '25'는 절연막(또는 게이트 산화막) '26'은 저농도(10¹⁷∼10¹⁹cm^-3) 소스/드레인 접합, '27'은 게이트 절연막, '28'은 게이트 금속선, '29'는 게이트 다결정 실리콘이다.

도 2에서 도시된 바와 같이, 실리콘 기판(11)은 공정이 끝난 상태에서 종래의 소자에서 나타나는 격리지역 형성으로 인한 기판의 손실이 없어서 실리콘 기판이 평탄화된 구조이다.

활성영역 상부에 형성된 게이트 다결정 실리콘(29), 소스/드레인 연결 다결정 실리콘(24)이 같은 높이로 구성되어, 소자의 구조에서 접합 부분과 게이트 다결정 실리콘의 높이 차이는 도 1에 도시된 종래의 소자처럼 발생되지 않는다. 고농도 소스/드레인 접합(23)과 금속선(28)은 직접 연결되지 않고, 소스/드레인 연결 다결정 실리콘(24)이 중간 연결 역할을 한다. 소스/드레인 연결 다결정 실리콘(24)에 주입된 불순물에 의해서 고농도 소스/드레인 접합(23)이 형성되어, 고농도 소스/드레인 접합(23)과 자기정렬 된다. 금속선(28)과 소스/드레인 연결 다결정 실리콘(24)은, 절연막(21)에 금속선(22)이 매몰될 정도의 깊이로 절연막을 선택적으로 식각하고, 다시 다결정 실리콘을 선택 식각하여 금속선이 매몰될 수 있도록한다. 이 다결정 실리콘 식각시 게이트 다결정 실리콘(29)이 식각되어 게이트 금속선(29)이 매몰될 공간이 생긴다. 금속선을 도포하고 화학적 기계적 연마 공정에 의해서 매몰된 금속만 남기게 되면 도 2의 소자 구조가 된다.

도 2에서 소스/드레인 연결 다결정 실리콘(24), 게이트 다결정 실리콘(29) 위에는 금속이 존재하여, 소스/드레인 및 게이트 저항이 금속선 수준의 저저항 소자 구조이다.

이상과 같은 본 발명은, 기존의 소자에 비하여 극대로 평탄화된 MOSFET 형태이며, 0.25㎛이하의 딥 서브미크론 MOSFET 제작에 이용될 수 있다.

평탄화된 구조의 모스 전계효과 트랜지스터 제작을 위하여 격리 산화막과 금속 배선용 분리 산화막을 한 층으로 형성시키고, 소자의 제작을 간결하게 하는 구조이다. 평탄화된 단면을 가지는 소자는 제작과정에서 감광막 패턴 형성이 용이하며, 한 층의 산화막을 이용하여 격리 산화막과 금속 절연막으로 사용하므로 공정이 간결하다. 딥 서브미크론 소자 공정에 적용하는 얕은 도랑 격리(shallow trench isolation)의 경우 실리콘 기판을 식각하여 형성하게 되므로 소자의 누설전류를 증가시키게 된다. 그러나 개발된 소자의 경우에 실리콘 기판은 평면을 유지하여, 종래의 격리 산화막 형성에서 발생되는 요철과, 식각으로 인한 손상된 부분이 형성되지 않으므로 누설전류의 발생 원인을 원천적으로 제거할 수 있다.

실리콘 기판 위의 고농도 소스/드레인 접합 부분에 불순물이 함유된 다결정실리콘을 남긴다. 이 접합 위의 다결정 실리콘은 기판의 소스/드레인 접합과 금속선을 연결하는 역할을 한다. 다결정 실리콘에 주입된 불순물을 열 확산시켜 고농도 소스/드레인 접합을 형성시키므로 얕은 접합을 형성시킬 수 있다. 접합 위에 금속의 접촉이 형성되지 않으므로 접합의 누설 전류가 감소된다. 또한 종래의 소자는 접합 위에 접촉 구멍을 형성시키기 위하여 공정상의 정렬오차를 고려하여 접합 면적을 크게 만들어야 하지만, 본 발명에 의한 소자는 소스/드레인 다결정 실리콘에 정렬되어 접합이 형성되고, 금속선도 다결정 실리콘에 정렬되므로 정렬오차를 줄이면서 소자를 제작할 수 있다. 따라서 소자의 집적도를 증가시키는 효과가 있다.

접합 위에 다결정 실리콘을 게이트 형성용과 동시에 형성시키므로, 제작 과정에서 평면을 유지하여 감광막 미세 패턴 형성에 이점이 있다.

소스/드레인 연결용 다결정 실리콘과 게이트 다결정 실리콘 위에 자기정렬된 금속선을 만들어서, 종래의 소자에 비하여 소스/드레인과 게이트의 면 저항(sheet resistance)을 금속선에 의해서 결정되는 특징을 가지는 MOSFET이다. 본 발명의 소자는 0.06∼0.12 Ω/sq. 면 저항 값을 갖는다.

따라서 본 발명의 소자는 고속동작, 고집적이 용이한 딥 서브미크론 소자에 적용 가능한 모스 전계효과 트랜지스터이며, 고속 디지털, 아날로그(analog) 및 RF(radio frequency) 회로에 적용 가능하다.

Claims (4)

1. 모스 전계효과 트랜지스터(MOSFET)에 있어서,

   소스/드레인 접합 부분의 실리콘 기판과 격리 절연막 밑의 실리콘 기판이 평면이고, 고농도 소스/드레인 접합과 소스/드레인 금속선이 불순물이 함유된 다결정 실리콘으로 연결되고, 게이트 다결정 실리콘과 소스/드레인 연결 다결정 실리콘 위에는 금속선이 형성된 것을 특징으로 하는 모스 전계효과 트랜지스터.
2. 제 1 항에 있어서,

   상기 금속선과 소스/드레인 연결 다결정 실리콘의 높이, 금속선과 게이트 다결정 실리콘 그리고 게이트 산화막의 높이, 격리 절연막 높이가 같은 평탄화된 구조인 것을 특징으로 하는 모스 전계효과 트랜지스터.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 게이트 산화막, 게이트 다결정 실리콘 그리고 게이트 금속선이 수직으로 정렬된 구조인 것을 특징으로 하는 모스 전계효과 트랜지스터.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 소스/드레인 금속선이 상기 격리 절연막내에 메꿔지게 형성된 것을 특징으로 하는 모스 전계효과 트랜지스터.