KR100623591B1 - 메모리소자 및 그의 제조 방법 - Google Patents
메모리소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100623591B1 KR100623591B1 KR1020040058871A KR20040058871A KR100623591B1 KR 100623591 B1 KR100623591 B1 KR 100623591B1 KR 1020040058871 A KR1020040058871 A KR 1020040058871A KR 20040058871 A KR20040058871 A KR 20040058871A KR 100623591 B1 KR100623591 B1 KR 100623591B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- trench
- junction region
- gate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000003860 storage Methods 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000010405 reoxidation reaction Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000009271 trench method Methods 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 18
- 238000002955 isolation Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 누설전류를 감소시켜 메모리소자의 데이터 유지시간을 증가시킬 수 있는 메모리소자의 및 그의 제조 방법에 관한 것으로, 본 발명의 제조방법은 반도체기판의 소정 영역을 소정 깊이 식각하여 트렌치를 형성하는 단계; 적어도 일부분이 상기 트렌치 내부의 상기 반도체기판 상부에 형성되는 게이트패턴을 형성하는 단계; 및 상기 트렌치 내부의 상기 반도체기판 표면 하부에 제1접합영역이 형성되고 상기 트렌치 외부의 상기 반도체기판 표면 하부에 제2접합영역이 형성되도록 상기 게이트패턴을 마스크로 이온주입을 실시하는 단계; 상기 게이트패턴 측벽에 절연막스페이서를 형성하는 단계; 상기 절연막스페이서 형성된 기판 전체구조 상에 콘택플러그용 도전막을 형성하고 상기 마스크절연막이 드러나도록 상기 도전막을 화학적기계적연막하여 상기 제1접합영역 상에는 제1콘택플러그를 형성하고 제2접합영역 상에는 제2콘택플러그를 형성하는 단계; 상기 제1콘택플러그를 통해 상기 제1접합영역에 연결되는 비트라인을 형성하는 단계; 및 상기 제2콘택플러그를 통해 상기 제2접합영역에 연결되는 스토리지노드를 형성하는 단계를 포함한다.
누설전류, 데이터 유지시간(data retention time), 접합누설전류(junction leakage), 트렌치(trench)
Description
도 1은 종래기술에 따라 제조된 메모리소자의 구조를 나타낸 단면도,
도 2a 내지 도 2f는 본 발명의 제 1 실시예에 따른 메모리소자의 제조방법을 도시한 공정단면도,
도 3은 본 발명의 제 1 실시예에 따라 제조된 메모리 소자의 구조를 나타내는 단면도,
도 4는 본 발명의 제 2 실시예에 따라 제조된 메모리 소자의 구조를 나타내는 단면도,
도 5는 본 발명의 제 3 실시예에 따라 제조된 메모리 소자의 구조를 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
210 : 반도체 기판 220 :소자분리막
230 : 게이트절연막 240 : 게이트 폴리실리콘
250 : 게이트 전극물질 260 : 마스크 절연막
270a, 270b : 제 1, 제 2 접합영역 271 :절연막스페이서
290a, 290b : 제 1, 제 2 콘택 플러그
본 발명은 메모리소자 및 그의 제조 방법에 관한 것으로, 특히 데이터의 유지시간(data retention time)을 향상시키는 메모리소자 및 그의 제조 방법에 관한 것이다.
기술발전에 따른 반도체 소자의 직접도가 증가함에 따라 각 패턴들의 크기도 점점 작아지는 추세이다. 특히, DRAM과 같은 메모리소자는 고직접화로 인한 셀 트랜지스터의 비례축소에 의해 게이트 전극의 길이 축소가 급격하게 이루어 지고 있으며 이러한 게이트 전극의 축소에 따라 셀트랜지스터의 바디(Body)에 미치는 전계나 전위에 대해서 소스/드레인 영역의 영향이 현저해 진다.
도 1은 종래의기술에 따른 메모리 소자의 구조를 나타낸 단면도이다.
도 1을 참조하면, 반도체기판(110)에 소자간 격리를 위한 소자분리막(120)을 형성하고, 게이트절연막(130),게이트 전도막(140,150), 및 마스크 절연막(160)을 차례로 증착한 후, 게이트 마스크 및 식각 공정으로 적층된 박막들을 패터닝하여 게이트패턴(155)을 형성한다.
이어, 불순물을 이온주입하여 비트라인 콘택접합영역(170a) 및 스토리지노드 콘택접합영역(170b)을 형성한후 게이트패턴(155)의 측면에 절연막 스페이서(171)를 형성하고, 상기 비트라인 콘택접합영역(170a) 및 스토리지노드 콘택접합영역( 170b)과 연결되는 비트라인 콘택플러그(190a) 및 스토리지노드 콘택플러그(190b)를 형성한다. 이후, 비트라인 콘택플러그(190a)에는 비트라인이 연결되고, 스토리지노드 콘택플러그(190b)에는 스토리지노드가 연결된다.
그러나, 상기와 같이 종래의 메모리소자는, 게이트 전극의 길이가 짧아짐에 따라 채널영역이 게이트 전압 뿐만 아니라 소스/드레인 영역의 공핍층전하, 전계, 전위 분포의 영향을 크게 받게 되는 숏-채널효과(short channel effect)가 발생하여, 문턱전압(threshold voltage)이 급격히 낮아져 메모리 소자의 문턱 전압의 조절이 어럽게 되는 문제점이 있다.
또한, 소자의 집적도가 증대됨에 따라 비트라인 콘택접합영역 및 스토리지노드 콘택접합영역(170a, 170b)에 고농도의 이온 주입이 필요한데 , 이러한 과다한 이온주입에 의해 셀 영역의 스토리지 노드 콘택 접합영역(170b)의 에지부분(A)의 전계가 매우 높아지게되고, 스토리지 노드 콘택 접합영역의 접합부에서 접합누설전류가 증가되어 데이터 유지시간(data retention time)이 감소하는 문제점이 있었다. 즉, DRAM소자에서의 리프레쉬 특성이 저하 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 스토리지 노드 콘택 접합영역에서 발생하는 누설전류(junction leakage)를 감소시켜 메모리소자의 데이터유지시간(data retention time)을 증가시는 메모리 소자 및 그의 제조 방법을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 메모리 소자는 반도체기판의 소정영역에 형성된 트렌치; 상기 트렌치 내부의 상기 반도체기판 표면 하부에 형성된 제1접합영역; 상기 트렌치 외부의 상기 반도체기판 표면 하부에 형성된 제2접합영역; 상기 제1접합영역과 상기 제2접합영역 사이의 상기 반도체기판 상부에 형성되며, 적어도 일부분이 상기 트렌치 내부의 상기 반도체기판 상부에 형성되는 게이트패턴; 상기 게이트패턴의 일측방의 측벽과의 사이에 절연막스페이서를 개재하여 상기 제1접합영역 상에 형성되는 제1콘택플러그; 상기 게이트패턴의 타측방의 측벽과의 사이에 절연막스페이서를 개재하여 상기 제2접합영역 상에 형성되는 제2콘택플러그; 상기 제1콘택플러그를 통해 상기 제1접합영역에 연결되는 비트라인; 및상기 제2콘택플러그를 통해 상기 제2접합영역에 연결되는 스토리지노드를 포함하는 메모리소자를 제공하는 것을 특징으로 한다.
또한, 본 발명의 메모리 소자의 제조 방법은 반도체기판의 소정 영역을 소정 깊이 식각하여 트렌치를 형성하는 단계; 적어도 일부분이 상기 트렌치 내부의 상기 반도체기판 상부에 형성되는 게이트패턴을 형성하는 단계; 및 상기 트렌치 내부의 상기 반도체기판 표면 하부에 제1접합영역이 형성되고 상기 트렌치 외부의 상기 반도체기판 표면 하부에 제2접합영역이 형성되도록 상기 게이트패턴을 마스크로 이온주입을 실시하는 단계; 상기 게이트패턴 측벽에 절연막스페이서를 형성하는 단계; 상기 절연막스페이서 형성된 기판 전체구조 상에 콘택플러그용 도전막을 형성하고 상기 마스크절연막이 드러나도록 상기 도전막을 화학적기계적연막하여 상기 제1접합영역 상에는 제1콘택플러그를 형성하고 제2접합영역 상에는 제2콘택플러그를 형성하는 단계; 상기 제1콘택플러그를 통해 상기 제1접합영역에 연결되는 비트라인을 형성하는 단계; 및 상기 제2콘택플러그를 통해 상기 제2접합영역에 연결되는 스토리지노드를 형성하는 단계 를 포함하는 메모리소자 제조방법을 제공하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기로 한다.
도 3은 본 발명의 제 1 실시예에 따라 제조된 메모리 소자의 구조를 나타내는 단면도이다.
도 3을 참조하면, 소자 분리막(220)이 형성된 반도체기판(210)의 소정영역에 트렌치(200)가 형성되어 있고, 트렌치(200) 내부의 반도체기판(210) 표면 하부에 제 1 접합영역(270a)이 형성되고, 상기 트렌치 외부의 반도체기판(210) 표면 하부에 제2접합영역(270a)이 형성되어 있다.
제 1 접합영역(270a)과 제 2 접합영역(270b) 사이의 반도체기판(210) 상부에 게이트 패턴(255)이 형성되며, 게이트 패턴(255)의 적어도 일부분이 트렌치(200) 내부에 형성된다. 게이트 패턴(255)의 일측방에는 게이트 패턴(255)측벽에 절연막 스페이서(271)를 개재하여 제 1 접합영역(270a) 상에 제 1 콘택플러그(290a)가 형성되고, 게이트패턴(255)의 타측방에는 측벽과의 사이에 절연막스페이서(271)를 개 재하여 제 2 접합영역(270b) 상에 제 2 콘택플러그(290b)가 형성되어 있다.
비트라인은 제 1 콘택플러그(290a)를 통해 상기 제 1 접합영역(270a)에 연결되고, 스토리지 노드는 상기 제 2 콘택플러그(290b)를 통해 상기 제2접합영역(270b)에 연결되게 된다.
상술한 바와 같이, 본 발명에 따른 메모리 소자는 셀 트랜지스터의 비트라인콘택접합 영역이 트렌치 내부에 형성되고, 스토리지 노드 콘택접합영역이 트렌치 외부에 형성된다. 그리고, 이들 사이에 채널이 구성된다. 따라서, 적어도 트렌치의 측벽이 채널을 구성하게 되므로 셀 트랜지스터의 채널길이는 길어지게 되고, 스토리지노드 접합영역과 채널영역의 거리는 종래의 구조에서 보다 멀어지게 된다.
결국, 스토리지노드 콘택접합의 누설전류를 감소시켜 메모리 소자의 데이터 유지시간을 증가시킬수 있다.
도 2a 내지 도 2f는 본 발명의 제 1 실시예에 따른 메모리 소자의 제조 방법을 도시한 공정 단면도이다.
도 2a 에 도시된 바와 같이, 실리콘등으로 이루어진 반도체 기판(210)에 소자분리막(220)을 형성한다. 이어서, 반도체 기판(210)의 소정영역을 선택적으로 식각하여 트렌치를 형성한다. 여기서, 트렌치의 깊이(d)는 소자의 디자인 룰에 따라 결정되겠지만, 바람직하게 20∼150nm 범위이다.
이후에, 도 2c에 도시된 바와 같이, 실리콘산화막등의 게이트절연막(230)을 형성하고, 반도체기판(210) 상에 게이트 폴리실리콘(240)을 증착한다.
이어서, 도 2d에 도시된 바와 같이, 금속 또는 금속실리사이드(250)를 형성하고 상기 금속 또는 금속실리사이드(250) 상에 마스크 절연막(260)를 증착한다. 통상적으로 마스크 절연막(260)은 실리콘 질화막이 적용된다.
다음으로, 도 2e에 도시된 바와 같이, 게이트 마스크 및 식각공정을 통해 적층된 박막들을 패터닝하여 게이트패턴(255)을 형성한다. 이후, 식각공정에 따른 기판 손상과 게이트 절연막의 특성향상 등을 목적으로 게이트 재산화 공정이 수행될 수 있다. 이어서, 상기 트렌치 하부의 상기 반도체기판(210) 표면 하부에 제 1 접합영역(270a)을 형성되고 상기 트렌치 외부의 상기 반도체기판(210) 표면 하부에 제 1 접합영역(270a)이 형성되도록 상기 게이트패턴(255)을 마스크로 소스/드레인 이온주입을 실시한다.
이후에, 도 2f에 도시된 바와 같이, 상기 게이트패턴(255)측벽에 질화물 또는 산화물을 이용한 절연막스페이서(271)를 형성하고, 상기 절연막 스페이서(271)가 형성된 기판 전면에 콘택플러그용 도전막을 증착하고 상기 마스크절연막(260)이 드러나도록 상기 도전막을 화학적기계적연마하여 상기 제 1 접합영역(270a)상에 제 1 콘택플러그(290a)를 형성하고 제 2 접합영역(270b) 상에는 제 2 콘택플러그(290b)를 형성한다.
이어, 상기 제 1 콘택플러그(290a)를 통해 상기 제 1 접합영역(270a)에 연결되는 비트라인(도면에 도시되지 않음)을 형성하고 제 2 콘택플러그(290b)를 통해 상기 제 1 접합영역(270a)에 연결되는 스토리지 노드라인(도면에 도시되지 않음)를 형성한다.
본 발명의 제 1 실시예에서는 상기 공정에서 살펴본 바와 비트라인이 콘택되는 제 1 접합영역(270a)은 트렌치의 바닥면의 반도체기판(210)표면 하부에 형성되어 트렌치의 측벽 부분이 셀 트랜지스터의 채널의 일부를 구성하게 된다.
한편, 상기의 제 1 실시예에서 제 1 접합영역(270a)과 제 2 접합영역(270b)에는 콘택플러그(290a, 290b)없이 비트라인 및 스토리지노드 라인이 직접 연결될 수도 있다.
도 4는 본 발명의 제 2 실시예에 따른 메모리 소자의 구조를 나타내는 단면도이다.
제 1실시예(도 3참조)와 동일하나,
다만, 제 2 실시예에서는 트렌치의 측벽(B)이 반도체기판(310) 표면과 수직의 프로파일을 갖고 있으며, 트렌치 측벽(B)부분의 반도체기판 표면 하부가 전체 채널영역의 중앙 부분을 구성하도록 게이트패턴(355), 제 1 접합영역(370a) 및 제 2 접합영역(370b)이 위치되어 있다.
도 5는 본 발명의 제 3 실시예에 따른 메모리 소자의 구조를 나타내는 단면도로서,
트렌치(trench)의 측벽(C)이 상기 트렌치의 저부로 갈수록 폭이 좁아지는 포지티브경사 프로파일을 가지는 경우를 도시한 것이다.
본 발명의 제 3 실시예와 제 4 실시예의 경우 게이트패턴 공정에서 미스얼라인(misalign)에 대한 마진이 개선된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의하면 비트라인 콘택영역의 반도체기판에 트렌치(trench)를 형성하여 트렌치측벽이 채널의 일부가 되게 함으로써, 메모리 셀 트랜지스터의 채널길이를 증가시키고, 스토리지 노드 콘택의 접합부에 발생하는 누설전류(junction leakage)를 감소시켜 메모리소자의 데이터유지시간(data retention time)을 증가시킬 수 있다.
Claims (20)
- 반도체기판의 소정영역에 형성된 트렌치;상기 트렌치 내부의 상기 반도체기판 표면 하부에 형성된 비트라인 콘택 접합영역;상기 트렌치 외부의 상기 반도체기판 표면 하부에 형성된 스토리지노드 콘택 접합영역;상기 스토리지노드 콘택 접합영역과 상기 비트라인 콘택 접합영역 사이의 상기 반도체기판 상부에 형성되며, 적어도 일부분이 상기 트렌치 내부의 상기 반도체기판 상부에 형성되는 게이트패턴을 포함하는 메모리소자.
- 제1항에 있어서,상기 비트라인 콘택 접합영역은 상기 트렌치의 바닥면의 상기 반도체기판 표면 하부에 형성되어 상기 트렌치 측벽의 상기 반도체기판 영역이 채널의 일부를 구성하는 것을 특징으로 하는 메모리소자.
- 제1항에 있어서,상기 트렌치 측벽은 상기 트렌치의 저부로 갈수록 폭이 좁아지는 포지티브 경사 프로파일을 갖는 것을 특징으로 하는 메모리소자.
- 제1항에 있어서,상기 트렌치 측벽은 실질적으로 상기 반도체기판 표면과 수직의 프로파일을 갖는 것을 특징으로 하는 메모리소자.
- 제3항 또는 제4항에 있어서,상기 게이트패턴, 상기 비트라인 콘택 접합영역 및 상기 스토리지노드 콘택 접합영역은 상기 트렌치 측벽의 상기 반도체기판 표면 하부가 전체 채널영역의 중앙 부분을 구성하도록 형성된 것을 특징으로 하는 메모리소자.
- 제1항에 있어서,상기 게이트패턴은 상기 반도체기판 상에 차례로 적층된 게이트절연막, 게이트전극 및 마스크절연막으로 구성되는 것을 특징으로 하는 메모리소자.
- 제6항에 있어서,상기 게이트전극은 폴리실리콘 및 금속실리사이드가 적층되어 구성되는 것을 특징으로 하는 메모리소자.
- 제6항에 있어서,상기 게이트전극은 폴리실리콘 및 금속이 적층되어 구성되는 것을 특징으로 하는 메모리소자.
- 제6항에 있어서,상기 반도체기판은 실리콘기판이고, 상기 게이트절연막은 실리콘산화막이며, 상기 마스크절연막은 실리콘질화막인 것을 특징으로 하는 메모리소자.
- 반도체기판의 소정영역에 형성된 트렌치;상기 트렌치 내부의 상기 반도체기판 표면 하부에 형성된 제1접합영역;상기 트렌치 외부의 상기 반도체기판 표면 하부에 형성된 제2접합영역;상기 제1접합영역과 상기 제2접합영역 사이의 상기 반도체기판 상부에 형성되며, 적어도 일부분이 상기 트렌치 내부의 상기 반도체기판 상부에 형성되는 게이 트패턴;상기 게이트패턴의 일측방의 측벽과의 사이에 절연막스페이서를 개재하여 상기 제1접합영역 상에 형성되는 제1콘택플러그;상기 게이트패턴의 타측방의 측벽과의 사이에 절연막스페이서를 개재하여 상기 제2접합영역 상에 형성되는 제2콘택플러그;상기 제1콘택플러그를 통해 상기 제1접합영역에 연결되는 비트라인; 및상기 제2콘택플러그를 통해 상기 제2접합영역에 연결되는 스토리지노드를 포함하는 메모리소자.
- 제10항에 있어서,상기 제1접합영역은 상기 트렌치의 바닥면의 상기 반도체기판 표면 하부에 형성되어 상기 트렌치 측벽의 상기 반도체기판 영역이 채널의 일부를 구성하는 것을 특징으로 하는 메모리소자.
- 제10항에 있어서,상기 트렌치 측벽은 상기 트렌치의 저부로 갈수록 폭이 좁아지는 포지티브 경사 프로파일을 갖는 것을 특징으로 하는 메모리소자.
- 제10항에 있어서,상기 트렌치 측벽은 실질적으로 상기 반도체기판 표면과 수직의 프로파일을 갖는 것을 특징으로 하는 메모리소자.
- 제12항 또는 제13항에 있어서,상기 게이트패턴, 상기 비트라인 콘택 접합영역 및 상기 스토리지노드 콘택 접합영역은 상기 트렌치 측벽의 상기 반도체기판 표면 하부가 전체 채널영역의 중앙 부분을 구성하도록 형성된 것을 특징으로 하는 메모리소자.
- 반도체기판의 소정 영역을 소정 깊이 식각하여 트렌치를 형성하는 단계;적어도 일부분이 상기 트렌치 내부의 상기 반도체기판 상부에 형성되는 게이트패턴을 형성하는 단계; 및상기 트렌치 내부의 상기 반도체기판 표면 하부에 비트라인 콘택 접합영역이 형성되고 상기 트렌치 외부의 상기 반도체기판 표면 하부에 스토리지노드 콘택 접합영역이 형성되도록 상기 게이트패턴을 마스크로 이온주입을 실시하는 단계를 포함하는 메모리소자의 제조 방법.
- 제15항에 있어서,상기 게이트패턴을 형성하는 단계는,상기 반도체기판 상에 게이트절연막, 게이트도전막, 마스크절연막을 차례로 적층하는 단계; 및상기 적층된 막들을 게이트 마스크 및 식각 공정으로 패터닝하는 단계를 포함하는 것을 특징으로 하는 메모리소자의 제조 방법.
- 제16항에 있어서,상기 패터닝하는 단계와 상기 이온주입을 실시하는 단계 사이에, 게이트 재산화 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 메모리소자의 제조방법.
- 반도체기판의 소정 영역을 소정 깊이 식각하여 트렌치를 형성하는 단계;적어도 일부분이 상기 트렌치 내부의 상기 반도체기판 상부에 형성되는 게이트패턴을 형성하는 단계; 및상기 트렌치 내부의 상기 반도체기판 표면 하부에 제1접합영역이 형성되고 상기 트렌치 외부의 상기 반도체기판 표면 하부에 제2접합영역이 형성되도록 상기 게이트패턴을 마스크로 이온주입을 실시하는 단계;상기 게이트패턴 측벽에 절연막스페이서를 형성하는 단계;상기 절연막스페이서 형성된 기판 전체구조 상에 콘택플러그용 도전막을 형성하고 상기 마스크절연막이 드러나도록 상기 도전막을 화학적기계적연막하여 상기 제1접합영역 상에는 제1콘택플러그를 형성하고 제2접합영역 상에는 제2콘택플러그를 형성하는 단계;상기 제1콘택플러그를 통해 상기 제1접합영역에 연결되는 비트라인을 형성하는 단계; 및상기 제2콘택플러그를 통해 상기 제2접합영역에 연결되는 스토리지노드를 형성하는 단계를 포함하는 메모리소자 제조방법.
- 제18항에 있어서,상기 게이트패턴을 형성하는 단계는,상기 반도체기판 상에 게이트절연막, 게이트도전막, 마스크절연막을 차례로 적층하는 단계; 및상기 적층된 막들을 게이트 마스크 및 식각 공정으로 패터닝하는 단계를 포함하는 것을 특징으로 하는 메모리소자 제조 방법.
- 제19항에 있어서,상기 패터닝하는 단계와 상기 이온주입을 실시하는 단계 사이에, 게이트 재산화 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 메모리소자 제조방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040058871A KR100623591B1 (ko) | 2004-07-27 | 2004-07-27 | 메모리소자 및 그의 제조 방법 |
| DE102004063025A DE102004063025B4 (de) | 2004-07-27 | 2004-12-22 | Speicherbauelement und Verfahren zur Herstellung desselben |
| TW093140532A TWI255556B (en) | 2004-07-27 | 2004-12-24 | Memory device and method for fabricating the same |
| US11/053,704 US7045846B2 (en) | 2004-07-27 | 2005-02-07 | Memory device and method for fabricating the same |
| JP2005114921A JP2006041475A (ja) | 2004-07-27 | 2005-04-12 | メモリ素子及びその製造方法 |
| CNB2005100644419A CN100438036C (zh) | 2004-07-27 | 2005-04-15 | 存储器件及其制造方法 |
| US11/385,217 US7338864B2 (en) | 2004-07-27 | 2006-03-20 | Memory device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040058871A KR100623591B1 (ko) | 2004-07-27 | 2004-07-27 | 메모리소자 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060010243A KR20060010243A (ko) | 2006-02-02 |
| KR100623591B1 true KR100623591B1 (ko) | 2006-09-19 |
Family
ID=35927527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040058871A KR100623591B1 (ko) | 2004-07-27 | 2004-07-27 | 메모리소자 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100623591B1 (ko) |
| CN (1) | CN100438036C (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905776B1 (ko) * | 2006-08-25 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100815190B1 (ko) * | 2007-03-29 | 2008-03-19 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100905830B1 (ko) * | 2007-11-16 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| CN106910745B (zh) * | 2017-03-07 | 2018-03-06 | 睿力集成电路有限公司 | 存储器及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010017172A (ko) * | 1999-08-09 | 2001-03-05 | 김영환 | 모스페트 소자와 이를 이용한 메모리셀 및 그 제조 방법 |
| US6448600B1 (en) | 1999-11-15 | 2002-09-10 | Infineon Technologies Ag | DRAM cell configuration and fabrication method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040036A (en) * | 1988-02-05 | 1991-08-13 | Emanuel Hazani | Trench-isolated self-aligned split-gate EEPROM transistor and memory array |
| US5760452A (en) * | 1991-08-22 | 1998-06-02 | Nec Corporation | Semiconductor memory and method of fabricating the same |
| US6228700B1 (en) * | 1999-09-03 | 2001-05-08 | United Microelectronics Corp. | Method for manufacturing dynamic random access memory |
-
2004
- 2004-07-27 KR KR1020040058871A patent/KR100623591B1/ko not_active IP Right Cessation
-
2005
- 2005-04-15 CN CNB2005100644419A patent/CN100438036C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010017172A (ko) * | 1999-08-09 | 2001-03-05 | 김영환 | 모스페트 소자와 이를 이용한 메모리셀 및 그 제조 방법 |
| US6448600B1 (en) | 1999-11-15 | 2002-09-10 | Infineon Technologies Ag | DRAM cell configuration and fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100438036C (zh) | 2008-11-26 |
| KR20060010243A (ko) | 2006-02-02 |
| CN1728387A (zh) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7189605B2 (en) | Method for fabricating semiconductor device | |
| KR100285701B1 (ko) | 트렌치격리의제조방법및그구조 | |
| US7381612B2 (en) | Method for manufacturing semiconductor device with recess channels and asymmetrical junctions | |
| US7244650B2 (en) | Transistor and method for manufacturing the same | |
| KR20080030385A (ko) | 반도체 소자 및 그의 제조방법 | |
| US8658491B2 (en) | Manufacturing method of transistor structure having a recessed channel | |
| KR100876883B1 (ko) | 반도체 소자 및 그의 제조방법 및 반도체 소자의 게이트형성방법 | |
| KR100623591B1 (ko) | 메모리소자 및 그의 제조 방법 | |
| KR20050045715A (ko) | 리세스 채널 모오스 트렌지스터를 갖는 반도체 장치의제조 방법 | |
| KR100714285B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100671633B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20070002605A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100732303B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100728967B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20060000552A (ko) | 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법 | |
| KR100835471B1 (ko) | 반도체소자의 제조방법 | |
| KR20060119354A (ko) | 리세스 게이트 전극 형성 방법 | |
| KR100602738B1 (ko) | 메모리소자 및 그의 제조 방법 | |
| KR100504440B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100541697B1 (ko) | 디램의 셀 트랜지스터 제조방법 | |
| KR100650772B1 (ko) | 반도체 소자의 제조방법 | |
| KR100753417B1 (ko) | 반도체 소자의 제조방법 | |
| JP3691966B2 (ja) | 半導体装置の製造方法 | |
| KR20070014309A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20010078577A (ko) | 디램셀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |