DE102004063025B4 - Speicherbauelement und Verfahren zur Herstellung desselben - Google Patents

Speicherbauelement und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102004063025B4
DE102004063025B4 DE102004063025A DE102004063025A DE102004063025B4 DE 102004063025 B4 DE102004063025 B4 DE 102004063025B4 DE 102004063025 A DE102004063025 A DE 102004063025A DE 102004063025 A DE102004063025 A DE 102004063025A DE 102004063025 B4 DE102004063025 B4 DE 102004063025B4
Authority
DE
Germany
Prior art keywords
contact
trench
gate structures
memory device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004063025A
Other languages
English (en)
Other versions
DE102004063025A1 (de
Inventor
Se-Aug Ichon Jang
Tae-Woo Ichon Jung
Seon-Min Ichon Kim
Woo-Jin Ichon Kim
Hyung-Soon Ichon Park
Young-Bog Ichon Kim
Hong-Seon Ichon Yang
Hyun-Chul Ichon Sohn
Eung-Rim Ichon Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040058871A external-priority patent/KR100623591B1/ko
Priority claimed from KR1020040059670A external-priority patent/KR100602738B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102004063025A1 publication Critical patent/DE102004063025A1/de
Application granted granted Critical
Publication of DE102004063025B4 publication Critical patent/DE102004063025B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Speicherbauelement, aufweisend:
ein mit einem Graben versehenes Substrat,
eine unterhalb des Grabens ausgebildete Bit-Leitungskontaktverbindung;
eine Vielzahl von außerhalb des Grabens ausgebildeten Speicherknotenkontaktverbindungen; und
eine Vielzahl von Gate-Strukturen, von denen jede auf dem Substrat gebildet ist, zwischen der Bit-Leitungskontaktverbindung und einer der Speicherknotenkontaktverbindungen,
wobei Seitenwände des Grabens geneigt sind, in dem sie in Richtung auf einen Bodenabschnitt des Grabens verengt sind, wobei jede der Gate-Strukturen eine erste Isolationsschicht, eine eingeebnete Polysiliziumschicht, eine Metallschicht und eine zweite Isolationsschicht zur Verwendung in einer harten Maske einschließt.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Speicherbauelement und ein Verfahren zur Herstellung desselben; und weiter insbesondere auf ein Speicherbauelement, welches in der Lage ist, eine Datenaufrechterhaltungszeit zu verbessern und ein Verfahren zur Herstellung desselben.
  • Speicherbauelemente mit einem Graben, wobei am Boden des Grabens und außerhalb des Grabens Kontaktverbindungen vorgesehen sind, und Verfahren zur Herstellung derselben sind aus der US 6 448 600 B1 und der KR 10 1997 0 053103 B1 bekannt geworden. Aus der KR 10 1997 0 053 103 B1 ist bekannt, den Graben mit geneigten Seitenwänden nach unten verjüngt vorzusehen. Aus der US 6 448 600 B1 ist bekannt, Gate-Strukturen mit einer eingeebneten Polysiliziumschicht, einer Metallschicht und einer Isolationsschicht darüber vorzusehen.
  • Da Halbleiterbauelemente zunehmend verkleinert wurden, hat die Strukturgröße nach und nach abgenommen. Insbesondere in einem Speicherbauelement, wie etwa einem dynamischen Direktzugriffsspeicher(DRAM)-Bauelement, haben die Längen von Gate-Elektroden dramatisch abgenommen, proportional zu einer von der in großem Ausmaß erfolgenden Integration herrührenden Abnahme in den Größen von Transistoren in einer Zellenregion, und als ein Ergebnis der verkleinerten Gate-Elektroden haben Source- und Drain-Verbindungen eine wichtige Rolle für ein elektrisches Feld und ein elektrisches Potential gespielt, welches auf die Körper der Transistoren in der Zellenregion wirkt.
  • 1 ist ein Querschnitt, welcher eine Struktur eines herkömmlichen Speicherbauelements zeigt.
  • Wie dargestellt, wird eine Feldoxidschicht 120 zur Isolation von Bauelementen in vorbestimmten Regionen eines Substrats 110 gebildet. Dann wird eine Gate-Isolationsschicht 130, eine leitende erste Gate-Schicht 140, eine leitende zweite Gate-Schicht 150 und eine harte Gate-Maskenschicht 160 sequenziell auf dem Substrat 110 gebildet und anschließend einem Gate-Maskierungsprozess und einem Ätzprozess ausgesetzt, wodurch eine Vielzahl von Gate-Strukturen 155 erhalten werden.
  • Als nächstes werden Störstellen ionenimplantiert, um eine Vielzahl von Bit-Leitungskontaktverbindungen 170A und eine Vielzahl von Speicherknotenkon taktverbindungen 170B zu bilden, und dann wird ein Spacer 171 auf jeder Seitenwand der Gate-Strukturen 155 gebildet. Anschließend wird eine Vielzahl von Bit-Leitungskontaktpfropfen 190A, verbunden mit den Bit-Leitungskontaktverbindungen 170A, und eine Vielzahl von Speicherknotenkontaktpfropfen 190B, verbunden mit den Speicherknotenkontaktverbindungen 170B, gebildet. Die Bit-Leitungskontaktpfropfen 190A und die Speicherknotenkontaktpfropfen 190B dienen zum Herstellen einer Verbindung mit Bit-Leitungen und bzw. mit Speicherknoten. Es sei festgestellt, dass nur die einzelne Bit-Leitungskontaktverbindung und der einzelne Bit-Leitungskontaktpfropfen in der 1 dargestellt sind.
  • Das herkömmliche Speicherbauelement hat jedoch ein Problem eines Kurzkanaleffekts, bei dem eine Kanalregion gegenüber einer Spannung empfänglich ist, die von den Gate-Strukturen, Verarmungsschichten der Source- und Drain-Verbindungen, einem elektrischen Feld und von der kurzen Gate-Elektrode herrührenden elektrischen Potential zur Verfügung gestellt wird. Als ein Ergebnis des nachteiligen Kurzkanaleffekts nimmt eine Threshold-Spannung drastisch ab, was zu einer Schwierigkeit beim Steuern der Threshold-Spannung des Speicherbauelements führt.
  • Auch ist es im Zuge des Verkleinerns des Speicherbauelements notwendig, die Bit-Leitungsverbindungen 170A und die Speicherknotenkontaktverbindungen 170B mit hoher Konzentration ionenzuimplantieren. Aufgrund der exzessiven Ionenimplantation, um eine hohe Dotierkonzentration zu erhalten, weisen jedoch Kantenregionen A der Speicherknotenkontaktverbindungen 170B in einer Zellenregion ein hohes Niveau eines elektrischen Feldes auf, und somit nehmen Verbindungsleckströme an einem Verbindungsabschnitt der Speicherknotenkontaktverbindungen 170B zu. Der Anstieg in dem Verbindungsleckstrom verursacht, dass eine Datenerhaltungszeit abnimmt. Das bedeutet, dass die Wiederauffrischeigenschaften des Speicherbauelements verschlechtert werden.
  • Es ist daher ein Ziel der vorliegenden Erfindung, ein Speicherbauelement zur Verfügung zu stellen, welches in der Lage ist, eine Datenerhaltungszeit zu erhöhen, indem ein durch eine Speicherknotenkontaktverbindung erzeugter Verbin dungsleckstrom vermindert wird, und ein Verfahren zur Herstellung desselben zur Verfügung zu stellen.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Speicherbauelement zur Verfügung gestellt, aufweisend ein mit einem Graben versehenes Substrat, eine unterhalb des Grabens ausgebildete Bit-Leitungskontaktverbindung; eine Vielzahl von außerhalb des Grabens ausgebildeten Speicherknotenkontaktverbindungen; und eine Vielzahl von Gate-Strukturen, von denen jede auf dem Substrat gebildet ist, zwischen der Bit-Leitungskontaktverbindung und einer der Speicherknotenkontaktverbindungen, wobei Seitenwände des Grabens geneigt sind, in dem sie in Richtung auf einen Bodenabschnitt des Grabens verengt sind, wobei jede der Gate-Strukturen eine erste Isolationsschicht, eine eingeebnete Polysiliziumschicht, eine Metallschicht und eine zweite Isolationsschicht zur Verwendung in einer harten Maske einschließt.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Speicherbauelement zur Verfügung gestellt, aufweisend ein mit einem Graben versehenes Substrat; eine unterhalb des Grabens ausgebildete erste Kontaktverbindung; eine Vielzahl von außerhalb des Grabens ausgebildeten zweiten Kontaktverbindungen; eine Vielzahl von Gate-Strukturen, jeweils auf dem zwischen der ersten Kontaktverbindung und einer der zweiten Kontaktverbindungen angeordneten Substrat ausgebildet; ein durch Füllen eines zwischen den Gate-Strukturen erzeugten Raumes auf der ersten Kontaktverbindung gebildeter erster Kontaktpfropfen; und eine durch Füllen des zwischen den Gate-Strukturen erzeugten Raumes auf den zweiten Kontaktverbindungen gebildete Vielzahl von zweiten Kontaktpfropfen, wobei Seitenwände des Grabens geneigt sind, in dem sie in Richtung auf einen Bodenabschnitt des Grabens verengt sind, wobei jede der Gate-Strukturen eine erste Isolationsschicht, eine eingeebnete Polysiliziumschicht, eine Metallschicht und eine zweite Isolationsschicht zur Verwendung in einer harten Maske aufweist. In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Speicherbauelements zur Verfügung gestellt, mit den Schritten: Ätzen eines Abschnitts eines Substrats, um so einen Graben zu erhalten; wobei Seitenwände des Grabens geneigt sind, in dem sie in Richtung auf den Bodenabschnitt des Grabens verengt sind; Bilden einer Vielzahl von Gate-Strukturen wobei der Schritt des Bildens der Vielzahl der Gate-Strukturen die Schritte aufweist: Bilden einer ersten Isolationsschicht auf dem Substrat; Bilden einer Polysiliziumschicht auf der ersten Isolationsschicht; Ausführen eines Einebnungsprozesses, um eine eingeebnete Polysiliziumschicht zu erhalten; Bilden einer Metallschicht auf der eingeebneten Polysiliziumschicht; Bilden einer zweiten Isolationsschicht auf der Metallschicht; und Strukturieren der ersten Isolationsschicht, der eingeebneten Polysiliziumschicht, der Metallschicht und der zweiten Isolationsschicht durch Verwenden eines Gate-Maskenprozesses und eines Ätzprozesses. Ausführen eines Ionenimplantationsprozesses unter Verwendung der Gate-Strukturen als eine Maske, um so eine erste Kontaktverbindung unterhalb des Grabens zu bilden und eine Vielzahl von zweiten Kontaktverbindungen außerhalb des Grabens zu bilden; und Bilden eines ersten Kontaktpfropfens auf der ersten Kontaktverbindung und einer Vielzahl von zweiten Kontaktpfropfen auf den jeweiligen Kontaktverbindungen.
  • Kurze Beschreibung der Zeichnungen
  • Das obige und andere Ziele und Eigenschaften der vorliegenden Erfindung werden klarer verständlich mit Bezug auf die folgende Beschreibung der bevorzugten Ausführungsformen, die in Verbindung mit den begleitenden Zeichnungen vorgenommen wird, in denen:
  • 1 ein Querschnitt ist, welcher eine Struktur eines herkömmlichen Speicherbauelements zeigt;
  • 2 ein Querschnitt ist, welcher eine Struktur eines Speicherbauelements zeigt, welches in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung hergestellt ist;
  • 3A bis 3G Querschnitte sind, die ein Verfahren zur Herstellung eines Speicherbauelements in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung zeigen; und
  • 4 ein Querschnitt ist, welcher eine Struktur eines Speicherbauelements in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Ein Speicherbauelement und ein Verfahren zur Herstellung desselben in Übereinstimmung mit bevorzugten Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die begleitenden Zeichnungen im Detail beschrieben.
  • 2 ist ein Querschnitt, welcher eine Struktur eines Speicherbauelements in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • Wie dargestellt ist, wird eine Feldoxidschicht 620 in einem Substrat 610 gebildet, und es wird ein Graben 600 in einem vorbestimmten Abschnitts des Substrats 610 gebildet. Ein erster Kontaktabschnitt 670A wird in dem Substrat 610 unterhalb des Grabens 600 gebildet, während eine Vielzahl von zweiten Kontaktverbindungen 670B innerhalb des Substrats 210 außerhalb des Grabens 600 gebildet werden. Es sollte festgehalten werden, dass nur die einzelne erste Kontaktverbindung 670A in 2 dargestellt ist, obwohl eine Anzahl der ersten Kontaktverbindungen 670A gebildet wird.
  • Eine Vielzahl von Gate-Strukturen 655 wird auf Abschnitten des Substrats 610 jeweils zwischen der ersten Kontaktverbindung 670A und der zweiten Kontaktverbindung 670B gebildet. Hier schließt jede der Gate-Strukturen 655 eine erste Isolationsschicht 630, eine eingeebnete Polysiliziumschicht 640A, eine Metallschicht 650 und eine zweite Isolationsschicht 660 zur Verwendung in einer harten Maske ein. Auch ist jeder einzelne Abschnitt der ausgewählten Gate-Strukturen 655 innerhalb des Grabens 600 angeordnet. Ein Spacer 671 ist auf jeder Seitenwand der Gate-Struktur 655 ausgebildet. Ein erster Kontaktpfropfen 690A wird auf der ersten Kontaktverbindung 670A ausgebildet, während ein zwischen den Gate-Strukturen 655, von denen Abschnitte innerhalb des Grabens 600 angeordnet sind, erzeugter Raum gefüllt wird. Eine Vielzahl von zweiten Kontaktpfropfen 690B wird auf den entsprechenden Kontaktverbindungen 670B gebildet, während zwischen den außerhalb des Grabens 600 ausgebildeten Gate-Strukturen 655 erzeugte entsprechende Räume gefüllt werden.
  • Obwohl es nicht dargestellt ist, ist eine Bit-Leitung durch den ersten Kontaktpfropfen 690A mit der ersten Kontaktverbindung 670A verbunden, und es sind durch die zweiten Kontaktpfropfen 690B Speicherknoten mit den zweiten Kontaktverbindungen 670B verbunden. Das bedeutet, dass der erste Kontaktpfropfen 690A bzw. die zweiten Kontaktpfropfen 690B ein Bit-Leitungskontaktpfropfen bzw. Speicherknotenkontaktpfropfen sind, und die erste Kontaktverbindung 670A bzw. die zweiten Kontaktverbindungen 670B eine Bit-Leitungskontaktverbindung bzw. Speicherknotenkontaktverbindungen sind.
  • Wie oben beschrieben, werden bei dem in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung hergestellten Speicherelement Bit-Leitungskontaktverbindungen von Transistoren in einer Zellenregion innerhalb des Grabens gebildet, während Speicherknotenkontaktverbindungen außerhalb des Grabens ausgebildet werden. Zwischen jeder zweiten der Bit-Leitungskontaktverbindungen und der Speicherknotenkontaktverbindungen werden eine Anzahl von Kanälen ausgebildet. Es werden daher Seitenwände des Grabens einen Teil der Kanäle bilden, und als ein Ergebnis verlängern sich Kanallängen der Transistoren in der Zellenregion. Im Vergleich mit dem herkömmlichen Speicherbauelement wird ein Abstand zwischen jeder zweiten der Speicherknotenkontaktverbindungen und der Kanalregionen größer. Dementsprechend weisen die Speicherknotenkontaktverbindungen ein vermindertes Niveau von Leckströmen auf, wodurch sich eine Datenerhaltungszeit verlängert.
  • 3A bis 3G sind Querschnitte, die ein Verfahren zur Herstellung eines Speicherbauelements in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung darstellen. Hier sind die gleichen Bezugszeichen, wie in 2 beschrieben, verwendet worden, um die gleichen Konfigurationselemente in diesen Zeichnungen zu bezeichnen.
  • Gemäß 3A wird eine Feldoxidschicht 620 auf einem siliziumbasierten Substrat 610 ausgebildet.
  • Gemäß 3B wird ein vorbestimmter Abschnitt des Substrats 610 selektiv geätzt, um einen Graben 600 zu bilden. Obwohl eine Tiefe D des Grabens 600 in Abhängigkeit von der Designnorm variiert, liegt die Tiefe D des Grabens 600 vorzugsweise in einem Bereich von etwa 20 nm bis etwa 150 nm.
  • Gemäß 3C wird eine erste aus Siliziumoxid gebildete Isolationsschicht 630 auf der aus obigem resultierenden Substratstruktur gebildet, und es wird darauf eine Polysiliziumschicht 640 gebildet. Vorzugsweise weist die Polysiliziumschicht 640 eine Dicke auf, die gleich oder geringer ist als etwa 1000 nm. Zu diesem Zeitpunkt weist die Polysiliziumschicht 640 ein eingerücktes Profil auf, welches identisch ist zu dem Profil des Grabens 600. Das bedeutet, dass die Polysiliziumschicht 640 einen eingerückten Abschnitt aufweist, welcher eine Metallschicht induziert, wobei diese anschließend an der gleichen Position eingerückt gebildet werden wird, an der die Polysiliziumschicht 640 eingerückt ist.
  • Aufgrund der Eigenschaften des verwendeten Metalls werden jedoch Lücken erzeugt, und somit dringen jene Polymere, die während eines nachfolgenden Ätzprozesses erzeugt werden, in die Lücken ein. Als ein Ergebnis kann das Eindringen der Polymere den Ätzprozess an einer effizienten Ausführung hindern. Um dieses Problem zu lösen, wird in der ersten Ausführungsform der vorliegenden Erfindung ein abweichender Ansatz vorgeschlagen. Eine detaillierte Beschreibung auf den vorgeschlagenen Ansatz wird mit Bezug auf die begleitenden Zeichnungen vorgenommen.
  • Gemäß 3D wird vor dem Bilden der Metallschicht auf der Polysiliziumschicht 640 ein chemisch-mechanischer Polier(CMP)-Prozess ausgeführt, um den Graben 600 zu entfernen, so dass eine eingeebnete Polysiliziumschicht 640A erhalten wird. Zu diesem Zeitpunkt wird eine Polierkontaktfläche, welche für den obigen CMP-Prozess verwendet wird, aus hochmolekularen Polymeren gebildet, und eine Durchschnittsgröße von Polierkörnern liegt vorzugsweise zwischen etwa 10 nm bis etwa 1000 nm. Auch wird eine Oberfläche der Polierkontaktfläche in einer Schwammstruktur ausgebildet, dessen Poren einen Durchmesser von weniger als etwa 100 μm aufweisen, und die Polierkörner eines Schlamms vorzugsweise eine Konzentration zwischen etwa 0.5 Gewichtsprozent bis etwa 5 Gewichtsprozent aufweisen.
  • Gemäß 3E wird die zuvor erwähnte auf einem Metall oder einem Metallsilizid aufgeführte Metallschicht 650 auf der eingeebneten Polysiliziumschicht 640A gebildet. Die Metallschicht wird insbesondere vorzugsweise durch Verwendung eines Materials gebildet, welches aus Wolfram und Wolfram-Verbindungen ausgewählt wird. Im Anschluss daran wird eine zur Verwendung in einer harten Maske vorgesehene zweite Isolationsschicht 660 auf der Metallschicht 650 gebildet. Typischerweise wird die zweite Isolationsschicht 660 aus Siliziumnitrid hergestellt.
  • Gemäß 3F werden die erste Isolationsschicht 630, die eingeebnete Polysiliziumschicht 640A, die Metallschicht 650 und die zweite Schicht 660 selektiv durch einen Gate-Maskenprozess und einen Ätzprozess geätzt, wodurch eine Vielzahl von Gate-Strukturen 655 erhalten werden. Es ist möglich, einen Reoxidationsprozess zum Zwecke der Reparatur von während des Ätzprozesses von der Substratstruktur verursachten Schäden durchzuführen und Eigenschaften der ersten Isolationsschicht 660 zu verbessern. Es wird dann ein Ionenimplantationsprozess unter Verwendung der Gate-Strukturen 655 als eine Maske durchgeführt, um eine erste Kontaktverbindung 670A in dem Substrat 610 unterhalb des Grabens 600 auszubilden, und um eine Vielzahl von zweiten Verbindungen 670B in dem Substrat 610 außerhalb des Grabens 600 auszubilden.
  • Gemäß 3G wird ein Spacer 671 auf jeder Seitenwand der Gate-Strukturen 655 ausgebildet. Zu diesem Zeitpunkt wird der Spacer 671 durch Verwendung von Nitrid oder Oxid gebildet. Anschließend wird eine leitende Schicht zur Verwendung in einem Kontaktpfropfen über den Gate-Strukturen 655 ausgebildet und dann einem CMP-Prozess unterworfen, welcher voranschreitet, bis die leitende Schicht exponiert ist. Nach dem CMP-Prozess wird ein erster Kontaktpfropfen 690A auf der ersten Kontaktverbindung 670A gebildet, während eine Vielzahl von zweiten Kontaktpfropfen 690B auf den zweiten Kontaktverbindungen 670B ausgebildet wird. Obwohl die einzelne erste Kontaktverbindung 270A und der erste Kontaktpfropfen 290A dargestellt sind, sollte festgehalten werden, dass eine Vielzahl der ersten Kontaktverbindungen 670A und der ersten Kontaktpfropfen 690A vorhanden sind.
  • Obwohl es nicht dargestellt ist, ist die erste Kontaktverbindung 670A mit einer Bit-Leitung durch den ersten Kontaktpfropfen 690A verbunden, und die zweite Kontaktverbindung 670B ist durch die zweiten Kontaktpfropfen 690B mit Speicherknoten verbunden. Die erste Kontaktverbindung 670A und die zweiten Kontaktverbindungen 670B können jedoch mit der Bit-Leitung und den Speicherknoten ohne Verwendung des ersten Kontaktpfropfen 690A bzw. der zweiten Kontaktpfropfen 690B verbunden werden.
  • In Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung wird die erste Kontaktverbindung 670A, mit welcher die Bit-Leitung verbunden ist, in dem Substrat unterhalb des Grabens 600 ausgebildet, so dass Seitenwände des Grabens 600 Kanäle von Transistoren in einer Zellenregion bilden.
  • 4 ist ein Querschnitt, welcher eine Struktur eines Speicherbauelements in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • Da Speicherbauelement in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung schließt hier die gleichen Konfigurationselemente ein, wie in 2 beschrieben. Das in Übereinstimmung mit der zweiten Ausführungsform hergestellte Speicherbauelement unterscheidet sich jedoch von dem in 2 dargestellten Speicherbauelement darin, dass Seitenwände C des Grabens 800 positiv geneigt sind, indem sie in Richtung auf einen Bodenabschnitt des Grabens 800 verengt sind.
  • In Übereinstimmung mit der ersten und zweiten Ausführungsform der vorliegenden Erfindung ist ein vorbestimmter Abschnitt des Substrats, mit welchem die Bit-Leitung verbunden wird, eingerückt, und es werden somit die Seitenwände des eingerückten Abschnitts des Substrats Teile des Kanals. Als ein Ergebnis verlängert sich die Kanallänge, wodurch weiterhin eine Abnahme in einem Leckstrom an den Speicherknotenkontaktverbindungen verursacht wird. Daher ist es möglich, eine Datenerhaltungszeit des Speicherbauelements zu erhöhen. Insbesondere liefert die zweite Ausführungsform einen Effekt des Verbesserns eines Spielraums mit Bezug auf Fehlausrichtung während eines Gate-Strukturierungsprozesses.

Claims (15)

  1. Speicherbauelement, aufweisend: ein mit einem Graben versehenes Substrat, eine unterhalb des Grabens ausgebildete Bit-Leitungskontaktverbindung; eine Vielzahl von außerhalb des Grabens ausgebildeten Speicherknotenkontaktverbindungen; und eine Vielzahl von Gate-Strukturen, von denen jede auf dem Substrat gebildet ist, zwischen der Bit-Leitungskontaktverbindung und einer der Speicherknotenkontaktverbindungen, wobei Seitenwände des Grabens geneigt sind, in dem sie in Richtung auf einen Bodenabschnitt des Grabens verengt sind, wobei jede der Gate-Strukturen eine erste Isolationsschicht, eine eingeebnete Polysiliziumschicht, eine Metallschicht und eine zweite Isolationsschicht zur Verwendung in einer harten Maske einschließt.
  2. Speicherbauelement nach Anspruch 1, wobei der Graben Seitenwände aufweist, die jeweils einen Teil eines Kanals bilden.
  3. Speicherbauelement nach Anspruch 1, wobei die Gate-Strukturen, die Bit-Leitungskontaktverbindung und die Speicherknotenkontaktverbindungen derart angeordnet sind, dass Abschnitte des Substrats, wo die individuellen Seitenwände des Grabens angeordnet sind, in dem Zentrum der jeweiligen Kanalregionen angeordnet sind.
  4. Speicherbauelement nach Anspruch 1, wobei die erste Isolationsschicht durch Verwendung von Siliziumoxid und die zweite Isolationsschicht durch Verwendung von Siliziumnitrid gebildet sind.
  5. Speicherbauelement, aufweisend: ein mit einem Graben versehenes Substrat; eine unterhalb des Grabens ausgebildete erste Kontaktverbindung; eine Vielzahl von außerhalb des Grabens ausgebildeten zweiten Kontaktverbindungen; eine Vielzahl von Gate-Strukturen, jeweils auf dem zwischen der ersten Kontaktverbindung und einer der zweiten Kontaktverbindungen angeordneten Substrat ausgebildet; ein durch Füllen eines zwischen den Gate-Strukturen erzeugten Raumes auf der ersten Kontaktverbindung gebildeter erster Kontaktpfropfen; und eine durch Füllen des zwischen den Gate-Strukturen erzeugten Raumes auf den zweiten Kontaktverbindungen gebildete Vielzahl von zweiten Kontaktpfropfen, wobei Seitenwände des Grabens geneigt sind, indem sie in Richtung auf einen Bodenabschnitt des Grabens verengt sind, wobei jede der Gate-Strukturen eine erste Isolationsschicht, eine eingeebnete Polysiliziumschicht, eine Metallschicht und eine zweite Isolationsschicht zur Verwendung in einer harten Maske aufweist.
  6. Speicherbauelement nach Anspruch 5, weiterhin aufweisend: eine durch den ersten Kontaktpfropfen mit der ersten Kontaktverbindung verbundene Bit-Leitung; und eine durch die zweiten Kontaktpfropfen mit den zweiten Verbindungen jeweils verbundene Vielzahl von Speicherknoten.
  7. Speicherbauelement nach Anspruch 5, wobei der Graben Seitenwände aufweist, die jeweils einen Teil eines Kanals bilden.
  8. Speicherbauelement nach Anspruch 5, wobei die Gate-Strukturen, die erste Kontaktverbindung und die zweiten Kontaktverbindungen so angeordnet sind, so dass Abschnitte des Substrats, wo die individuellen Seitenwänden des Grabens angeordnet sind, in dem Zentrum der jeweiligen Kanalregionen angeordnet sind.
  9. Speicherbauelement nach Anspruch 5, wobei die erste Isolationsschicht durch Verwendung von Siliziumoxid und die zweite Isolationsschicht durch Verwendung von Siliziumnitrid gebildet sind.
  10. Speicherbauelement nach Anspruch 5, weiterhin eine Vielzahl von auf jeder Seitenwand der Gate-Strukturen ausgebildeten Spacern aufweisend.
  11. Verfahren zur Herstellung eines Speicherbauelements, mit den Schritten: Ätzen eines Abschnitts eines Substrats, um so einen Graben zu erhalten wobei Seitenwände des Grabens geneigt sind, indem sie in Richtung auf den Bodenabschnitt des Grabens verengt sind; Bilden einer Vielzahl von Gate-Strukturen wobei der Schritt des Bildens der Vielzahl der Gate-Strukturen die Schritte aufweist: Bilden einer ersten Isolationsschicht auf dem Substrat; Bilden einer Polysiliziumschicht auf der ersten Isolationsschicht; Ausführen eines Einebnungsprozesses, um eine eingeebnete Polysiliziumschicht zu erhalten; Bilden einer Metallschicht auf der eingeebneten Polysiliziumschicht; Bilden einer zweiten Isolationsschicht auf der Metallschicht; und Strukturieren der ersten Isolationsschicht, der eingeebneten Polysiliziumschicht, der Metallschicht und der zweiten Isolationsschicht durch Verwenden eines Gate-Maskenprozesses und eines Ätzprozesses. Ausführen eines Ionenimplantationsprozesses unter Verwendung der Gate-Strukturen als eine Maske, um so eine erste Kontaktverbindung unterhalb des Grabens zu bilden und eine Vielzahl von zweiten Kontaktverbindungen außerhalb des Grabens zu bilden; und Bilden eines ersten Kontaktpfropfens auf der ersten Kontaktverbindung und einer Vielzahl von zweiten Kontaktpfropfen auf den jeweiligen Kontaktverbindungen.
  12. Verfahren nach Anspruch 11, wobei der Schritt des Bildens des ersten Kontaktpfropfens und der zweiten Kontaktpfropfen die Schritte aufweist: Bilden einer leitenden Schicht zur Verwendung in einem Kontaktpfropfen über den Gate-Strukturen; und Ausführen eines chemisch-mechanischen Polier(CMP)-Prozesses mit der leitenden Schicht bis die zweite Isolationsschicht exponiert ist, wodurch der erste Kontaktpfropfen und die Vielzahl der zweiten Kontaktpfropfen erhalten werden.
  13. Verfahren nach Anspruch 11, weiterhin den Schritt des Anwendens eines Reoxidationsprozesses mit den Gate-Strukturen vor Ausführung des Ionenimplantationsprozesses aufweisend.
  14. Verfahren nach Anspruch 11, wobei die erste Kontaktverbindung bzw. die zweiten Kontaktverbindungen als eine Bit-Leitungskontaktverbindung bzw. Speicherknotenkontaktverbindungen ausgebildet sind.
  15. Verfahren nach Anspruch 11, weiterhin nach dem Schritt des Bildens des ersten Kontaktpfropfens und der Vielzahl von zweiten Kontaktpfropfen die Schritte aufweisend: Bilden einer durch den ersten Kontaktpfropfen mit der ersten Kontaktverbindung verbundenen Bit-Leitung; und Bilden einer durch die zweiten Kontaktpfropfen jeweils mit der zweiten Kontaktverbindung verbundener Vielzahl von Speicherknoten.
DE102004063025A 2004-07-27 2004-12-22 Speicherbauelement und Verfahren zur Herstellung desselben Expired - Fee Related DE102004063025B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2004-0058871 2004-07-27
KR1020040058871A KR100623591B1 (ko) 2004-07-27 2004-07-27 메모리소자 및 그의 제조 방법
KR10-2004-0059670 2004-07-29
KR1020040059670A KR100602738B1 (ko) 2004-07-29 2004-07-29 메모리소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
DE102004063025A1 DE102004063025A1 (de) 2006-03-23
DE102004063025B4 true DE102004063025B4 (de) 2010-07-29

Family

ID=36684450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063025A Expired - Fee Related DE102004063025B4 (de) 2004-07-27 2004-12-22 Speicherbauelement und Verfahren zur Herstellung desselben

Country Status (4)

Country Link
US (2) US7045846B2 (de)
JP (1) JP2006041475A (de)
DE (1) DE102004063025B4 (de)
TW (1) TWI255556B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236135A (ja) * 2004-02-20 2005-09-02 Elpida Memory Inc 半導体装置の製造方法
KR100549578B1 (ko) * 2004-05-25 2006-02-08 주식회사 하이닉스반도체 Ｍｏｓ 트랜지스터 제조 방법
KR100564434B1 (ko) * 2004-12-03 2006-03-28 주식회사 하이닉스반도체 리세스 게이트 및 그 제조 방법
KR20060087875A (ko) * 2005-01-31 2006-08-03 주식회사 하이닉스반도체 스텝게이트를 갖는 반도체소자 및 그의 제조 방법
KR100642384B1 (ko) * 2005-09-15 2006-11-03 주식회사 하이닉스반도체 반도체 메모리소자의 트랜지스터 및 그 제조방법
JP2007220734A (ja) * 2006-02-14 2007-08-30 Elpida Memory Inc 半導体装置及びその製造方法
KR100905776B1 (ko) * 2006-08-25 2009-07-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20080057660A1 (en) * 2006-08-29 2008-03-06 Kuo-Chi Tu Step-gate for a semiconductor device
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
KR100973827B1 (ko) * 2008-07-28 2010-08-04 경북대학교 산학협력단 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법
US9768175B2 (en) * 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630088A (en) * 1984-09-11 1986-12-16 Kabushiki Kaisha Toshiba MOS dynamic ram
KR970053103A (ko) * 1995-12-16 1997-07-29 김주용 모스트랜지스터 제조 방법
US6448660B2 (en) * 2000-03-28 2002-09-10 Rohm Co., Ltd. Semiconductor device and production process thereof
US6465831B1 (en) * 1999-08-09 2002-10-15 Hyundai Electronics Industries Co., Ltd. MOSFET device and fabrication method thereof
US20030216004A1 (en) * 2002-05-14 2003-11-20 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device having increased effective channel length

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124980A (en) * 1978-03-22 1979-09-28 Cho Lsi Gijutsu Kenkyu Kumiai Insulated fet transistor
US4418524A (en) * 1980-06-19 1983-12-06 Kao Soap Co., Ltd. Twisted yarn and twisted bundle of yarns
US5040036A (en) * 1988-02-05 1991-08-13 Emanuel Hazani Trench-isolated self-aligned split-gate EEPROM transistor and memory array
US5162247A (en) * 1988-02-05 1992-11-10 Emanuel Hazani Process for trench-isolated self-aligned split-gate EEPROM transistor and memory array
JPH03106069A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 半導体装置の製造方法
US5192600A (en) * 1990-12-27 1993-03-09 E. I. Du Pont De Nemours And Company Stitchbonded comfort fabric
JPH05136407A (ja) * 1991-05-10 1993-06-01 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5760452A (en) * 1991-08-22 1998-06-02 Nec Corporation Semiconductor memory and method of fabricating the same
JP3322936B2 (ja) * 1992-03-19 2002-09-09 株式会社東芝 半導体記憶装置
DE19704334B4 (de) * 1996-02-15 2008-04-17 Gebr. Wunderlich Gmbh & Co Kg Textiles Dämpfungsmaterial und daraus hergestellte Golfabschlagmatte
UA61117C2 (en) * 1997-08-22 2003-11-17 Process for manufacture of superabsorbent-coated yarn
US5887276A (en) * 1997-11-21 1999-03-30 Lee; Song Hwi Cooling cap
DE19807920A1 (de) * 1998-02-25 1999-09-02 Siemens Ag Speicherzellenanordnung und entsprechendes Herstellungsverfahren
US6297143B1 (en) * 1999-10-25 2001-10-02 Advanced Micro Devices, Inc. Process for forming a bit-line in a MONOS device
DE19954867C1 (de) * 1999-11-15 2000-12-07 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
TW513805B (en) * 2001-12-28 2002-12-11 Macronix Int Co Ltd Vertical read only memory and the process thereof
JP2005236135A (ja) * 2004-02-20 2005-09-02 Elpida Memory Inc 半導体装置の製造方法
KR100668752B1 (ko) * 2005-09-21 2007-01-29 주식회사 하이닉스반도체 비대칭접합이온주입을 이용한 반도체 메모리소자의제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630088A (en) * 1984-09-11 1986-12-16 Kabushiki Kaisha Toshiba MOS dynamic ram
KR970053103A (ko) * 1995-12-16 1997-07-29 김주용 모스트랜지스터 제조 방법
US6465831B1 (en) * 1999-08-09 2002-10-15 Hyundai Electronics Industries Co., Ltd. MOSFET device and fabrication method thereof
US6448660B2 (en) * 2000-03-28 2002-09-10 Rohm Co., Ltd. Semiconductor device and production process thereof
US20030216004A1 (en) * 2002-05-14 2003-11-20 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device having increased effective channel length

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KR 10-1997-0053103 A

Also Published As

Publication number Publication date
US7045846B2 (en) 2006-05-16
TWI255556B (en) 2006-05-21
US7338864B2 (en) 2008-03-04
US20060160286A1 (en) 2006-07-20
TW200605351A (en) 2006-02-01
US20060022249A1 (en) 2006-02-02
DE102004063025A1 (de) 2006-03-23
JP2006041475A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
DE19743342C2 (de) Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
DE3851649T2 (de) Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE10141948B4 (de) Halbleiterspeichervorrichtung und Herstellungsverfahren dafür
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE102005031702A1 (de) Transistorstruktur eines Speicherbauelements und Verfahren zur Herstellung desselben
DE3414057A1 (de) Halbleiter-speichervorrichtung und verfahren zu deren herstellung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE3787687T2 (de) Halbleiterspeicher.
WO2003017331A2 (de) Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich
DE102005036561B3 (de) Verfahren zur Herstellung einer Verbindungsstruktur
DE10134444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit örtlich ausgebildeten Kanal-Stop-Fremdstoffzonen.
DE102004063025B4 (de) Speicherbauelement und Verfahren zur Herstellung desselben
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1161770A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE112007000751T5 (de) Graben-Isolationsstruktur mit einem erweiterten Abschnitt
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
DE10328634B3 (de) Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701