JP2005236135A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005236135A JP2005236135A JP2004045120A JP2004045120A JP2005236135A JP 2005236135 A JP2005236135 A JP 2005236135A JP 2004045120 A JP2004045120 A JP 2004045120A JP 2004045120 A JP2004045120 A JP 2004045120A JP 2005236135 A JP2005236135 A JP 2005236135A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- type semiconductor
- conductivity type
- bit line
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 238000000034 method Methods 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 238000000059 patterning Methods 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 67
- 238000009792 diffusion process Methods 0.000 abstract description 98
- 230000015654 memory Effects 0.000 abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 42
- 239000011229 interlayer Substances 0.000 description 31
- 239000000758 substrate Substances 0.000 description 25
- 235000012239 silicon dioxide Nutrition 0.000 description 21
- 239000000377 silicon dioxide Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 229910052785 arsenic Inorganic materials 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- -1 Phospho Chemical class 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
Abstract
【課題】 ゲート電極パターニング時に非対称トランジスタを形成するための不純物導入用のゲート開口部を微細に形成する際に、ゲート開口部にレジスト残りが生じるのを回避する。
【解決手段】 開示される半導体装置の製造方法は、非対称トランジスタから構成されるメモリセルトランジスタ２２を有するＤＲＡＭを製造する場合、容量素子１３側に容量コンタクト１２を接続する高濃度Ｎ型拡散領域１１を形成するためのゲート電極パターニング工程と、ビット線２０側にビットコンタクト１９を接続する高濃度Ｎ型拡散領域８を形成するためのゲート電極パターニング工程とを個別に行う。
【選択図】図８
【解決手段】 開示される半導体装置の製造方法は、非対称トランジスタから構成されるメモリセルトランジスタ２２を有するＤＲＡＭを製造する場合、容量素子１３側に容量コンタクト１２を接続する高濃度Ｎ型拡散領域１１を形成するためのゲート電極パターニング工程と、ビット線２０側にビットコンタクト１９を接続する高濃度Ｎ型拡散領域８を形成するためのゲート電極パターニング工程とを個別に行う。
【選択図】図８
Description
この発明は、半導体装置の製造方法に係り、詳しくは、非対称トランジスタから構成されるメモリセルトランジスタを有するＤＲＡＭ（Dynamic Random Access Memory）のような半導体装置の製造方法に関する。
半導体装置の代表として知られているＬＳＩ（大規模集積回路）は、メモリデバイスとロジックデバイスとに大別されるが、最近の半導体製造技術の進歩につれて、特に前者における発展がめざましい。このメモリデバイス（半導体メモリ）は、大別して揮発性メモリと不揮発性メモリに分類され、揮発性メモリはさらにＳ（Static）ＲＡＭとＤＲＡＭとに分類されるが、これら半導体メモリはほとんどが、集積度の点で優れているＭＯＳ(Metal Oxide Semiconductor)型トランジスタによって構成されている。また、特にＤＲＡＭはＳＲＡＭに比較して上述したような高集積化の利点をより大きく生かせるため、コストダウンが図れるので、情報機器等における各種の記憶装置に広く適用されている。
ＤＲＡＭは、スイッチング動作を行うＭＯＳ型トランジスタから成るメモリセル選択用トランジスタ（以下、メモリセルトランジスタと称する）と、このメモリセルトランジスタに接続されたキャパシタ（容量素子）とにより１つのメモリセルを構成して、容量素子の電荷の有無により情報を記憶する。ここで、ＤＲＡＭは集積度の向上につれて個々のメモリセルの寸法は益々微細化されてきており、これに伴ってデバイスサイズは縮小される傾向にある。また、メモリセルを構成する各半導体領域に接続するための配線を形成する場合、配線を半導体基板の平面方向に形成するだけでは高集積度に対応した高い配線密度が確保できないので、配線を半導体基板の厚さ方向に多層にわたって形成するようにした多層配線技術が採用されてきている。このようなＤＲＡＭにおいては、配線の抵抗値が動作速度等の特性に大きな影響を与えるので、低抵抗の配線を形成することが望まれている。
上述したような構成のメモリセルを有するＤＲＡＭが、例えば特許文献１あるいは特許文献２に開示されている。同ＤＲＡＭは、図１９に示すように、例えばＰ型シリコン基板５１には、周知のＳＴＩ(Shallow Trench Isolation)法等により例えば二酸化シリコン（ＳｉＯ2）から成る素子分離用絶縁膜（フィールド絶縁膜）５２が形成され、この素子分離用絶縁膜５２により囲まれた素子形成領域には例えば二酸化シリコンから成るゲート絶縁膜５３を介して例えば多結晶シリコンから成るゲート電極（ワード線）５４が形成され、さらにゲート電極５４の表面は例えば二酸化シリコンから成る第１層間絶縁膜５５で覆われている。また、ゲート電極５４の周囲の基板５１の表面にはソース領域又はドレイン領域となるＮ型拡散領域５６、５７が選択的に形成されている。そして、ゲート絶縁膜５３を介したゲート電極５４及び複数の拡散領域５６、５７によりＭＯＳ型トランジスタから成るメモリセルトランジスタ５８が構成されている。
容量素子が接続される容量素子側の拡散領域５６の表面のゲート絶縁膜５３、ゲート電極５４及び第１層間絶縁膜５５には第１開口部５９が形成されて、この第１開口部５９には容量コンタクト６０が形成されている。この容量コンタクト６０上には容量下部電極６１が形成され、さらに容量下部電極６１上には容量絶縁膜６２を介して容量上部電極６３が形成されている。そして、容量下部電極６１、容量絶縁膜６２及び容量上部電極６３により容量素子６４が構成され、この容量素子６４は容量コンタクト６０を介してメモリセルトランジスタ５８の拡散領域５６に接続されている。
容量素子６４を含む第１層間絶縁膜５５の表面は例えば二酸化シリコンから成る第２層間絶縁膜６５で覆われて、ビット線側のビットコンタクトが接続される拡散領域５７の表面のゲート絶縁膜５３、ゲート電極５４、第１層間絶縁膜５５及び第２層間絶縁膜６５の表面には第２開口部６６が形成されて、この第２開口部６６にはビットコンタクト６７が形成されている。このビットコンタクト６７上にはビット線６８が形成され、このビット線６８を含む第２層間絶縁膜６５上には例えば二酸化シリコンから成る保護絶縁膜６９が形成されている。以上により、メモリセルトランジスタ５８とこれに接続された容量素子６４とにより一つのメモリセル７０が構成される。そして、メモリセル７０が多数マトリクス状に配置されることによりＤＲＡＭが構成される。なお、特許文献１、２のメモリセルは、容量素子がビット線の上部位置に配置された、いわゆる、ＣＯＢ（Capacitor Over Bitline）構造が示されているのに対して、図１９のメモリセルは、容量素子６４がビット線６８の下部位置に配置された、いわゆる、ＣＵＢ（Capacitor Under Bitline）構造を示しているが、ＤＲＡＭの動作は同じである。
ところで、上述のようなＤＲＡＭにおいては、メモリセルトランジスタ７０を高信頼度で動作させるために、ゲート電極５４の一方側である容量素子６４側では電界緩和を図ってリークを減少させ、かつゲート電極５４の他方側であるビット線６８側では低抵抗化を図って動作速度を向上させることが望まれている。具体的には、容量素子６４に容量コンタクト６０を介して接続されるＮ型拡散領域５６と、ビット線６８にビットコンタクト６７を介して接続されるＮ型拡散領域５７との仕様（拡散深さ、不純物濃度分布等）を異ならせるようにメモリセルトランジスタ７０を形成する、いわゆる、非対称トランジスタからメモリセルトランジスタ７０を構成することが必要になる。このために、図２０に示すように、例えば、ビットコンタクト６７が接続されるＮ型拡散領域５７のみを、第１Ｎ+型（高濃度Ｎ型と称する）拡散領域５７Ａと第２高濃度Ｎ型拡散領域５７Ｂとにより形成して、ビット線６８側の低抵抗化を図ることが行われている。
次に、図２１〜図２５を参照して、上述のようにメモリセルトランジスタ７０を非対称トランジスタから構成するようにした従来の半導体装置（ＤＲＡＭ）の製造方法を、工程順に説明する。なお、該当図において（ａ）は（ｂ）のＡ−Ａ矢視断面図である。
まず、図２１に示すように、例えばＰ型シリコン基板５１を用いて、周知のＳＴＩ法等により選択的に二酸化シリコンから成る素子分離用絶縁膜５２を形成する。次に、基板５１表面に熱酸化法により二酸化シリコンから成るゲート絶縁膜５３を形成した後、ＣＶＤ（Chemical Vapor Deposition）法等により多結晶シリコンから成るゲート導電膜５４Ａ及び二酸化シリコンから成る第１層間絶縁膜５５を順次に形成する。次に、図２２（ａ）、（ｂ）に示すように、全面にフォトレジストを塗布した後、露光、現像を行って所望の形状の第１フォトレジスト膜７１を形成する。すなわち、前述したような容量素子側の容量コンタクト６０を接続すべきＮ型拡散領域５６及びビット線側のビットコンタクト６７を接続すべきＮ型拡散領域５７の形成予定領域を露出するような深さ寸法Ｈ１の所望の形状の第１フォトレジスト膜７１を形成する。
まず、図２１に示すように、例えばＰ型シリコン基板５１を用いて、周知のＳＴＩ法等により選択的に二酸化シリコンから成る素子分離用絶縁膜５２を形成する。次に、基板５１表面に熱酸化法により二酸化シリコンから成るゲート絶縁膜５３を形成した後、ＣＶＤ（Chemical Vapor Deposition）法等により多結晶シリコンから成るゲート導電膜５４Ａ及び二酸化シリコンから成る第１層間絶縁膜５５を順次に形成する。次に、図２２（ａ）、（ｂ）に示すように、全面にフォトレジストを塗布した後、露光、現像を行って所望の形状の第１フォトレジスト膜７１を形成する。すなわち、前述したような容量素子側の容量コンタクト６０を接続すべきＮ型拡散領域５６及びビット線側のビットコンタクト６７を接続すべきＮ型拡散領域５７の形成予定領域を露出するような深さ寸法Ｈ１の所望の形状の第１フォトレジスト膜７１を形成する。
次に、図２３（ａ）、（ｂ）に示すように、第１フォトレジスト膜７１をマスクとして、第１層間絶縁膜５５、ゲート導電膜５４Ａ、ゲート絶縁膜５３を選択的にドライエッチングして、容量素子側のＮ型拡散領域５６の形成予定領域を露出する第１開口部（ゲート開口部）５９及びビット線側のＮ型拡散領域５７の形成予定領域を露出する第２開口部（ゲート開口部）６６を同時に形成する。これによって、ゲート導電膜５４Ａが所望の形状にパターニングされてゲート電極５４が形成される。次に、第１フォトレジスト膜７１をマスクとして、燐（Ｐ）、砒素（Ａｓ）等のＮ型不純物を第１及び第２開口部５９、６６を通じて基板５１に同時にイオン注入（導入）して、高濃度Ｎ型拡散領域５６及び第１高濃度Ｎ型拡散領域５７Ａを同時に形成する。
次に、第１フォトレジスト膜７１を除去した後、図２４（ａ）、（ｂ）に示すように、全面に新たにフォトレジストを塗布した後、露光、現像を行って、ビット線側の第１高濃度Ｎ型拡散領域５７Ａを露出する第２開口部６６を再び形成するように深さ寸法Ｈ２の所望の形状の新たな第２フォトレジスト膜７２を形成する。次に、第２フォトレジスト膜７２をマスクとして、Ｐ、Ａｓ等のＮ型不純物を第２開口部６６を通じて基板５１にイオン注入して、第１高濃度Ｎ型拡散領域５７Ａに重なるように第２高濃度Ｎ型拡散領域５７Ｂを形成して、Ｎ型拡散領域５７を形成する。続いて、図２５（ａ）、（ｂ）に示すように第２フォトレジスト膜７２を除去する。続いて、第１開口部５９に容量コンタクト６０を形成した後、容量コンタクト６０に接続するように容量素子６４を形成する。次に、全面に第２層間絶縁膜６５を形成した後、第１及び第２層間絶縁膜５５、６５等にＮ型拡散領域５７に接続するようにビットコンタクト６７を形成し、さらにビット線６８、保護絶縁膜６９を順次に形成することにより、図２０に示したようＤＲＡＭ７０を完成させる。
特開２０００−１７４２３２号公報
特開２００３−３１６９０号公報
ところで、従来のＤＲＡＭの製造方法では、ＤＲＡＭの集積度の向上につれて個々のメモリセルの寸法が微細化されてきているので、ゲート電極パターニング時に非対称トランジスタを形成するための不純物導入用のゲート開口部を微細に形成する際に、ゲート開口部にレジスト残りが生じ易い、という問題がある。
すなわち、従来のＤＲＡＭの製造方法では、図２４（ａ）、（ｂ）の工程において、非対称トランジスタを形成すべくビット線側の第１高濃度Ｎ型拡散領域５７Ａを露出するゲート開口部である第２開口部６６を再び形成するように新たな第２フォトレジスト膜７２を形成する際に、この第２フォトレジスト膜７２の深さ寸法Ｈ２を先に形成した第１フォトレジスト膜７１の深さ寸法Ｈ１よりも大きいＨ２（Ｈ２＞Ｈ１）に形成しなければならないので、第２開口部６６の底付近には第２フォトレジスト膜７２´が残り易くなる。この結果として、この後に第２フォトレジスト膜７２をマスクとして、Ｐ、Ａｓ等のＮ型不純物を第２開口部６６を通じて基板５１にイオン注入する際に、第２フォトレジスト膜７２だけでなく第２開口部６６の底付近に残っている第２フォトレジスト膜７２´もマスクとして作用してしまうために、第２高濃度Ｎ型拡散領域５７Ｂが正常に形成されなくなる。したがって、正常なソース領域又はドレイン領域が形成されなくなるので、製造されるＭＯＳ型トランジスタの閾値電圧Vtのばらつきが大きくなるため、歩留まりの低下を引き起こすことになる。
すなわち、従来のＤＲＡＭの製造方法では、図２４（ａ）、（ｂ）の工程において、非対称トランジスタを形成すべくビット線側の第１高濃度Ｎ型拡散領域５７Ａを露出するゲート開口部である第２開口部６６を再び形成するように新たな第２フォトレジスト膜７２を形成する際に、この第２フォトレジスト膜７２の深さ寸法Ｈ２を先に形成した第１フォトレジスト膜７１の深さ寸法Ｈ１よりも大きいＨ２（Ｈ２＞Ｈ１）に形成しなければならないので、第２開口部６６の底付近には第２フォトレジスト膜７２´が残り易くなる。この結果として、この後に第２フォトレジスト膜７２をマスクとして、Ｐ、Ａｓ等のＮ型不純物を第２開口部６６を通じて基板５１にイオン注入する際に、第２フォトレジスト膜７２だけでなく第２開口部６６の底付近に残っている第２フォトレジスト膜７２´もマスクとして作用してしまうために、第２高濃度Ｎ型拡散領域５７Ｂが正常に形成されなくなる。したがって、正常なソース領域又はドレイン領域が形成されなくなるので、製造されるＭＯＳ型トランジスタの閾値電圧Vtのばらつきが大きくなるため、歩留まりの低下を引き起こすことになる。
この発明は、上述の事情に鑑みてなされたもので、ゲート電極パターニング時に非対称トランジスタを形成するための不純物導入用のゲート開口部を微細に形成する際に、ゲート開口部にレジスト残りが生じるのを回避することができるようにした半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、請求項１記載の発明は、第１導電型の半導体層上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極の一方側の上記半導体層に容量素子が接続される第２導電型の半導体領域が形成される一方、上記ゲート電極の他方側の上記半導体層にビット線が接続される第２導電型の半導体領域が形成され、上記容量素子側の上記第２導電型の半導体領域と上記ビット線側の上記第２導電型の半導体領域とを上記ゲート電極のパターニング時に形成する半導体装置の製造方法に係り、上記容量素子側の上記第２導電型の半導体領域を形成するためのゲート電極パターニング工程と、上記ビット線側の上記第２導電型の半導体領域を形成するためのゲート電極パターニング工程とを個別に行うことを特徴としている。
また、請求項２記載の発明は、請求項１記載の半導体装置の製造方法に係り、上記容量素子側の上記第２導電型の半導体領域を形成するためのゲート電極パターニング工程を、上記ビット線側の上記第２導電型の半導体領域を形成するためのゲート電極パターニング工程よりも先に行うことを特徴としている。
また、請求項３記載の発明は、請求項１記載の半導体装置の製造方法に係り、上記ビット線側の上記第２導電型の半導体領域を形成するためのゲート電極パターニング工程を、上記容量素子側の上記第２導電型の半導体領域を形成するためのゲート電極パターニング工程よりも先に行うことを特徴としている。
また、請求項４記載の発明は、請求項１、２又は３記載の半導体装置の製造方法に係り、上記容量素子側の上記第２導電型の半導体領域を、上記ビット線側の上記第２導電型の半導体領域よりも深く形成することを特徴としている。
また、請求項５記載の発明は、請求項１乃至４のいずれか一に記載の半導体装置の製造方法に係り、上記ビット線側の上記第２導電型の半導体領域を、上記容量素子側の上記第２導電型の半導体領域よりも高不純物濃度に形成することを特徴としている。
また、請求項６記載の発明は、第１導電型の半導体層上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極の一方側の上記半導体層に容量素子が接続される第２導電型の半導体領域が形成される一方、上記ゲート電極の他方側の上記半導体層にビット線が接続される第２導電型の半導体領域が形成され、上記容量素子側の上記第２導電型の半導体領域と上記ビット線側の上記第２導電型の半導体領域とを上記ゲート電極のパターニング時に形成する半導体装置の製造方法に係り、予め上記ビット線を形成すべき略中央位置に溝部を形成した上記第１導電型の半導体層を用意する工程と、上記第１導電型の半導体層に上記容量素子側の上記第２導電型の半導体領域を形成するためのゲート電極パターニング工程と、上記第１導電型の半導体層に上記ビット線側の上記第２導電型の半導体領域を形成するためのゲート電極パターニング工程とを有することを特徴としている。
この発明の半導体装置の製造方法によれば、ゲート電極パターニング時に非対称トランジスタを形成するための不純物導入用のゲート開口部を微細に形成する際に、ゲート開口部にレジスト残りが生じるのを回避することができる。
第１導電型の半導体層上にゲート絶縁膜を介してゲート電極が形成され、ゲート電極の一方側の半導体層に容量素子が接続される第２導電型の半導体領域が形成される一方、ゲート電極の他方側の半導体層にビット線が接続される第２導電型の半導体領域が形成され、容量素子側の第２導電型の半導体領域とビット線側の第２導電型の半導体領域とをゲート電極のパターニング時に形成する構成において、容量素子側の第２導電型の半導体領域を形成するためのゲート電極パターニング工程と、ビット線側の第２導電型の半導体領域を形成するためのゲート電極パターニング工程とを個別に行う。
図１〜図８は、この発明の実施例１である半導体装置の製造方法を工程順に示す工程図である。以下、図１〜図８を参照して、同半導体装置の製造方法を工程順に説明する。なお、該当図において、（ａ）は（ｂ）のＡ−Ａ矢視断面図である。
まず、図１に示すように、例えばＰ型シリコン基板１を用いて、周知のＳＴＩ法等により選択的に二酸化シリコンから成る素子分離用絶縁膜２を形成する。次に、基板１表面に熱酸化法により膜厚が２〜１０ｎｍの二酸化シリコンから成るゲート絶縁膜３を形成した後、ＣＶＤ法等により膜厚が０．２〜１．０μｍの多結晶シリコンから成るゲート導電膜４Ａ及び膜厚が０．３〜１．２μｍの二酸化シリコンから成る第１層間絶縁膜５を順次に形成する。
まず、図１に示すように、例えばＰ型シリコン基板１を用いて、周知のＳＴＩ法等により選択的に二酸化シリコンから成る素子分離用絶縁膜２を形成する。次に、基板１表面に熱酸化法により膜厚が２〜１０ｎｍの二酸化シリコンから成るゲート絶縁膜３を形成した後、ＣＶＤ法等により膜厚が０．２〜１．０μｍの多結晶シリコンから成るゲート導電膜４Ａ及び膜厚が０．３〜１．２μｍの二酸化シリコンから成る第１層間絶縁膜５を順次に形成する。
次に、図２（ａ）、（ｂ）に示すように、全面にフォトレジストを塗布した後、露光、現像を行って、ビット線側のビットコンタクトを接続すべき拡散領域の形成予定領域を露出するために第１層間絶縁膜５の一部を露出するような深さ寸法Ｈ１の所望の形状の第１フォトレジスト膜６を形成する。
次に、図３（ａ）、（ｂ）に示すように、第１フォトレジスト膜６をマスクとして、第１層間絶縁膜５、ゲート導電膜４Ａ及びゲート絶縁膜３を選択的にドライエッチングして、ビット線側のビットコンタクトを接続するＮ型拡散領域の形成予定領域を露出する第１開口部（ゲート開口部）７を形成する。次に、第１フォトレジスト膜６をマスクとして、第１開口部７を通じてＰ、Ａｓ等のＮ型不純物を１×１０12〜１×１０14／ｃｍ2のドーズ量となるように基板１にイオン注入し、次にアニール処理して高濃度Ｎ型拡散領域８を形成する。この高濃度Ｎ型拡散領域８は、この後の工程で形成するビットコンタクトを接続すべき拡散領域となるので、ビット線側の要求条件である低抵抗化を満足するような仕様となるように形成する。このためには、高濃度Ｎ型拡散領域８を比較的浅く形成するのが望ましく、少なくとも後述するように容量素子側に形成する高濃度Ｎ型拡散領域１１よりも深く形成するのが望ましい。
次に、第１フォトレジスト膜６を除去した後、図４（ａ）、（ｂ）に示すように、新たに全面にフォトレジストを塗布した後、露光、現像を行って、容量素子側の容量コンタクトを接続すべき拡散領域の形成予定領域を露出するために第１層間絶縁膜５の一部を露出するような深さ寸法Ｈ１の所望の形状の第２フォトレジスト膜９を形成する。この例では、このように容量素子側の拡散領域を形成するための第２フォトレジスト膜９の深さ寸法を、前述のようなビット線側の拡散領域を形成するための第１フォトレジスト膜６の深さ寸法と同じくＨ１に設定することが特徴になっている。このように第１及び第２のフォトレジスト膜６、９の深さ寸法を等しく形成することにより、後述のように第２フォトレジスト膜９を形成した後に、第２開口部（ゲート開口部）１０を形成する際に、従来の図２４（ａ）、（ｂ）の工程におけるように、第２開口部１０に第２フォトレジスト膜９が残ることはない。
次に、図５（ａ）、（ｂ）に示すように、第２フォトレジスト膜９をマスクとして、第１層間絶縁膜５、残りのゲート導電膜４Ａ、ゲート絶縁膜３を選択的にドライエッチングして、容量素子側の容量コンタクトを接続するＮ型拡散領域の形成予定領域を露出する第２開口部（ゲート開口部）１０を形成する。これによって、残りのゲート導電膜４Ａも所望の形状にパターニングされるのでゲート電極４が形成される。次に、第２フォトレジスト膜９をマスクとして、第２開口部１０を通じてＰ、Ａｓ等のＮ型不純物を１×１０12〜１×１０14／ｃｍ2のドーズ量となるように基板１にイオン注入し、次にアニール処理して高濃度Ｎ型拡散領域１１を形成する。この高濃度Ｎ型拡散領域１１は、この後の工程で形成する容量コンタクトを接続すべき拡散領域となるので、容量素子側の要求条件である電界緩和を満足するような仕様となるように形成する。このためには、高濃度Ｎ型拡散領域１１を比較的深く、少なくともビット線側に形成した高濃度Ｎ型拡散領域８よりも深く形成するのが望ましい。なお、高濃度Ｎ型拡散領域１１を形成する際に、上述したように第２開口部１０に第２フォトレジスト膜９が残ることはないので、第２フォトレジスト膜９をマスクとして、Ｐ、Ａｓ等のＮ型不純物を第２開口部１０を通じて基板１にイオン注入する際に、第２フォトレジスト膜９だけがマスクとして作用するために、高濃度Ｎ型拡散領域１１は正常に形成される。したがって、正常なソース領域又はドレイン領域が形成されるので、製造されるＭＯＳ型トランジスタの閾値電圧Vtのばらつきが抑えられるため、歩留まりを向上させることができるようになる。
次に、図６（ａ）、（ｂ）に示すように、第２フォトレジスト膜９を除去した後、図７に示すように、ＣＶＤ法等により第２開口部７に例えばタングステン（Ｗ）から成る容量コンタクト１２を形成する。次に、この容量コンタクト１２に接続するように、容量素子１３を形成する。これには、まず、容量コンタクト１２に接続するようにＣＶＤ法等により例えば不純物がドープされた多結晶シリコンから成る容量下部電極１４を形成し、次にＣＶＤ法等により例えば窒化シリコン（ＳｉＮ）から成る容量絶縁膜１５を形成し、最後にＣＶＤ法等により例えば窒化チタン（ＴｉＮ）から成る容量上部電極１６を形成することにより、容量素子１３を完成させる。
次に、図８に示すように、ＣＶＤ法等により、全面に二酸化シリコンから成る第２層間絶縁膜１７を形成した後、ドライエッチングにより第２層間絶縁膜１７に高濃度Ｎ型拡散領域９を露出する第３開口部１８を形成する。次に、ＣＶＤ法等により第３開口部１８に例えばＷから成るビットコンタクト１９を形成する。次に、第２層間絶縁膜１７上にビットコンタクト１９と接続するように、ＣＶＤ法等により例えばＴｉ／Ｗ積層膜から成るビット線２０を形成する。次に、ＣＶＤ法等により全面に二酸化シリコンから成る保護絶縁膜２１を形成することにより、図２０に相当したようなＤＲＡＭを完成させる。
上述したような半導体装置の製造方法によれば、ビット線２０側に高濃度Ｎ型拡散領域８を形成するための第１開口部７（ゲート開口部）を形成する第１フォトレジスト膜６と、容量素子１３側に高濃度Ｎ型拡散領域１１を形成するための第２開口部１０（ゲート開口部）を形成する第２フォトレジスト膜９とは、ともに同じ深さ寸法Ｈ１に設ければよいので、特に深くフォトレジスト膜を形成する必要はないので、ゲート開口部にフォトレジスト膜が残ることなくなる。この結果として、各フォトレジスト膜をマスクとして、不純物を各開口部７、１０を通じてイオン注入する際にフォトレジスト膜は開口部に残っていないので、各拡散領域８、１１が正常に形成されるようになる。したがって、正常なソース領域又はドレイン領域が形成されるので、製造されるＭＯＳ型トランジスタの閾値電圧Vtのばらつきが抑えられるため、歩留まりを向上させることができる。
そして、上述したような半導体装置の製造方法により製造されたＤＲＡＭのメモリセルトランジスタ２２は、図８に示すように、ゲート電極４の一方側である容量素子１３側に形成された高濃度Ｎ型拡散領域８と、ゲート電極４の他方側であるビット線２０側に形成された高濃度Ｎ型拡散領域１１とは深さが異なる非対称トランジスタから構成されている。すなわち、容量素子１３側に形成された高濃度Ｎ型拡散領域８は比較的浅く形成されているので、容量素子１３側の要求条件である電界緩和を満足するような仕様となっている。一方、ビット線２０側に形成されら高濃度Ｎ型拡散領域１１は比較的深く形成されているので、ビット線２０側の要求条件である低抵抗化を満足するような仕様となっている。
このように、この例の半導体装置の製造方法によれば、非対称トランジスタから構成されるメモリセルトランジスタ２２を有するＤＲＡＭを製造する場合、容量素子１３側に容量コンタクト１２を接続する高濃度Ｎ型拡散領域９を形成するためのゲート電極パターニング工程と、ビット線２０側にビットコンタクト１９を接続する高濃度Ｎ型拡散領域１１を形成するためのゲート電極パターニング工程とを個別に行うようにしたので、いずれのパターニング工程においても、狭くてかつ深いフォトレジスト膜を形成する必要はなくなる。
したがって、ゲート電極パターニング時に非対称トランジスタを形成するための不純物導入用のゲート開口部を微細に形成する際に、ゲート開口部にレジスト残りが生じるのを回避することができる。
したがって、ゲート電極パターニング時に非対称トランジスタを形成するための不純物導入用のゲート開口部を微細に形成する際に、ゲート開口部にレジスト残りが生じるのを回避することができる。
図９〜図１２は、この発明の実施例２である半導体装置の製造方法の主要工程を示す工程図である。この例の半導体装置の製造方法の構成が、上述の実施例１のそれと大きく異なるところは、容量素子側の容量コンタクトを接続する半導体領域を形成するためのゲート電極パターニング工程を、ビット線側のビットコンタクトを接続する半導体領域を形成するためのゲート電極パターニング工程よりも先に行うようにした点である。以下、図９〜図１２を参照して、同半導体装置の製造方法を工程順に説明する。
まず、図９に示すように、周知のＳＴＩ法等により選択的に二酸化シリコンから成る素子分離用絶縁膜２を形成し、表面に膜厚が２〜１０ｎｍの二酸化シリコンから成るゲート絶縁膜３、膜厚が０．２〜１．０μｍの多結晶シリコンから成るゲート導電膜４Ａ及び膜厚が０．３〜１．２μｍの二酸化シリコンから成る第１層間絶縁膜５を順次に形成したＰ型シリコン基板１を用意する。次に、全面にフォトレジストを塗布した後、露光、現像を行って、容量素子側の容量コンタクトを接続すべき拡散領域の形成予定領域を露出するために第１層間絶縁膜５の一部を露出するような深さ寸法Ｈ１の所望の形状の第１フォトレジスト膜２３を形成する。
まず、図９に示すように、周知のＳＴＩ法等により選択的に二酸化シリコンから成る素子分離用絶縁膜２を形成し、表面に膜厚が２〜１０ｎｍの二酸化シリコンから成るゲート絶縁膜３、膜厚が０．２〜１．０μｍの多結晶シリコンから成るゲート導電膜４Ａ及び膜厚が０．３〜１．２μｍの二酸化シリコンから成る第１層間絶縁膜５を順次に形成したＰ型シリコン基板１を用意する。次に、全面にフォトレジストを塗布した後、露光、現像を行って、容量素子側の容量コンタクトを接続すべき拡散領域の形成予定領域を露出するために第１層間絶縁膜５の一部を露出するような深さ寸法Ｈ１の所望の形状の第１フォトレジスト膜２３を形成する。
次に、図１０に示すように、第１フォトレジスト膜２３をマスクとして、第１層間絶縁膜５、ゲート導電膜４Ａ及びゲート絶縁膜３を選択的にドライエッチングして、容量素子側の容量コンタクトを接続するＮ型拡散領域の形成予定領域を露出する第１開口部（ゲート開口部）２４を形成する。次に、第１フォトレジスト膜２３をマスクとして、第１開口部２４を通じてＰ、Ａｓ等のＮ型不純物を１×１０12〜１×１０14／ｃｍ2のドーズ量となるように基板１にイオン注入し、次にアニール処理して高濃度Ｎ型拡散領域１１を形成する。この高濃度Ｎ型拡散領域１１は、この後の工程で形成する容量コンタクトを接続すべき拡散領域となるので、容量素子側の要求条件である電界緩和を満足するような仕様となるように形成する。このためには、高濃度Ｎ型拡散領域１１を比較的深く、少なくとも後述するようにビット線側に形成する高濃度Ｎ型拡散領域８よりも深く形成するのが望ましい。
なお、高濃度Ｎ型拡散領域１１を形成する際に、上述したように第２開口部１０に第２フォトレジスト膜９が残ることはないので、第２フォトレジスト膜９をマスクとして、Ｐ、Ａｓ等のＮ型不純物を第２開口部１０を通じて基板１にイオン注入する際に、第２フォトレジスト膜９だけがマスクとして作用するために、高濃度Ｎ型拡散領域１１は正常に形成される。したがって、正常なソース領域又はドレイン領域が形成されるので、製造されるＭＯＳ型トランジスタの閾値電圧Vtのばらつきが抑えられるため、歩留まりを向上させることができるようになる。
なお、高濃度Ｎ型拡散領域１１を形成する際に、上述したように第２開口部１０に第２フォトレジスト膜９が残ることはないので、第２フォトレジスト膜９をマスクとして、Ｐ、Ａｓ等のＮ型不純物を第２開口部１０を通じて基板１にイオン注入する際に、第２フォトレジスト膜９だけがマスクとして作用するために、高濃度Ｎ型拡散領域１１は正常に形成される。したがって、正常なソース領域又はドレイン領域が形成されるので、製造されるＭＯＳ型トランジスタの閾値電圧Vtのばらつきが抑えられるため、歩留まりを向上させることができるようになる。
次に、第１フォトレジスト膜２３を除去した後、図１１に示すように、新たに全面にフォトレジストを塗布した後、露光、現像を行って、ビット線側のビットコンタクトを接続すべき拡散領域の形成予定領域を露出するために第１層間絶縁膜５の一部を露出するような深さ寸法Ｈ１の所望の形状の第２フォトレジスト膜２５を形成する。この例では、このようにビット線側の拡散領域を形成するための第２フォトレジスト膜２５の深さ寸法を、前述のような容量素子側の拡散領域を形成するための第１フォトレジスト膜２３の深さ寸法と同じくＨ１に設定することが特徴になっている。このように第１及び第２フォトレジスト膜２３、２５の深さ寸法を等しく形成することにより、後述のように第２フォトレジスト膜２５を形成した後に、第２開口部（ゲート開口部）２６を形成する際に、従来の図２４（ａ）、（ｂ）の工程におけるように、第２開口部２６に第２フォトレジスト膜２５が残ることはない。
次に、図１２に示すように、第２フォトレジスト膜２５をマスクとして、第１層間絶縁膜５、残りのゲート導電膜４Ａ及びゲート絶縁膜３を選択的にドライエッチングして、ビット線側のビットコンタクトを接続するＮ型拡散領域の形成予定領域を露出する第２開口部（ゲート開口部）２６を形成する。これによって、残りのゲート導電膜４Ａも所望の形状にパターニングされるのでゲート電極４が形成される。次に、第２フォトレジスト膜２５をマスクとして、第２開口部２６を通じてＰ、Ａｓ等のＮ型不純物を１×１０12〜１×１０14／ｃｍ2のドーズ量となるように基板１にイオン注入し、次にアニール処理して高濃度Ｎ型拡散領域８を形成する。この高濃度Ｎ型拡散領域８は、この後の工程で形成するビットコンタクトを接続すべき拡散領域となるので、ビット線側の要求条件である低抵抗化を満足するような仕様となるように形成する。このためには、高濃度Ｎ型拡散領域８を比較的浅く形成するのが望ましく、少なくとも容量素子側に形成した高濃度Ｎ型拡散領域１１よりも浅く形成するのが望ましい。なお、高濃度Ｎ型拡散領域８を形成する際に、上述したように第２開口部２６に第２フォトレジスト膜２５が残ることはないので、第２フォトレジスト膜２５をマスクとして、Ｐ、Ａｓ等のＮ型不純物を第２開口部２６を通じて基板１にイオン注入する際に、第２フォトレジスト膜２５だけがマスクとして作用するために、高濃度Ｎ型拡散領域８は正常に形成される。したがって、正常なソース領域又はドレイン領域が形成されるので、製造されるＭＯＳ型トランジスタの閾値電圧Vtのばらつきが抑えられるため、歩留まりを向上させることができるようになる。
以下の工程は、実施例１の図６（ａ）、（ｂ）の工程と略同様な工程を繰り返すことにより、図２０に相当したようなＤＲＡＭを完成させる。
以下の工程は、実施例１の図６（ａ）、（ｂ）の工程と略同様な工程を繰り返すことにより、図２０に相当したようなＤＲＡＭを完成させる。
このように、この例の構成によっても容量素子側の拡散領域とビット線側の拡散領域を形成する順序を逆にした点が異なるだけなので、実施例１と略同様な効果を得ることができる。
図１３〜図１８は、この発明の実施例３である半導体装置の製造方法の主要工程を示す工程図である。この例の半導体装置の製造方法の構成が、上述の実施例１、２のそれと大きく異なるところは、メモリセルトランジスタを溝型トランジスタによる非対称トランジスタから構成するようにした点である。以下、図１３〜図１８を参照して、同半導体装置の製造方法を工程順に説明する。
まず、図１３に示すように、周知のＳＴＩ法等により選択的に二酸化シリコンから成る素子分離用絶縁膜２を形成するとともに、略中央位置に溝部２７を形成し、表面に膜厚が２〜１０ｎｍの二酸化シリコンから成るゲート絶縁膜３、膜厚が０．２〜１．０μｍの多結晶シリコンから成るゲート導電膜４Ａ及び膜厚が０．３〜１．２μｍの二酸化シリコンから成る第１層間絶縁膜５を順次に形成したＰ型シリコン基板２８を用意する。
まず、図１３に示すように、周知のＳＴＩ法等により選択的に二酸化シリコンから成る素子分離用絶縁膜２を形成するとともに、略中央位置に溝部２７を形成し、表面に膜厚が２〜１０ｎｍの二酸化シリコンから成るゲート絶縁膜３、膜厚が０．２〜１．０μｍの多結晶シリコンから成るゲート導電膜４Ａ及び膜厚が０．３〜１．２μｍの二酸化シリコンから成る第１層間絶縁膜５を順次に形成したＰ型シリコン基板２８を用意する。
次に、図１４に示すように、全面にフォトレジストを塗布した後、露光、現像を行って、ビット線側のビットコンタクトを接続すべき拡散領域の形成予定領域を露出するために第１層間絶縁膜５の一部を露出するような深さ寸法Ｈ１の所望の形状の第１フォトレジスト膜３０を形成する。
次に、図１５に示すように、第１フォトレジスト膜３０をマスクとして、第１層間絶縁膜５、ゲート導電膜４Ａ及びゲート絶縁膜３を選択的にドライエッチングして、ビット線側のビットコンタクトを接続するＮ型拡散領域の形成予定領域を露出する第１開口部（ゲート開口部）３１を形成する。次に、第１フォトレジスト膜３０をマスクとして、第１開口部３１を通じてＰ、Ａｓ等のＮ型不純物を１×１０12〜１×１０14／ｃｍ2のドーズ量となるように基板１にイオン注入し、次にアニール処理して高濃度Ｎ型拡散領域８を形成する。この高濃度Ｎ型拡散領域８は、この後の工程で形成するビットコンタクトを接続すべき拡散領域となるので、ビット線側の要求条件である低抵抗化を満足するような仕様となるように形成する。このためには、高濃度Ｎ型拡散領域８を比較的浅く形成するのが望ましく、少なくとも後述するように容量素子側に形成する高濃度Ｎ型拡散領域１１よりも深く形成するのが望ましい。
次に、第１フォトレジスト膜３０を除去した後、図１６に示すように、新たに全面にフォトレジストを塗布した後、露光、現像を行って、容量素子側の容量コンタクトを接続すべき拡散領域の形成予定領域を露出するために第１層間絶縁膜５の一部を露出するような深さ寸法Ｈ１の所望の形状の第２フォトレジスト膜３２を形成する。この例では、このように容量素子側の拡散領域を形成するための第２フォトレジスト膜３２の深さ寸法を、前述のようなビット線側の拡散領域を形成するための第１フォトレジスト膜３０の深さ寸法と同じくＨ１に設定することが特徴になっている。このように第１及び第２のフォトレジスト膜３０、３２の深さ寸法を等しく形成することにより、後述のように第２フォトレジスト膜３２を形成した後に、第２開口部（ゲート開口部）３３を形成する際に、従来の図２４（ａ）、（ｂ）の工程におけるように、第２開口部３３に第２フォトレジスト膜３２が残ることはない。
次に、図１７に示すように、第２フォトレジスト膜３２をマスクとして、第１層間絶縁膜５、残りのゲート導電膜４Ａ、ゲート絶縁膜３を選択的にドライエッチングして、容量素子側の容量コンタクトを接続するＮ型拡散領域の形成予定領域を露出する第２開口部（ゲート開口部）３３を形成する。これによって、残りのゲート導電膜４Ａも所望の形状にパターニングされるのでゲート電極４が形成される。次に、第２フォトレジスト膜３２をマスクとして、第２開口部３３を通じてＰ、Ａｓ等のＮ型不純物を１×１０12〜１×１０14／ｃｍ2のドーズ量となるように基板１にイオン注入し、次にアニール処理して高濃度Ｎ型拡散領域１１を形成する。この高濃度Ｎ型拡散領域１１は、この後の工程で形成する容量コンタクトを接続すべき拡散領域となるので、容量素子側の要求条件である電界緩和を満足するような仕様となるように形成する。このためには、高濃度Ｎ型拡散領域１１を比較的深く、少なくともビット線側に形成した高濃度Ｎ型拡散領域８よりも深く形成するのが望ましい。なお、高濃度Ｎ型拡散領域１１を形成する際に、上述したように第２開口部３３に第２フォトレジスト膜３２が残ることはないので、第２フォトレジスト膜３２をマスクとして、Ｐ、Ａｓ等のＮ型不純物を第２開口部３３を通じて基板１にイオン注入する際に、第２フォトレジスト膜３２だけがマスクとして作用するために、高濃度Ｎ型拡散領域１１は正常に形成される。したがって、正常なソース領域又はドレイン領域が形成されるので、製造されるＭＯＳ型トランジスタの閾値電圧Vtのばらつきが抑えられるため、歩留まりを向上させることができるようになる。
次に、図１８に示すように、第２フォトレジスト膜３２を除去する。以下の工程は、実施例１の図６（ａ）、（ｂ）の工程と略同様な工程を繰り返すことにより、図２０に相当したようなＤＲＡＭを完成させる。なお、この例の半導体装置の製造方法により製造されたＤＲＡＭは、溝部２７の側面のゲート絶縁膜３に隣接した縦方向にチャネルが形成されるようになる。
この例の半導体装置の製造方法によれば、予め溝部２７を設けた基板２８を用いて、この溝部２７の側面のゲート絶縁膜３に隣接して縦方向チャネルを形成するタイプのメモリセルトランジスタを製造するので、実施例１、２に示した製造方法に比べて、容量素子側とビット線側との二度にわたってゲート電極パターニングを行うことで生じ易い目ずれによるゲート寸法バラツキを防止することができる。
このように、この例の構成によっても実施例１、２と略同様な効果を得ることができる。
加えて、この例の構成によれば、二度にわたってゲート電極パターニングを行うことで生じ易い目ずれによるゲート寸法バラツキを防止することができる。
加えて、この例の構成によれば、二度にわたってゲート電極パターニングを行うことで生じ易い目ずれによるゲート寸法バラツキを防止することができる。
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、各実施例では容量素子側及びビット線側にそれぞれ拡散領域を形成する場合は、第１あるいは第２フォトレジスト膜をマスクとして不純物をイオン注入する例で説明したが、イオン注入時にこれら第１あるいは第２フォトレジスト膜は必ずしも必要ではない。すなわち、第１あるいは第２フォトレジスト膜を除去しても、ゲート電極等をマスクとして用いることにより自己整合的に各拡散領域を形成することができる。また、それらの拡散領域を形成する場合にはこの形成を確実にするために予め同ドーズ量の反対導電型の不純物を導入しておくようにしてもよい。また、ゲート絶縁膜、層間絶縁膜、保護絶縁膜としては二酸化シリコンを用いる例で示したが、各絶縁膜としては二酸化シリコンに限らずに、ＳｉＮ、ＢＳＧ(Bron-Silicate Glass)、ＰＳＧ（Phospho-Silicate Glass）、ＢＰＳＧ(Boron-Phospho-Silicate Glass)等の他の絶縁材料を用いてもよい。また、ドレイン領域とソース領域とは、原理的に同じように作用するので相互に入れ替えて動作させることも可能である。また、各半導体層あるいは各半導体領域の導電型はＰ型とＮ型とを入れ替えてもよい。
１、２８ Ｐ型シリコン基板
２ 素子分離用絶縁膜
３ ゲート絶縁膜
４ ゲート電極
４Ａ ゲート導電膜
５ 第１層間絶縁膜
６、２３、３０ 第１フォトレジスト膜
７、２４、３１ 第１開口部（ゲート開口部）
８ 高濃度Ｎ型拡散領域
９、２５、３２ 第２フォトレジスト膜
１０、２６、３３ 第２開口部（ゲート開口部）
１１ 高濃度Ｎ型拡散領域
１２ 容量コンタクト
１３ 容量素子
１４ 容量下部電極
１５ 容量絶縁膜
１６ 容量上部電極
１７ 第２層間絶縁膜
１８ 第３開口部
１９ ビットコンタクト
２０ ビット線
２１ 保護絶縁膜
２２ メモリセルトランジスタ
２７ 溝部
２ 素子分離用絶縁膜
３ ゲート絶縁膜
４ ゲート電極
４Ａ ゲート導電膜
５ 第１層間絶縁膜
６、２３、３０ 第１フォトレジスト膜
７、２４、３１ 第１開口部（ゲート開口部）
８ 高濃度Ｎ型拡散領域
９、２５、３２ 第２フォトレジスト膜
１０、２６、３３ 第２開口部（ゲート開口部）
１１ 高濃度Ｎ型拡散領域
１２ 容量コンタクト
１３ 容量素子
１４ 容量下部電極
１５ 容量絶縁膜
１６ 容量上部電極
１７ 第２層間絶縁膜
１８ 第３開口部
１９ ビットコンタクト
２０ ビット線
２１ 保護絶縁膜
２２ メモリセルトランジスタ
２７ 溝部
Claims (6)
- 第１導電型の半導体層上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極の一方側の前記半導体層に容量素子が接続される第２導電型の半導体領域が形成される一方、前記ゲート電極の他方側の前記半導体層にビット線が接続される第２導電型の半導体領域が形成され、前記容量素子側の前記第２導電型の半導体領域と前記ビット線側の前記第２導電型の半導体領域とを前記ゲート電極のパターニング時に形成する半導体装置の製造方法であって、
前記容量素子側の前記第２導電型の半導体領域を形成するためのゲート電極パターニング工程と、前記ビット線側の前記第２導電型の半導体領域を形成するためのゲート電極パターニング工程とを個別に行うことを特徴とする半導体装置の製造方法。 - 前記容量素子側の前記第２導電型の半導体領域を形成するためのゲート電極パターニング工程を、前記ビット線側の前記第２導電型の半導体領域を形成するためのゲート電極パターニング工程よりも先に行うことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記ビット線側の前記第２導電型の半導体領域を形成するためのゲート電極パターニング工程を、前記容量素子側の前記第２導電型の半導体領域を形成するためのゲート電極パターニング工程よりも先に行うことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記容量素子側の前記第２導電型の半導体領域を、前記ビット線側の前記第２導電型の半導体領域よりも深く形成することを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
- 前記ビット線側の前記第２導電型の半導体領域を、前記容量素子側の前記第２導電型の半導体領域よりも高不純物濃度に形成することを特徴とする請求項１乃至４のいずれか一に記載の半導体装置の製造方法。
- 第１導電型の半導体層上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極の一方側の前記半導体層に容量素子が接続される第２導電型の半導体領域が形成される一方、前記ゲート電極の他方側の前記半導体層にビット線が接続される第２導電型の半導体領域が形成され、前記容量素子側の前記第２導電型の半導体領域と前記ビット線側の前記第２導電型の半導体領域とを前記ゲート電極のパターニング時に形成する半導体装置の製造方法であって、
予め前記ビット線を形成すべき略中央位置に溝部を形成した前記第１導電型の半導体層を用意する工程と、
前記第１導電型の半導体層に前記容量素子側の前記第２導電型の半導体領域を形成するためのゲート電極パターニング工程と、
前記第１導電型の半導体層に前記ビット線側の前記第２導電型の半導体領域を形成するためのゲート電極パターニング工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004045120A JP2005236135A (ja) | 2004-02-20 | 2004-02-20 | 半導体装置の製造方法 |
| US11/061,466 US20050186743A1 (en) | 2004-02-20 | 2005-02-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004045120A JP2005236135A (ja) | 2004-02-20 | 2004-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005236135A true JP2005236135A (ja) | 2005-09-02 |
Family
ID=34858091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004045120A Pending JP2005236135A (ja) | 2004-02-20 | 2004-02-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050186743A1 (ja) |
| JP (1) | JP2005236135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041475A (ja) * | 2004-07-27 | 2006-02-09 | Hynix Semiconductor Inc | メモリ素子及びその製造方法 |
| JP2006165504A (ja) * | 2004-12-03 | 2006-06-22 | Hynix Semiconductor Inc | ゲートリセス構造及びその形成方法 |
| JP2010219326A (ja) * | 2009-03-17 | 2010-09-30 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090012834A (ko) * | 2007-07-31 | 2009-02-04 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101525499B1 (ko) * | 2009-02-27 | 2015-06-03 | 삼성전자주식회사 | 캐패시터 언더 비트라인 구조를 갖는 반도체 소자의 제조방법 |
| JP5661524B2 (ja) * | 2011-03-22 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3169599B2 (ja) * | 1990-08-03 | 2001-05-28 | 株式会社日立製作所 | 半導体装置、その駆動方法、その読み出し方法 |
| US5874340A (en) * | 1996-07-17 | 1999-02-23 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls |
| US6503796B1 (en) * | 2001-07-16 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Method and structure for a top plate design for making capacitor-top-plate to bit-line-contact overlay margin |
| DE102004063025B4 (de) * | 2004-07-27 | 2010-07-29 | Hynix Semiconductor Inc., Icheon | Speicherbauelement und Verfahren zur Herstellung desselben |
-
2004
- 2004-02-20 JP JP2004045120A patent/JP2005236135A/ja active Pending
-
2005
- 2005-02-22 US US11/061,466 patent/US20050186743A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041475A (ja) * | 2004-07-27 | 2006-02-09 | Hynix Semiconductor Inc | メモリ素子及びその製造方法 |
| JP2006165504A (ja) * | 2004-12-03 | 2006-06-22 | Hynix Semiconductor Inc | ゲートリセス構造及びその形成方法 |
| JP2010219326A (ja) * | 2009-03-17 | 2010-09-30 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050186743A1 (en) | 2005-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4773169B2 (ja) | 半導体装置の製造方法 | |
| US6815752B2 (en) | Semiconductor memory device for increasing access speed thereof | |
| US20070296031A1 (en) | Semiconductor device and manufacture method thereof | |
| KR100292943B1 (ko) | 디램장치의제조방법 | |
| JP2012099793A (ja) | 半導体装置及びその製造方法 | |
| JP2009158591A (ja) | 半導体装置およびその製造方法 | |
| JP2002184958A (ja) | 半導体装置およびその製造方法 | |
| JP2015053337A (ja) | 半導体装置及びその製造方法 | |
| US20090001437A1 (en) | Integrated Circuit Devices Including Recessed Conductive Layers and Related Methods | |
| JP2004274025A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20040027269A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2006310576A (ja) | 半導体装置およびその製造方法 | |
| JP2006203128A (ja) | 半導体記憶装置及びその製造方法 | |
| US20080116496A1 (en) | Integrating a DRAM with an SRAM having butted contacts and resulting devices | |
| JP5190205B2 (ja) | 半導体素子の製造方法 | |
| US7569893B2 (en) | Method of fabricating semiconductor device and semiconductor device fabricated thereby | |
| JPH03171663A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3974930B2 (ja) | 半導体構造およびその処理方法 | |
| US20080048230A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20050186743A1 (en) | Method for manufacturing semiconductor device | |
| US6642093B2 (en) | Method for manufacturing a semiconductor device | |
| JP4529024B2 (ja) | 半導体装置およびその製造方法 | |
| KR20050002075A (ko) | 반도체소자 제조 방법 | |
| JP2014120652A (ja) | 半導体装置の製造方法 | |
| JP2008153439A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |