KR20010078577A - 디램셀 형성방법 - Google Patents

디램셀 형성방법 Download PDF

Info

Publication number
KR20010078577A
KR20010078577A KR1020000005945A KR20000005945A KR20010078577A KR 20010078577 A KR20010078577 A KR 20010078577A KR 1020000005945 A KR1020000005945 A KR 1020000005945A KR 20000005945 A KR20000005945 A KR 20000005945A KR 20010078577 A KR20010078577 A KR 20010078577A
Authority
KR
South Korea
Prior art keywords
polysilicon
gate
etched
gate structure
layer
Prior art date
Application number
KR1020000005945A
Other languages
English (en)
Inventor
박성계
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000005945A priority Critical patent/KR20010078577A/ko
Publication of KR20010078577A publication Critical patent/KR20010078577A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 디램셀 형성방법에 관한 것으로, 종래 디램셀 형성방법은 게이트간의 거리가 근접하므로 채널마진 확보를 위해 낮은 에너지로 반도체기판 상에 이온을 주입하는데, 그 결과 형성되는 소스/드레인영역은 그 깊이가 얕고, 단면에서 본 경사가 가파르게 되어 노드콘택의 전계가 증가하고, 접합누설특성이 나빠져 결과적으로 디램의 리프레시특성을 저하시키는 문제점이 있었다. 따라서, 본 발명은 트랜치가 형성된 반도체기판 상부에 제 1절연막을 증착하고, 이를 평탄화한 후 상기 반도체기판 및 제 1절연막 상부전면에 게이트산화막을 증착하는 제 1공정과; 상기 형성한 게이트산화막 상부에 차례로 폴리실리콘, 텅스텐실리사이드, 캡절연막을 형성한 후 상기 형성한 캡절연막, 텅스텐실리사이드를 게이트의 위치에 맞도록 차례로 사진식각방식으로 식각하고 잔류하는 캡절연막을 마스크로 상기 폴리실리콘의 일부를 식각 하여 게이트 구조물을 형성하는 제 2공정과; 상기 형성한 구조 상부전면에 질화막을 증착한 후 식각하여 상기 게이트 구조물의 측면에 질화막측벽을 형성하고, 상기 형성한 게이트 구조물 및 질화막측벽을 마스크로 하고 활성영역 상부에 잔류하는 폴리실리콘을 버퍼막으로 상기 반도체기판상에 높은 에너지로 이온을 주입하여 소스/드레인영역을 형성하는 제 3공정과; 상기 게이트 구조물 및 질화막측벽을 마스크로 드러난 폴리실리콘을 식각하여 제거한 후 상기 과정을 통해 게이트 구조물 측면에 드러난 폴리실리콘을 산화하여 산화영역을 형성하는 제 4공정과; 상기 형성한 구조물 상부에 제 2절연막을 형성하고, 이를 식각하여 상기 형성한 게이트 구조물의 측면에 측벽을 형성하면서 측벽 외부의 게이트산화막을 제거한 후 상기 구조 상부전면에 도전성물질을 형성하고, 상기 소스/드레인영역에 각각 접촉하는 도전성물질이 서로 단락되지 않으면서 잔류하도록 식각하여 노드콘택을 형성하는 제 5공정을 포함하여 이루어지는 디램셀 형성방법을 통해 폴리실리콘막을 버퍼막으로 사용하고, 게이트 측면에 질화막 측벽을 한번 더 형성해 줌으로써 높은 에너지의 이온주입을 통한 깊고 넓은 소스/드레인영역을 형성하면서도 채널마진을 유지할 수 있도록 하여 노드콘택의 전계 및 접합누설 특성을 향상시켜 디램의 리프레시 특성을 향상시킬 수 있는 효과가 있다.

Description

디램셀 형성방법{DYNAMIC RANDOM ACCESS MEMORY CELL FORMING METHOD}
본 발명은 디램셀 형성방법에 관한 것으로, 특히 높은 에너지로 이온을 주입하여 깊은 소스/드레인 영역을 형성함으로써 셀 노드접합의 전계를 완화하고 접합누설특성을 개선하여 디램셀의 리프레시 특성을 향상시키기에 적당하도록 한 디램셀 형성방법에 관한 것이다.
종래 디램셀 형성방법의 일실시예를 도 1a 내지 도 1d의 수순단면도를 참고하여 설명하면 다음과 같다.
트랜치가 형성된 반도체기판(1) 상부에 제 1절연막(2)을 증착하고, 이를 평탄화한 후 상기 반도체기판(1) 및 제 1절연막(2) 상부전면에 게이트산화막(3)을 증착하는 제 1공정과; 상기 형성한 게이트산화막(3) 상부에 차례로 폴리실리콘(4), 텅스텐실리사이드(5), 캡절연막(6)을 형성한 후 상기 형성한 캡절연막(6), 텅스텐실리사이드(5), 폴리실리콘(4)을 게이트의 위치에 맞도록 사진식각방식으로 식각하여 게이트를 형성하고, 상기 형성한 게이트를 마스크로 상기 반도체기판(1)상에 이온을 주입하여 소스/드레인영역(7)을 형성하는 제 2공정과; 상기 형성한 구조 상부전면에 제 2절연막(8)을 형성하는 제 3공정(8)과; 상기 형성한 제 2절연막(8)을 식각하여 상기 형성한 게이트의 측면에 측벽을 형성하고 측벽 외부의 게이트산화막(3)을 제거한 후 상기 구조 상부전면에 도전성물질을 형성하고, 상기 소스/드레인영역(7)에 접촉하는 도전성물질이 서로 단락되지 않으면서 잔류하도록식각하여 노드콘택(9)을 형성하는 제 4공정으로 이루어진다.
먼저, 도 1a에 도시한 바와 같이 반도체기판(1) 상부에 비활성영역을 정의하고 그 부분을 식각하여 트랜치를 형성한 후 그 상부에 희생산화막을 증착하고, 활성영역에 트랜지스터의 문턱전압 조절을 위한 이온을 주입한다.
그리고, 상기 희생산화막을 제거한 다음 반도체기판(1) 상부에 제 1절연막(2)을 증착하고, 이를 평탄화한 후 상기 반도체기판(1) 및 제 1절연막(2) 상부전면에 게이트산화막(3)을 증착한다.
그 다음, 도 1b에 도시한 바와 같이 상기 형성한 게이트산화막(3) 상부에 차례로 도핑된 폴리실리콘(4), 텅스텐실리사이드(5), 캡절연막(6)을 형성한 후 상기 형성한 캡절연막(6), 텅스텐실리사이드(5), 폴리실리콘(4)을 게이트의 위치에 맞도록 사진식각방식으로 식각하여 게이트를 형성하고, 상기 형성한 게이트를 마스크로 상기 반도체기판(1)상에 이온을 주입하여 소스/드레인영역(7)을 형성한다.
이때, 상기 게이트간의 거리가 근접하므로 채널마진 확보를 위해 낮은 에너지로 반도체기판(1)상에 이온을 주입하는데, 그 결과 형성되는 소스/드레인영역(7)은 그 깊이가 얕고, 단면에서 본 경사가 가파르게 된다.
그 다음, 도 1c에 도시한 바와 같이 상기 형성한 구조 상부전면에 제 2절연막(8)을 형성한다.
그 다음, 도 1d에 도시한 바와 같이 상기 형성한 제 2절연막(8)을 식각하여 상기 형성한 게이트의 측면에 측벽을 형성하고 측벽 외부의 게이트산화막(3)을 제거한 후 상기 구조 상부전면에 도전성물질을 형성하고 상기 소스/드레인영역(7)에접촉하는 도전성물질이 서로 단락되지 않으면서 잔류하도록 식각하여 노드콘택(9)을 형성한다.
상기 쌍을 이루면서 형성되는 노드콘택(9)중 일측은 후속 공정에서 비트라인이 연결되고, 타측은 커패시터가 형성되어 디램셀의 역할을 하게된다.
상기한 바와 같은 종래 디램셀 형성방법은 게이트간의 거리가 근접하므로 채널마진 확보를 위해 낮은 에너지로 반도체기판 상에 이온을 주입하는데, 그 결과 형성되는 소스/드레인영역은 그 깊이가 얕고, 단면에서 본 경사가 가파르게 되어 노드콘택의 전계가 증가하고, 접합누설특성이 나빠져 결과적으로 디램의 리프레시특성을 저하시키는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 채널마진을 유지하면서도 깊고 넓은 소스/드레인영역을 형성함으로써 노드콘택의 전계 및 접합누설 특성을 향상시켜 디램의 리프레시 특성을 개선하도록 한 디램셀 형성방법을 제공하는데 있다.
도 1은 종래 디램셀 형성방법을 보인 수순단면도.
도 2는 본 발명 일실시예의 수순단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
21 : 반도체기판 22 : 제 1절연막
23 : 게이트산화막 24 : 폴리실리콘
25 : 텅스텐실리사이드 26 : 캡절연막
27 : 질화막측벽 28 : 소스/드레인영역
29 : 산화영역 30 : 제 2절연막
31 : 노드콘택
상기한 바와 같은 본 발명의 목적을 달성하기 위한 디램셀 형성방법은 트랜치가 형성된 반도체기판 상부에 제 1절연막을 증착하고, 이를 평탄화한 후 상기 반도체기판 및 제 1절연막 상부전면에 게이트산화막을 증착하는 제 1공정과; 상기 형성한 게이트산화막 상부에 차례로 폴리실리콘, 텅스텐실리사이드, 캡절연막을 형성한 후 상기 형성한 캡절연막, 텅스텐실리사이드를 게이트의 위치에 맞도록 차례로사진식각방식으로 식각하고 잔류하는 캡절연막을 마스크로 상기 폴리실리콘의 일부를 식각 하여 게이트 구조물을 형성하는 제 2공정과; 상기 형성한 구조 상부전면에 질화막을 증착한 후 식각하여 상기 게이트 구조물의 측면에 질화막측벽을 형성하고, 상기 형성한 게이트 구조물 및 질화막측벽을 마스크로 하고 활성영역 상부에 잔류하는 폴리실리콘을 버퍼막으로 상기 반도체기판상에 높은 에너지로 이온을 주입하여 소스/드레인영역을 형성하는 제 3공정과; 상기 게이트 구조물 및 질화막측벽을 마스크로 드러난 폴리실리콘을 식각하여 제거한 후 상기 과정을 통해 게이트 구조물 측면에 드러난 폴리실리콘을 산화하여 산화영역을 형성하는 제 4공정과; 상기 형성한 구조물 상부에 제 2절연막을 형성하고, 이를 식각하여 상기 형성한 게이트 구조물의 측면에 측벽을 형성하면서 측벽 외부의 게이트산화막을 제거한 후 상기 구조 상부전면에 도전성물질을 형성하고, 상기 소스/드레인영역에 각각 접촉하는 도전성물질이 서로 단락되지 않으면서 잔류하도록 식각하여 노드콘택을 형성하는 제 5공정으로 이루어지는 것을 특징으로한다.
상기한 바와 같은 본 발명에 의한 디램셀 형성방법을 도 2a 내지 도 2e에 도시한 수순단면도를 일 실시예로하여 상세히 설명하면 다음과 같다.
먼저, 도 2a에 도시한 바와 같이 반도체기판(21) 상부에 비활성영역을 정의하고 그 부분을 식각하여 트랜치를 형성한 후 그 상부에 희생산화막을 증착하고, 활성영역에 트랜지스터의 문턱전압 조절을 위한 이온을 주입한다.
그리고, 상기 희생산화막을 제거한 다음 반도체기판(21) 상부에 제 1절연막(22)을 증착하고, 이를 평탄화한 후 상기 반도체기판(21) 및 제1절연막(22) 상부전면에 게이트산화막(23)을 증착한다.
그 다음, 도 2b에 도시한 바와 같이 상기 형성한 게이트산화막(23) 상부에 차례로 폴리실리콘(24), 텅스텐실리사이드(25), 캡절연막(26)을 형성한 후 상기 형성한 캡절연막(26), 텅스텐실리사이드(25)를 게이트의 위치에 맞도록 차례로 사진식각방식으로 식각하고 잔류하는 캡절연막(26)을 마스크로 상기 폴리실리콘(24)의 일부를 식각 하여 게이트 구조물을 형성한다.
이때, 상기 폴리실리콘(24)을 식각하면서 100~200Å정도를 남겨 이온주입에 대한 버퍼막으로 사용할 수 있도록 한다.
그 다음, 도 2c에 도시한 바와 같이 상기 형성한 구조 상부전면에 질화막을 증착한 후 식각하여 상기 게이트 구조물의 측면에 질화막측벽(27)을 형성하고, 상기 형성한 게이트 구조물 및 질화막측벽(27)을 마스크로 하고 활성영역 상부에 잔류하는 폴리실리콘(24)을 버퍼막으로 상기 반도체기판(21)상에 높은 에너지로 이온을 주입하여 소스/드레인영역(28)을 형성한다.
이때, 상기와 같은 질화막측벽(27)에 의해 게이트 하부 반도체기판(21)상에 채널마진 여유가 커지게 되고, 이에 따라 30~60KeV의 높은 에너지로 주입한 이온이 확산하더라도 채널이 줄어들지 않게 되므로 깊고 넓은 소스/드레인영역(28)을 형성할 수 있다.
그 다음, 도 2d에 도시한 바와 같이 상기 게이트 구조물 및 질화막측벽(27)을 마스크로 드러난 폴리실리콘(24)을 식각하여 제거한 후 상기 과정으로 게이트 구조물 측면에 드러난 폴리실리콘(24)을 산화하여 산화영역(29)을 형성한다.
이때, 상기와 같이 질화막측벽(27) 하부, 게이트 측면에 드러난 폴리실리콘(24)은 인접한 게이트와 단락을 발생시킬 우려가 있으므로 그 부분을 산화 함으로써 절연성을 보장할 수 있다.
그 다음, 도 2c에 도시한 바와 같이 상기 형성한 구조물 상부에 제 2절연막(30)을 형성하고, 이를 식각하여 상기 형성한 게이트 구조물의 측면에 측벽을 형성하면서 측벽 외부의 게이트산화막(23)을 제거한 후 상기 구조 상부전면에 도전성물질을 형성하고, 상기 소스/드레인영역(28)에 각각 접촉하는 도전성물질이 서로 단락되지 않으면서 잔류하도록 식각하여 노드콘택(31)을 형성하는 제 5공정으로 이루어진다.
상기한 바와 같은 본 발명 디램셀 형성방법은 폴리실리콘막을 버퍼막으로 사용하고, 게이트 측면에 질화막 측벽을 한번 더 형성해 줌으로써 높은 에너지의 이온주입을 통한 깊고 넓은 소스/드레인영역을 형성하면서도 채널마진을 유지할 수 있도록 하여 노드콘택의 전계 및 접합누설 특성을 향상시켜 디램의 리프레시 특성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 트랜치가 형성된 반도체기판 상부에 제 1절연막을 증착하고, 이를 평탄화한 후 상기 반도체기판 및 제 1절연막 상부전면에 게이트산화막을 증착하는 제 1공정과; 상기 형성한 게이트산화막 상부에 차례로 폴리실리콘, 텅스텐실리사이드, 캡절연막을 형성한 후 상기 형성한 캡절연막, 텅스텐실리사이드를 게이트의 위치에 맞도록 차례로 사진식각방식으로 식각하고 잔류하는 캡절연막을 마스크로 상기 폴리실리콘의 일부를 식각 하여 게이트 구조물을 형성하는 제 2공정과; 상기 형성한 구조 상부전면에 질화막을 증착한 후 식각하여 상기 게이트 구조물의 측면에 질화막측벽을 형성하고, 상기 형성한 게이트 구조물 및 질화막측벽을 마스크로 하고 활성영역 상부에 잔류하는 폴리실리콘을 버퍼막으로 상기 반도체기판상에 높은 에너지로 이온을 주입하여 소스/드레인영역을 형성하는 제 3공정과; 상기 게이트 구조물 및 질화막측벽을 마스크로 드러난 폴리실리콘을 식각하여 제거한 후 상기 과정을 통해 게이트 구조물 측면에 드러난 폴리실리콘을 산화하여 산화영역을 형성하는 제 4공정과; 상기 형성한 구조물 상부에 제 2절연막을 형성하고, 이를 식각하여 상기 형성한 게이트 구조물의 측면에 측벽을 형성하면서 측벽 외부의 게이트산화막을 제거한 후 상기 구조 상부전면에 도전성물질을 형성하고, 상기 소스/드레인영역에 각각 접촉하는 도전성물질이 서로 단락되지 않으면서 잔류하도록 식각하여 노드콘택을 형성하는 제 5공정을 포함하여 이루어지는 것을 특징으로 하는 디램셀 형성방법.
  2. 제 1항에 있어서, 상기 제 2공정에서 폴리실리콘을 일부만 식각하고, 100~200Å정도를 남겨 이온주입에 대한 버퍼막으로 사용할 수 있도록 하는 것을 특징으로하는 디램셀 형성방법.
  3. 제 1항에 있어서, 상기 제 3공정에서 반도체기판상에 30~60KeV의 에너지로 이온을 주입하여 소스/드레인영역을 형성하는 것을 특징으로하는 디램셀 형성방법.
KR1020000005945A 2000-02-09 2000-02-09 디램셀 형성방법 KR20010078577A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000005945A KR20010078577A (ko) 2000-02-09 2000-02-09 디램셀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000005945A KR20010078577A (ko) 2000-02-09 2000-02-09 디램셀 형성방법

Publications (1)

Publication Number Publication Date
KR20010078577A true KR20010078577A (ko) 2001-08-21

Family

ID=19644888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000005945A KR20010078577A (ko) 2000-02-09 2000-02-09 디램셀 형성방법

Country Status (1)

Country Link
KR (1) KR20010078577A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499158B1 (ko) * 2003-02-28 2005-07-01 삼성전자주식회사 상부면적이 확장된 확장형 게이트 및 이를 구비하는반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499158B1 (ko) * 2003-02-28 2005-07-01 삼성전자주식회사 상부면적이 확장된 확장형 게이트 및 이를 구비하는반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US6285061B1 (en) Structure and method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel
KR100379612B1 (ko) 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
KR101095817B1 (ko) 반도체 소자 및 그의 제조 방법
KR100712989B1 (ko) 리세스 채널 및 비대칭접합 구조를 갖는 반도체 소자의제조방법
KR20000003874A (ko) 트렌치 격리의 제조 방법 및 그 구조
KR20040027269A (ko) 반도체 장치 및 그 제조 방법
US20070032033A1 (en) Connecting structure and method for manufacturing the same
US7354827B2 (en) Transistor having asymmetric channel region, semiconductor device including the same, and method of fabricating semiconductor device including the same
KR20030040919A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100281124B1 (ko) 반도체소자 및 그의 제조방법
KR100399526B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR20050045715A (ko) 리세스 채널 모오스 트렌지스터를 갖는 반도체 장치의제조 방법
KR100671633B1 (ko) 반도체 소자 및 그의 제조방법
KR100623591B1 (ko) 메모리소자 및 그의 제조 방법
KR100319642B1 (ko) 트랜지스터 형성방법
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR20010078577A (ko) 디램셀 형성방법
KR20040016496A (ko) 반도체 소자의 스페이서 형성방법 및 이를 이용한 반도체소자의 제조방법
US20070004188A1 (en) Method for fabricating semiconductor device
KR100265370B1 (ko) 디램제조방법
KR100541697B1 (ko) 디램의 셀 트랜지스터 제조방법
KR100721189B1 (ko) 디램 셀 트랜지스터 제조 방법
KR930008538B1 (ko) 사이드월 폴리실리콘을 사용한 셀프 ldd셀 제조방법
KR950012551B1 (ko) 디램 셀의 구조 및 제조방법
KR20010046068A (ko) 반도체 메모리 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid