KR100721189B1 - 디램 셀 트랜지스터 제조 방법 - Google Patents

Abstract

본 발명은 디램 셀 트랜지스터 제조 방법에 관한 것으로, 게이트를 패터닝 한 후 이온을 주입하여 소오스/드레인을 형성하고, 게이트 사이드월 또는 콘택부 형성시에 오버 에치를 통해 셀 웰 표면의 손실을 증가시킨 후 n-폴리 실리콘 증착전에 베리어 월을 형성하여 게이트 가장자리부로의 확산 효과를 방지함으로써 채널 길이가 증가되어 게이트 가장자리부의 일렉트릭 필드 감소시켜 트랩 어시스트드 터널링 누설전류를 감소시킬 수 있는 이점이 있다.

디램, 셀, 트랜지스터, 트랩전위, n-폴리 실리콘

Description

디램 셀 트랜지스터 제조 방법{Method For Manufacturing DRAM Cell Transistor}

도1a 내지 도1d는 종래 기술에 의한 디램 셀 트랜지스터 제조 방법을 나타낸 단면도들이다.

도2a 내지 도2e는 본 발명에 의한 디램 셀 트랜지스터 제조 방법을 나타낸 단면도들이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 절연막 11 : 셀 웰

12 : 게이트 산화막 13 : 게이트 전극

14 : 질화막 15 : 소오스/드레인

16 : 소오스/드레인 표면 17 : 게이트 사이드월

18 : 제 1 베리어 사이드월 19 : ILD 산화막

20 : n-폴리 실리콘 21 : 제 2 베리어 사이드 월

22 : 폴리 실리콘

본 발명은 디램 셀 트랜지스터 제조 방법에 관한 것으로, 게이트를 패터닝 한 후 이온을 주입하여 소오스/드레인을 형성하고, 게이트 사이드월 또는 콘택부 형성시에 오버 에치를 통해 셀 웰 표면의 손실을 증가시킨 후 n-폴리 실리콘 증착전에 베리어 월을 형성하여 게이트 가장자리부로의 확산 효과를 방지함으로써 채널 길이가 증가되어 게이트 가장자리부의 일렉트릭 필드 감소시켜 트랩 어시스트드 터널링 누설전류를 감소시킬 수 있는 디램 셀 트랜지스터 제조 방법을 나타낸 것이다.

일반적으로, 디램(dynamic random access memory)은 필드산화막 등의 분리구조를 기판에 형성하여 소자형성영역을 정의하고, 그 소자형성영역에 모스 트랜지스터를 제조한 후, 상기 모스 트랜지스터의 드레인에 접속되는 커패시터를 형성함과아울러 상기 모스 트랜지스터의 소스에 비트라인을 접속하여 제조되는 다수의 셀 트랜지스터를 포함하여 구성된다. 그 특성으로는 커패시터를 사용하여 전기적인 신호를 저장함으로써 자연방전에 의한 데이터의 손실을 방지하기 위해 일정한 시간마다 저장된 데이터를 다시 리프레시(refresh)해야 하며, 이와 같은 종래 디램의 셀 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1d는 종래 기술에 의한 디램 셀 트랜지스터 제조 방법을 나타낸 단면도 들이다.

먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 포토레지스트(도면 미도시)를 도포하고, 노광 및 현상하여 상기 기판(1)의 일부영역을 노출시키는 패턴을 형성하고, 그 패턴이 형성된 포토레지스트를 식각마스크로 사용하는 건식식각공정으로 상기 노출된 기판(1)의 상부를 식각하여 트랜치구조를 형성한다.

그 다음, 상기 트랜치구조가 형성된 기판(1)의 상부에 패드산화막(2)을 얇게 증착한다. 이때의 패드산화막(2)중 트랜치구조가 형성되지 않은 기판(1)의 상부영역에 증착된 영역은 게이트산화막과 이온주입시 버퍼로 사용할 수도 있다.

그 다음, 도1b에 도시한 바와 같이 상기 패드산화막(2)의 상부에 상기 트랜치구조가 채워질수 있도록 산화막을 충분히 두껍게 증착하고, 그 증착된 산화막을 평탄화하여 상기 패드산화막(2)을 노출시켜, 상기 트랜치구조 내에 위치하는 필드산화막(3)을 형성한다.

그 다음, 도1c에 도시한 바와 같이 상기 패드산화막(2)의 상부에 다결정실리콘을 증착하고, 사진식각공정을 통해 패터닝하여 상기 필드산화막(3) 사이의 기판(1) 상부중앙영역에 위치하는 게이트전극(4)을 형성한다. 이때, 상기 게이트전극의패턴과 동일한 높이의 패턴을 상기 필드산화막(3)의 상부에도 형성하여 이후의 공정에서 단차발생을 줄인다.

그 다음, 상기 게이트 전극(4)의 측면 기판(1) 하부에 불순물 이온을 주입하여 N형의 소스 및 드레인(5)을 형성한다.

그 다음, 도1d에 도시한 바와 같이 상기 기판(1)상에 형성된 게이트 전극(4)과 필드산화막(3)의 상부에 형성된 게이트패턴의 상부 및 측면에 산화막(6)을 형성 하여 이후의 공정으로 인해 게이트전극에 손상을 주는 것을 방지한다.

그 다음, 상기 산화막(6)과 노출된 소스 및 드레인(5)의 상부전면에 다결정실리콘을 증착하고, 패터닝하여 상기 산화막(6) 사이에 노출된 소스 및 드레인(5) 각각에 접속되는 플러그(7)를 형성한다.

상기 도1d에 도시한 바와 같이 N형의 소스 및 드레인(5)과 P형의 기판(1)이 접하는 면에는 공핍영역(DEPLETION)이 형성되며, 상기 트랜치구조를 형성하는 과정에서 상기 필드산화막(3)과 기판(1)의 계면에는 트랩준위가 존재하게 되어, 결국 트랩이 공핍영역 내에 존재하여 열 전자발생 및 재결합(thermal generation/ recombination) 전류의 소스로 작용하여 누설전류가 발생하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 디램 셀 트랜지스터 제조 방법에 관한 것으로, 게이트를 패터닝 한 후 이온을 주입하여 소오스/드레인을 형성하고, 게이트 사이드월 또는 콘택부 형성시에 오버 에치를 통해 셀 웰 표면의 손실을 증가시킨 후 n-폴리 실리콘 증착전에 베리어 월을 형성하여 게이트 가장자리부로의 확산 효과를 방지함으로써 채널 길이가 증가되어 게이트 가장자리부의 일렉트릭 필드 감소시켜 트랩 어시스트드 터널링 누설전류를 감소시킬 수 있는 디램 셀 트랜지스터 제조 방법을 제공하는 것이다.

상기와 같은 목적을 실현하기 위한 본 발명은 디램 셀 트랜지스터 제조 방법에 있어서, 기판상에 절연부와 셀 웰을 형성 한 후 셀 웰 상부에 게이트 산화막을 성장시키고, 게이트 전극과 질화막을 증착하고 마스크를 이용하여 게이트를 패터닝하는 단계와, 상기 셀 웰에 이온을 주입하여 소오스/드레인을 형성하는 단계와, 상기 소오스/드레인이 형성된 결과물에 질화막을 이용하여 게이트 사이드월을 형성하고 소오스/드레인 표면을 오버 에치 시키는 단계와, 상기 소오스/드레인이 오버 에치된 결과물에 질화막을 증착한후 식각하여 제 1 베리어 사이드월을 형성하는 단계와, 상기 제 1 베리어 사이드월이 형성된 결과물 상에 ILD 산화막을 증착한 후 마스크를 이용하여 콘택홀의 ILD 산화막을 제거하는 단계와, 상기 ILD 산화막이 제거된 콘택홀에 하이 도핑된 n-폴리 실리콘을 채워 콘택부를 형성하는 단계와, 상기 콘택부의 n-폴리 실리콘을 마스크를 이용하여 제거하고 소오스/드레인을 오버 에치하는 단계와, 상기 콘택부 내부에만 절연막을 이용하여 원통형의 제 2 베리어 사이드 월을 형성하고, 하이 도핑된 폴리시리콘을 채워 콘택을 형성하는 단계로 구성되는 것을 특징으로 하는 디램 셀 트랜지스터 제조 방법에 관한 것이다.

이때, 상기 게이트 사이드월을 형성하고 소오스/드레인 표면을 오버 에치 시키는 단계는 100~1000Å의 두께의 셀 웰을 오버 에치시키고, 상기 ILD 산화막이 제거된 콘택홀에 하이 도핑된 n-폴리 실리콘을 채워 콘택부를 형성하는 단계는 1e20~1e22로 하이 도핑된 n-폴리 실리콘 사용하는 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도2a 내지 도2e는 본 발명에 의한 디램 셀 트랜지스터 제조 방법을 나타낸 단면도들이다.

먼저 도2a에 도시된 바와 같이 기판(미도시함)상에 절연부(10)와 셀 웰(11)을 형성 한 후 셀 웰(11) 상부에 게이트 산화막(12)을 성장시킨 후 게이트 전극(13)과 질화막(14)을 증착하고 마스크(미도시함)를 이용하여 게이트를 패터닝한 후 이온 주입하여 소오스/드레인(15)을 형성한다.

그리고 도2b에 도시된 바와 같이 질화막을 이용하여 게이트 사이드월(16)을 형성하고 소오스/드레인 표면(17)을 100~1000Å의 깊이로 오버 에치 시킨 후 도2c에 도시된 바와 같이 질화막을 50~500Å 증착한후 식각하여 제 1 베리어 사이드월(18)을 형성한다.

이어서 도2d에 도시된 바와 같이 ILD(Inter Layer Dielectric:19)산화막을 증착한 후 마스크(미도시함)를 이용하여 콘택홀의 ILD 산화막을 제거하고, 1e20~1e22로 하이 도핑된 n-폴리 실리콘을 채워 콘택부(20)를 형성하고, 도2e에 도시된 바와 같이 콘택홀을 마스크(미도시함)를 이용하여 콘택부(20)의 n-폴리 실리콘을 제거하고 소오스/드레인을(15) 100~1000Å 오버 에치한 후 콘택부(20) 내부에만 절연막을 이용하여 원통형의 제 2 베리어 사이드 월(21)을 10~500Å 형성하고, 하이 도핑된 폴리시리콘(22)을 채워 콘택을 형성한다.

상기한 바와 같이 본 발명은 디램 셀 트랜지스터 제조 방법에 관한 것으로, 게이트를 패터닝 한 후 이온을 주입하여 소오스/드레인을 형성하고, 게이트 사이드월 또는 콘택부 형성시에 오버 에치를 통해 셀 웰 표면의 손실을 증가시킨 후 n-폴리 실리콘 증착전에 베리어 월을 형성하여 게이트 가장자리부로의 확산 효과를 방지함으로써 채널 길이가 증가되어 게이트 가장자리부의 일렉트릭 필드 감소시켜 트랩 어시스트드 터널링 누설전류를 감소시킬 수 있는 이점이 있다.

Claims (3)

1. 디램 셀 트랜지스터 제조 방법에 있어서,

   기판상에 절연부와 셀 웰을 형성 한 후 셀 웰 상부에 게이트 산화막을 성장시키고, 게이트 전극과 질화막을 증착하고 마스크를 이용하여 게이트를 패터닝하는 단계와,

   상기 셀 웰에 이온을 주입하여 소오스/드레인을 형성하는 단계와,

   상기 소오스/드레인이 형성된 결과물에 질화막을 이용하여 게이트 사이드월을 형성하고 소오스/드레인 표면을 오버 에치 시키는 단계와,

   상기 소오스/드레인이 오버 에치된 결과물에 질화막을 증착한후 식각하여 제 1 베리어 사이드월을 형성하는 단계와,

   상기 제 1 베리어 사이드월이 형성된 결과물 상에 ILD 산화막을 증착한 후 마스크를 이용하여 콘택홀의 ILD 산화막을 제거하는 단계와,

   상기 ILD 산화막이 제거된 콘택홀에 하이 도핑된 n-폴리 실리콘을 채워 콘택부를 형성하는 단계와,

   상기 콘택부의 n-폴리 실리콘을 마스크를 이용하여 제거하고 소오스/드레인을 오버 에치하는 단계와,

   상기 콘택부 내부에만 절연막을 이용하여 원통형의 제 2 베리어 사이드 월을 형성하고, 하이 도핑된 폴리시리콘을 채워 콘택을 형성하는 단계,

   로 구성되는 것을 특징으로 하는 디램 셀 트랜지스터 제조 방법.
2. 제 1항에 있어서, 상기 게이트 사이드월을 형성하고 소오스/드레인 표면을 오버 에치 시키는 단계는 100~1000Å의 두께의 셀 웰을 오버 에치시키는 것을 특징으로 하는 디램 셀 트랜지스터 제조 방법.
3. 제 1항에 있어서, 상기 ILD 산화막이 제거된 콘택홀에 하이 도핑된 n-폴리 실리콘을 채워 콘택부를 형성하는 단계는 1e20~1e22로 하이 도핑된 n-폴리 실리콘 사용하는 것을 특징으로 하는 디램 셀 트랜지스터 제조 방법.

Images