CN105022878A - 射频soi-mos变容管衬底模型及其参数提取方法 - Google Patents

Abstract

本发明提供一种射频SOI-MOS变容管衬底模型及其参数提取方法，所述模型至少包括：从栅端到源漏端依次串联栅端接引线寄生电感L_g、栅端接引线电阻R_g、沟道电容C_in、沟道电阻R_in、源漏端接引线电阻R_ds、源漏端接引线寄生电感L_ds；所述沟道电容C_in和沟道电阻R_in并联栅侧墙电容C_fr；所述栅端接引线寄生电感L_g与栅端接引线电阻R_g之间通过栅-隔离层寄生电容C_ge及并联的栅-衬底损耗电阻R_subg和栅-衬底损耗电容C_subg与地连接；所述源漏端接引线电阻R_ds和源漏端接引线寄生电感L_ds之间通过源漏-隔离层寄生电容C_dse及并联的源漏-衬底损耗电阻R_subde和源漏-衬底损耗电容C_subde与地连接。本发明提供的模型考虑了SOI衬底的物理特性，可以精确预见射频SOI-MOS变容管器件特性。

Description

射频SOI-MOS变容管衬底模型及其参数提取方法

技术领域

本发明涉及电路建模领域，特别是涉及一种射频SOI-MOS变容管衬底模型及其参数提取方法。

背景技术

SOI工艺以其良好的衬底隔离特性，在射频领域有着广阔的应用前景。随着SOI工艺和器件在集成电路产品中的应用不断拓展，精确的模型和有效的模型参数提取技术的重要性日渐凸显。

MOS变容管相比于结二极管型变容管有更高的品质因素、更低的功耗、更低的相位噪声以及大的可调范围等优点，已成为射频段压控振荡器设计和混频率电路设计中不可或缺的的核心器件之一。作为电路设计工作开展的前提，精确的变容管模型对基于SOI工艺的RFIC设计至关重要。由于物理结构和MOSFET器件接近，MOS变容管的模型可采用如BSIM，PSP等为模型内核，并通过增加表征衬底寄生的子电路构成。目前常用的MOS变容管模型采用经验模型，通过单独对变容管沟道电荷/电容、偏压相关电阻进行建模的方法建立变容管模型的方法。用于表征电荷/电容、电阻偏压相关性的数学方程，多为端口电压的非线性函数，并以多项式形式给出。

当将这种方法应用于SOI器件时存在以下不足：由于SOI工艺中氧埋层的存在，直接沿用体硅CMOS工艺变容管建模方法无法准确描述SOI工艺衬底行为，并引起模型在表征变容管输出端口S-参数精度时产生大的误差。

因此，提供一种新的射频SOI-MOS变容管衬底模型及其参数提取方法是本领域技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种射频SOI-MOS变容管衬底模型及其参数提取方法，用于解决现有技术中体硅CMOS工艺变容管建模方法无法准确描述SOI工艺衬底行为，并引起模型在表征变容管输出端口S-参数精度时产生大的误差的问题。

为实现上述目的及其他相关目的，本发明提供一种射频SOI-MOS变容管衬底模型，所述射频SOI-MOS变容管衬底模型至少包括：

从栅端到源漏端依次串联栅端接引线寄生电感L_g、栅端接引线电阻R_g、沟道电容C_in、沟道电阻R_in、源漏端接引线电阻R_ds、源漏端接引线寄生电感L_ds；

所述沟道电容C_in和沟道电阻R_in并联栅侧墙电容C_fr；

所述栅端接引线寄生电感L_g与栅端接引线电阻R_g之间通过栅-隔离层寄生电容C_ge及并联的栅-衬底损耗电阻R_subg和栅-衬底损耗电容C_subg与地连接；

所述源漏端接引线电阻R_ds和源漏端接引线寄生电感L_ds之间通过源漏-隔离层寄生电容C_dse及并联的源漏-衬底损耗电阻R_subde和源漏-衬底损耗电容C_subde与地连接。

可选地，所述源漏端接引线电阻R_ds＝(R_s1+R_s2)//(R_d1+R_d2)，其中，R_s1为源端接引线高频分布电阻，R_s2为源端接引线多晶硅接触电阻，R_d1为漏端接引线高频分布电阻，R_d2为漏端接引线多晶硅接触电阻。

可选地，所述栅侧墙电容C_fr＝C_gso+C_gdo，其中C_gso为栅-源侧墙电容，C_gdo为栅-漏侧墙电容。

可选地，所述源漏-隔离层寄生电容C_dse＝C_de+C_se，其中，C_de为漏区和衬底隔离层形成的寄生电容，C_se为源区和衬底隔离层形成的寄生电容。

可选地，所述源漏-衬底损耗电容C_subde＝C_subd+C_subs，其中，C_subd为漏-衬底损耗电容，C_subs为源-衬底损耗电容。

可选地，所述源漏-衬底损耗电阻R_subde＝(R_subd+R_subs)/2，其中，R_subd为漏-衬底损耗电阻，R_subs为源-衬底损耗电阻。

可选地，所述源漏端接引线寄生电感L_ds＝L_d+L_s，栅端接引线电阻R_g＝R_g1+R_g2，其中，L_d为漏端接引线寄生电感，L_s为源端接引线寄生电感，R_g1为栅端接引线高频分布电阻，R_g2为栅端接引线多晶硅接触电阻。

本发明还提供一种射频SOI-MOS变容管衬底模型的参数提取方法，所述参数提取方法至少包括步骤：

1)对以射频SOI-MOS变容管的栅端为1端口、源漏端为2端口、衬底接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，定义阻抗Z1、Z2和Z3，所述阻抗Z1包括栅-隔离层寄生电容C_ge、栅-衬底损耗电阻R_subd和栅-衬底损耗电容C_subd，阻抗Z2包括栅端接引线电阻R_g、沟道电容C_in、沟道电阻R_in、源漏端接引线电阻R_ds和栅侧墙电容C_fr，阻抗Z3包括源漏-隔离层寄生电容C_dse、栅-衬底损耗电阻R_subde和源漏-衬底损耗电容C_subde，阻抗Z₁、Z₂、Z₃与Y参数之间具有如下关系：

Z₁＝(Y₁₁+Y₁₂)^-1    (1)

Z₂＝(-Y₁₂)^-1    (2)

Z₃＝(Y₂₂+Y₁₂)^-1    (3)

其中，Y11为1端口与地之间的导纳，Y12为1端口与2端口之间的导纳，Y22为2端口与地之间的导纳；所述阻抗Z₁、Z₂、Z₃与模型参数之间具有如下关系：

Z₂＝-jA+B    (5)

公式(5)中，

公式(4)中：

其中，real(Z₁)是阻抗Z₁的实部，imag(Z₁)是阻抗Z1的虚部；

2)在低频条件下，R_inC_frC_in<<C_in+C_fr，且R_in ²C_in ²C_fr<<C_in+C_fr，公式(5)简化为：

当所述SOI-MOS变容管处于弱反型状态下时，C_in<<C_fr，由公式(9)的实部提取源漏端接引线电阻R_ds；

低频条件下，SOI-MOS变容管工作在负栅压下时，C_in<<C_fr，由公式(9)的虚部提取栅侧墙电容C_fr；

利用公式(7)中real(Z₁)^-1与ω²的线性关系，令real(Z₁)^-1＝ω²k+b，其中b为截距，k为斜率，则：栅-衬底损耗电阻R_subg＝1/b，栅-衬底损耗电容C_subg＝(kb)^1/2；提取到C_subg和R_subg之后，由公式(8)得到栅-隔离层寄生电容C_ge；采用以上同样方法，从Z₃中提取得到源漏-衬底损耗电容C_subde和源漏-衬底损耗电阻R_subde，以及源漏-隔离层寄生电容C_dse。

可选地，所述步骤1)中采用OPEN+SHORT去嵌方法进行去嵌，去嵌参考面为变容管的引线和栅、漏/源接触面，以去除短接引线寄生电感效应。

可选地，采用公式R_g＝(1/3)R_ploy×(W_f/L_f)/N_f计算栅端接引线电阻R_g，其中，R_ploy为栅极单位长度的电阻，W_f为栅指宽，L_f为栅指长，N_f为栅指数目，计算获得R_g后，利用R_ds＝real(Z₂)-R_g获得源漏端接引线电阻R_ds，其中，real(Z₂)为阻抗Z₂的实部。

如上所述，本发明的射频SOI-MOS变容管衬底模型及其参数提取方法，具有以下有益效果：本发明提出的衬模型考虑了SOI衬底的物理特性，并提供了解析提取衬底寄生网络模型参数的方法。采用本发明所提出的模型可以精确预见射频SOI-MOS变容管器件特性。根据测量和模型仿真结果，该方法所提取的模型与工作在20GHz频率范围内的MOS变容管具有好的吻合度。

附图说明

图1为本发明体接触SOI-MOS变容管结构及提出的网络寄生模型示意图。

图2为本发明根据图1简化的SOI-MOS变容管模型拓扑结构示意图。

图3为本发明提取源漏端接引线电阻R_ds的示意图。

图4为本发明提取栅-衬底损耗电阻R_subg和栅-衬底损耗电容C_subg的示意图。

图5为本发明提取源漏-隔离层寄生电容C_dse和栅-隔离层寄生电容C_ge的示意图。

图6为本发明提取栅侧墙电容C_fr的示意图。

图7为本发明在1.1GHz频率下模型仿真和测量所得C-V特性对比图。

图8为本发明在1.1GHz频率下模型仿真和测量所得Q-V特性对比图。

图9为本发明在零偏下模型仿真和测量所得变容管电容特性对比图。

图10为本发明在零偏下模型仿真和测量所得变容管品质因素特性对比图。

图11为本发明在V_gs和V_ds均为0V条件下测试和模型仿真所得S参数对比图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种射频SOI-MOS变容管衬底模型，如图2所示，所述射频SOI-MOS变容管衬底模型至少包括：

从栅端到源漏端依次串联栅端接引线寄生电感L_g、栅端接引线电阻R_g、沟道电容C_in、沟道电阻R_in、源漏端接引线电阻R_ds、源漏端接引线寄生电感L_ds；

所述沟道电容C_in和沟道电阻R_in并联栅侧墙电容C_fr；

所述栅端接引线寄生电感L_g与栅端接引线电阻R_g之间通过栅-隔离层寄生电容C_ge及并联的栅-衬底损耗电阻R_subg和栅-衬底损耗电容C_subg与地连接；

所述源漏端接引线电阻R_ds和源漏端接引线寄生电感L_ds之间通过源漏-隔离层寄生电容C_dse及并联的源漏-衬底损耗电阻R_subde和源漏-衬底损耗电容C_subde与地连接。

需要说明的是，图2所示的模型是由图1考虑了漏、源短接后简化而来，图1更加详细的展示了本发明提供的变容管衬底模型。而图2中考虑了变容管工作时的沟道电容C_in和沟道电阻R_in。图2将图1中源端和漏端的参数进行了合并，并在参数数值上进行了等效，具体参数对应关系如下：

图2中的所述源漏端接引线电阻R_ds＝(R_s1+R_s2)//(R_d1+R_d2)，即，R_ds等于R_s1和R_s2、R_d1和R_d2分别串联后再进行并联的数值。其中，R_s1对应为图1中源端接引线高频分布电阻，R_s2对应为图1中源端接引线多晶硅接触电阻，R_d1对应为图1中漏端接引线高频分布电阻，R_d2对应为图1中漏端接引线多晶硅接触电阻。

图2中的所述栅侧墙电容C_fr＝C_gso+C_gdo，其中C_gso对应为图1中的栅-源侧墙电容，C_gdo对应为图1中栅-漏侧墙电容。所述侧墙为栅极两侧面的介质材料。

图2中的所述源漏-隔离层寄生电容C_dse＝C_de+C_se，其中，C_de对应为图1中的漏区和衬底隔离层形成的寄生电容，C_se对应为图1中的源区和衬底隔离层形成的寄生电容。所述隔离指的是SOI衬底中中间的介质层。

图2中所述源漏-衬底损耗电容C_subde＝C_subd+C_subs，其中，C_subd对应为图1中的漏-衬底损耗电容，C_subs对应为图1中的源-衬底损耗电容，即表征有损硅衬底容性损耗。

图2中所述源漏-衬底损耗电阻R_subde＝(R_subd+R_subs)/2，其中，R_subd对应为图1中的漏-衬底损耗电阻，R_subs对应为图1中的源-衬底损耗电阻，即表征有损硅衬底阻性损耗。

图2中所述源漏端接引线寄生电感L_ds＝L_d+L_s，所述栅端接引线电阻R_g＝R_g1+R_g2，其中，L_d对应为图1中的漏端接引线寄生电感，L_s对应为图1中的源端接引线寄生电感，R_g1对应为图1中的栅端接引线高频分布电阻，R_g2对应为图1中的栅端接引线多晶硅接触电阻。

实施例二

本实施例提供一种参数提取方法，用来提取实施例一中射频SOI-MOS变容管衬底模型的参数，所述参数提取方法包括如下步骤：

首先执行步骤1)，对以射频SOI-MOS变容管的栅端为1端口、源漏端为2端口、衬底接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，再如图2所示定义阻抗Z1、Z2和Z3，所述阻抗Z1包括栅-隔离层寄生电容C_ge、栅-衬底损耗电阻R_subd和栅-衬底损耗电容C_subd，所述阻抗Z2包括栅端接引线电阻R_g、沟道电容C_in、沟道电阻R_in、源漏端接引线电阻R_ds和栅侧墙电容C_fr，所述阻抗Z3包括源漏-隔离层寄生电容C_dse、栅-衬底损耗电阻R_subde和源漏-衬底损耗电容C_subde，阻抗Z₁、Z₂、Z₃与Y参数之间具有如下关系：

Z₁＝(Y₁₁+Y₁₂)^-1    (1)

Z₂＝(-Y₁₂)^-1    (2)

Z₃＝(Y₂₂+Y₁₂)^-1    (3)

其中，Y11表示1端口与地之间的导纳，Y12表示1端口与2端口之间的导纳，Y22表示2端口与地之间的导纳。由此，阻抗Z₁、Z₂、Z₃为已知，其实部和虚部也为已知。

需要说明的是，本步骤中，采用OPEN+SHORT去嵌方法进行去嵌，去嵌参考面选择在变容管的引线和栅、漏/源接触面，以去除短接引线寄生电感效应。

另外，所述阻抗Z₁、Z₂、Z₃与模型参数之间具有如下关系：

Z₂＝-jA+B    (5)

公式(5)中，

为提取栅-衬底损耗电阻R_subg和栅-衬底损耗电容C_subg以及栅-隔离层寄生电容C_ge，将公式(4)作如下变换：

其中，real(Z₁)是阻抗Z₁的实部，imag(Z₁)是阻抗Z1的虚部。

根据以上关系式，执行步骤2)：

在实际器件中，沟道电容C_in随偏压通常在几百fF到1pF之间变换，C_fr通常为几十fF，沟道电阻R_in随偏压通常在几欧姆到几十欧姆之间变化，因此，在低频下有如下关系式：R_inC_frC_in<<C_in+C_fr，且R_in ²C_in ²C_fr<<C_in+C_fr，这样公式(5)可简化为：

当所述SOI-MOS变容管处于弱反型状态下，有C_in<<C_fr，这样，公式(9)中的R_inC_in ²/(C_in+C_fr)²可忽略，从而得到real(Z₂)＝R_ds+R_g，real(Z₂)表示阻抗Z2的实部。采用公式R_g≈(1/3)R_ploy×(W_f/L_f)/N_f计算栅端接引线电阻R_g，其中，R_ploy为栅极单位长度的电阻，W_f为栅指宽，L_f为栅指长，N_f为栅指数目，计算获得R_g后，利用R_ds＝real(Z₂)-R_g提取获得R_ds。

同时，在低频条件下，SOI-MOS变容管工作在负栅压下时，也有C_in<<C_fr，这样，由公式(9)的虚部可提取栅侧墙电容C_fr。

最后利用公式(7)左侧的real(Z₁)^-1与右侧ω²的线性关系，可以设real(Z₁)^-1＝ω²k+b，其中b为截距，k为斜率，由此可分离得到栅-衬底损耗电阻R_subg＝1/b，栅-衬底损耗电容C_subg＝(kb)^1/2；提取到C_subg和R_subg之后，由公式(8)可得到栅-隔离层寄生电容C_ge；采用以上同样方法，可从Z₃中提取得到源漏-衬底损耗电容C_subde和源漏-衬底损耗电阻R_subde，以及源漏-隔离层寄生电容C_dse。

根据上述提取方法，可以提取的零偏置条件下模型参数，所需提取的参数如表1所示：

表1

参数
	Rsubg(×103Ω)
Csubg(×10-15F)
	Rsubde(×103Ω)
Csubde(×10-15F)
	Cge(×10-15F)
Cdse(×10-15F)
	Rds(Ω)
Rg(Ω)

为验证提出的模型和模型参数提取算法的可行性，采用RF SOI工艺制造出20栅指，每栅指长L_f＝0.75μm、宽W_f＝3μm的SOI-MOS变容管。再采用Agilent E8363B矢量网络分析仪和4156C高精度半导体参数分析仪，对器件S参数进行测试。

图3、图4和图5分别给出了R_ds，R_subg、C_subg、C_dse和C_ge的提取过程。

图3给出了从S参数中并通过公式提取得到R_ds值，提取结果为5.894Ω，R_ds在很宽的频率范围内不随频率变化。

图4给出了从Real(Z₁ ^-1)中提取R_subg和C_subg的结果，Real(Z₁ ^-1)随ω²成良好的线性关系，通过斜线的斜率k和截距b计算R_subg和C_subg分别为4.59×10³Ω和6.5×10^-15F。

图5给出了由公式(9)提取电容C_dse和C_ge的过程，由于频率较低时，衬底的损耗较小，因此，图5中提取了频率较高的值，由图5分析结果可见，频率较高时C_dse和C_ge随频率变化幅度很小，提取电容值分别为5.22×10^-15F和3.42×10^-15F。

图6给出了从偏压为-2.4V，频率为100MHz到5.1GHz测试数据中，提取得到的C_fr结果，为49.87×10^-15F。

从图3～图6中可以看出，测试和参数提取的线吻合很好，说明该模型及参数提取方法可行性高。

提取得到参数结果列在表2中，需要说明的是，图2中的R_in和C_in在RF提取流程中不作提取，由BSIM model core直接仿真得到；BSIM model core是DC(logic)MOSFET建模的时候已经建立好的，RF提取的时候，可以直接拿过来用，但是RF寄生(表2提取的参数)要重新提取。图2中的Lg、Ld、Ls虽然是器件的RF寄生，但是在去嵌的过程中，可以直接去嵌掉，不需要再提取。

另外，需要注意，提取到的参数为初值，之后对初值进行优化，获得参数的优化值(优化的方法为常规方法)。优化的方法为常规方法，在此不作赘述。采用相对误差对模型参数初值和最优值进行对比，误差均小于10％，这表明本发明提出解析提取方法有良好精度。

表2

参数	参数初值	参数优化值	误差(％)
				Rsubg(×103Ω)	4.59	4.602	0.2
Cusbg(×10-15F)	6.5	6.387	1.7
				Rsubde(×103Ω)	4.978	5.121	2.8
Csubde(×10-15F)	7.34	7.7	4.7
				Cge(×10-15F)	3.42	3.334	2.6
Cdse(×10-15F)	5.22	5.640	7.5
				Rds(Ω)	5.894	5.580	5.6
Rg(Ω)	5.380	5.680	5.3

为验证模型精度，基于表2给出模型最优值和图2给出的模型拓扑结构，对模型进行了仿真，仿真器采用Keysight Advanced Design System。图7和图8分别给出了在1.1GHz频率下从偏压相关S-参数中计算得到的C-V和Q-V特性曲线对比(C＝Imag(-Y₁₂)^-1/2πf，Q＝Real(Y₁₂)/Imag(Y₁₂))，可以看到，模型仿真和测试数据分析结果有良好吻合。图9和图10分别给出了在零偏下模型仿真和测量所得变容管电容和品质因素特性对比图。也可以看到，模型仿真和测试数据分析结果有良好吻合。图11则给出了V_gs和V_ds均为0V条件下测试和模型仿真所得S-参数对比，在0.1～20.1GHz频率范围内，两者有良好吻合，这进一步表明本发明所提出的模型在20.1GHz频率范围内，有良好的表征精度。

综上所述，本发明提出一种适用于射频SOI-MOS变容管衬底建模的新模型，并提出了解析提取得到衬底寄生模型参数的方法。根据所提出的模型及参数提取方法，采用SOI工艺提供的一20栅指，每栅指长度为0.75mm、宽度为3mm的MOS变容管器件进行了验证，测试和模型仿真所得C-V特性、Q-V特性、S-参数特性在20GHz频率范围内，得到很好吻合。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种射频SOI-MOS变容管衬底模型，其特征在于，所述射频SOI-MOS变容管衬底模型至少包括：

从栅端到源漏端依次串联栅端接引线寄生电感L_g、栅端接引线电阻R_g、沟道电容C_in、沟道电阻R_in、源漏端接引线电阻R_ds、源漏端接引线寄生电感L_ds；

所述沟道电容C_in和沟道电阻R_in并联栅侧墙电容C_fr；

所述栅端接引线寄生电感L_g与栅端接引线电阻R_g之间通过栅-隔离层寄生电容C_ge及并联的栅-衬底损耗电阻R_subg和栅-衬底损耗电容C_subg与地连接；

所述源漏端接引线电阻R_ds和源漏端接引线寄生电感L_ds之间通过源漏-隔离层寄生电容C_dse及并联的源漏-衬底损耗电阻R_subde和源漏-衬底损耗电容C_subde与地连接。

2.根据权利要求1所述的射频SOI-MOS变容管衬底模型，其特征在于：所述源漏端接引线电阻R_ds＝(R_s1+R_s2)//(R_d1+R_d2)，其中，R_s1为源端接引线高频分布电阻，R_s2为源端接引线多晶硅接触电阻，R_d1为漏端接引线高频分布电阻，R_d2为漏端接引线多晶硅接触电阻。

3.根据权利要求1所述的射频SOI-MOS变容管衬底模型，其特征在于：所述栅侧墙电容C_fr＝C_gso+C_gdo，其中C_gso为栅-源侧墙电容，C_gdo为栅-漏侧墙电容。

4.根据权利要求1所述的射频SOI-MOS变容管衬底模型，其特征在于：所述源漏-隔离层寄生电容C_dse＝C_de+C_se，其中，C_de为漏区和衬底隔离层形成的寄生电容，C_se为源区和衬底隔离层形成的寄生电容。

5.根据权利要求1所述的射频SOI-MOS变容管衬底模型，其特征在于：所述源漏-衬底损耗电容C_subde＝C_subd+C_subs，其中，C_subd为漏-衬底损耗电容，C_subs为源-衬底损耗电容。

6.根据权利要求1所述的射频SOI-MOS变容管衬底模型，其特征在于：所述源漏-衬底损耗电阻R_subde＝(R_subd+R_subs)/2，其中，R_subd为漏-衬底损耗电阻，R_subs为源-衬底损耗电阻。

7.根据权利要求1所述的射频SOI-MOS变容管衬底模型，其特征在于：所述源漏端接引线寄生电感L_ds＝L_d+L_s，栅端接引线电阻R_g＝R_g1+R_g2，其中，L_d为漏端接引线寄生电感，L_s为源端接引线寄生电感，R_g1为栅端接引线高频分布电阻，R_g2为栅端接引线多晶硅接触电阻。

8.一种射频SOI-MOS变容管衬底模型的参数提取方法，其特征在于，所述参数提取方法至少包括步骤：

1)对以射频SOI-MOS变容管的栅端为1端口、源漏端为2端口、衬底接地组成的双端口网络进行S参数测量，将所述S参数去嵌后转换为Y参数，定义阻抗Z1、Z2和Z3，所述阻抗Z1包括栅-隔离层寄生电容C_ge、栅-衬底损耗电阻R_subd和栅-衬底损耗电容C_subd，所述阻抗Z2包括栅端接引线电阻R_g、沟道电容C_in、沟道电阻R_in、源漏端接引线电阻R_ds和栅侧墙电容C_fr，所述阻抗Z3包括源漏-隔离层寄生电容C_dse、栅-衬底损耗电阻R_subde和源漏-衬底损耗电容C_subde，阻抗Z₁、Z₂、Z₃与Y参数之间具有如下关系：

Z₁＝(Y₁₁+Y₁₂)^-1   (1)

Z₂＝(-Y₁₂)^-1   (2)

Z₃＝(Y₂₂+Y₁₂)^-1   (3)

其中，Y11为1端口与地之间的导纳，Y12为1端口与2端口之间的导纳，Y22为2端口与地之间的导纳。所述阻抗Z₁、Z₂、Z₃与模型参数之间具有如下关系：

$Z_1=\frac{R_{subg}-{\mathrm{j\&omega;C}}_{subg}{R_{subg}}^2}{1+{\mathrm{\&omega;}}^2{C_{subg}}^2{R_{subg}}^2}+\frac{1}{{\mathrm{j\&omega;C}}_{ge}}---\left(4\right)$

Z₂＝-jA+B   (5)

公式(5)中，

$A=\frac{{\mathrm{\&omega;}}^2{R_{in}}^2{C_{in}}^2{C}_{fr}+(C_{fr}+C_{in})}{\mathrm{\&omega;}\&lsqb;{(C_{in}+C_{fr})}^2+{\mathrm{\&omega;}}^2{R_{in}}^2{C_{fr}}^2{C_{in}}^2\&rsqb;}---(5-1)$

$B=R_g+R_{ds}+\frac{R_{in}{C_{in}}^2}{{(C_{in}+C_{fr})}^2+{\mathrm{\&omega;}}^2{R_{in}}^2{C_{fr}}^2{C_{in}}^2}---(5-2)$

公式(4)中：

$real{\left(Z_1\right)}^{-1}=\frac{1}{R_{subg}}+{\mathrm{\&omega;}}^2{C_{subg}}^2{R}_{subg}---\left(7\right)$

$\frac{1}{{\mathrm{\&omega;C}}_{ge}}=\frac{{\mathrm{\&omega;C}}_{subg}{R_{subg}}^2}{1+{\mathrm{\&omega;}}^2{C_{subg}}^2{R_{subg}}^2}-imag\left(Z_1\right)---\left(8\right)$

其中，real(Z₁)是阻抗Z₁的实部，imag(Z₁)是阻抗Z1的虚部；

2)在低频条件下，R_inC_frC_in<<C_in+C_fr，且R_in ²C_in ²C_fr<<C_in+C_fr，公式(5)简化为：

$Z_2=\frac{1}{j\mathrm{\&omega;}(C_{in}+C_{fr})}+\frac{R_{in}{C_{in}}^2}{{(C_{in}+C_{fr})}^2}+R_{ds}+R_g---\left(9\right)$

当所述SOI-MOS变容管处于弱反型状态下时，C_in<<C_fr，由公式(9)的实部提取源漏端接引线电阻R_ds；

低频条件下，SOI-MOS变容管工作在负栅压下时，C_in<<C_fr，由公式(9)的虚部提取栅侧墙电容C_fr；

利用公式(7)中real(Z₁)^-1与ω²的线性关系，令real(Z₁)^-1＝ω²k+b，其中b为截距，k为斜率，则：栅-衬底损耗电阻R_subg＝1/b，栅-衬底损耗电容C_subg＝(kb)^1/2；提取到C_subg和R_subg之后，由公式(8)得到栅-隔离层寄生电容C_ge；采用以上同样方法，从Z₃中提取得到源漏-衬底损耗电容C_subde和源漏-衬底损耗电阻R_subde，以及源漏-隔离层寄生电容C_dse。

9.根据权利要求8所述的射频SOI-MOS变容管衬底模型的参数提取方法，其特征在于：所述步骤1)中采用OPEN+SHORT去嵌方法进行去嵌，去嵌参考面为变容管的引线和栅、漏/源接触面。

10.根据权利要求8所述的射频SOI-MOS变容管衬底模型的参数提取方法，其特征在于：栅端接引线电阻R_g＝(1/3)R_ploy×(W_f/L_f)/N_f，其中，R_ploy为栅极单位长度的电阻，W_f为栅指宽，L_f为栅指长，N_f为栅指数目；源漏端接引线电阻R_ds＝real(Z₂)-R_g，其中，real(Z₂)为阻抗Z₂的实部。