CN109977564A - 一种提高soi工艺二极管模型适用性的方法及系统 - Google Patents

一种提高soi工艺二极管模型适用性的方法及系统 Download PDF

Info

Publication number
CN109977564A
CN109977564A CN201910249574.5A CN201910249574A CN109977564A CN 109977564 A CN109977564 A CN 109977564A CN 201910249574 A CN201910249574 A CN 201910249574A CN 109977564 A CN109977564 A CN 109977564A
Authority
CN
China
Prior art keywords
lgate
grid width
source
drain
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910249574.5A
Other languages
English (en)
Other versions
CN109977564B (zh
Inventor
张昊
范象泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910249574.5A priority Critical patent/CN109977564B/zh
Publication of CN109977564A publication Critical patent/CN109977564A/zh
Application granted granted Critical
Publication of CN109977564B publication Critical patent/CN109977564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种提高SOI工艺二极管模型适用性的方法及系统，所述方法包括如下步骤：步骤S0，在至少三个不同栅宽Lgate下，测量各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的Cjswg、pbswg和mjswg参数值；步骤S1，对所得参数值进行拟合得到各电容‑电压参数与栅宽Lgate的关系；步骤S2，在现有模型中增加栅宽Lgate变量，将固定寄生电容‑电压参数更改为步骤S1得到的与栅宽Lgate相关的参数，通过本发明，可提高SOI工艺中二极管模型的适用性。

Description

一种提高SOI工艺二极管模型适用性的方法及系统
技术领域
本发明涉及二极管模型技术领域，特别是涉及一种提高SOI工艺二极管模型适用性的方法及系统。
背景技术
传统的二极管模型没有尺寸相关参数，这在绝大数体硅CMOS(bulk CMOS)技术应用场合是适宜的，但对绝缘体上硅(Silicon On Insulator，SOI)技术的器件，这种模型无法满足不同结构的准确度要求。
图1为典型SOI工艺下不同栅宽时的实测数据和按照现有二极管模型仿真得到的归一化电容与偏置电压的关系，图中图形(方框或圆形)连线从下到上依次为栅宽(Lgate)为0.3um、1um、10um时的归一化电容与偏置电压曲线，几乎与10um连线重叠的细线为采用现有针对Lgate为10um的数据而提取的二极管模型得到的仿真值，横坐标为二极管偏置电压vjs，纵坐标为归一化电容，显而易见，采用现有二极管模型只能模拟一种结构的SOI工艺的二极管。
图2为典型体硅CMOS管(NMOS)的结的剖面示意图，斜线区为重掺杂的漏极区D和源极区S，网格区为浅沟隔离区(STI)，最上面为栅极区G，最下面为衬底Psub，从图2可以看出，对体硅CMOS管的结，该结构存在漏源单位面积的纵向结电容Cj、漏源STI浅沟隔离侧单位长度侧壁电容Cjsw和源漏栅氧侧单位长度电容Cjswg三种寄生电容。
图3为典型绝缘体上硅技术(SOI)CMOS管(NMOS为例)，斜线区为重掺杂的漏极区D和源极区S，网格区为浅沟隔离区(STI)，最上面为栅极区G，中间为P型衬底Pbody，最下面为绝缘衬底(Insulator)，从图3可以看出，对绝缘体上硅技术(SOI)CMOS的结，该结构仅存在源漏栅氧侧单位长度电容Cjswg。故下述二极管电容公式中直接用Cjswg取代Cj。
P型衬底Pbody实际上在栅极区的正下方，该结电容与偏置电压的CV关系受栅极尺寸影响。如图4所示为SOI工艺NMOS管(同N+/Pbody结结构)示意图，黑色为栅极(垂直部分)及栅极连线(水平部分)，栅极区宽度为Lgate，垂直长虚框为N+漏极区和源极区，水平长虚框为P型(P+)衬底Pbody。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种提高SOI工艺二极管模型适用性的方法及系统，以提高SOI工艺二极管模型的适用性与精准性。
为达上述及其它目的，本发明提出一种提高SOI工艺二极管模型适用性的方法，包括如下步骤：
步骤S0，在至少三个不同栅宽Lgate下，测量各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的Cjswg、pbswg和mjswg参数值；
步骤S1，针对上述所得各个Lgate下模型参数进行拟合得到各电容-电压参数与栅宽Lgate的关系；
步骤S2，在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为步骤S1得到的与栅宽Lgate相关的参数。
优选地，步骤S1进一步包括：
步骤S100，将所得参数进行拟合得到源漏栅氧侧单位长度电容Cjswg与栅宽的关系；
步骤S101，将所得参数进行拟合得到源漏边结内建电势pbswg与栅宽的关系；
步骤S102，将所得参数进行拟合得到源漏边结电容梯度mjswg与栅宽的关系。
优选地，于步骤S100中，源漏栅氧侧单位长度电容Cjswg与栅宽的关系为：
Cjswg＝1.527×log(Lgate)×10-11+4.213×10-10，其中栅宽Lgate单位为m，源漏栅氧侧单位长度电容Cjswg单位为F/m。
优选地，于步骤S101中，源漏边结内建电势pbswg与栅宽的关系为：
pbswg＝-4.192×ln(Lgate)×10-1-3.454，其中栅宽Lgate单位为m，源漏边结内建电势pbswg单位为V。
优选地，于步骤S102中，源漏边结电容梯度mjswg与栅宽的关系为
mjswg＝-2.653×ln(Lgate)×10-1-2.505，其中栅宽Lgate单位为m，源漏边结电容梯度mjswg单位为1。
优选地，于步骤S2中，在二极管模型中增加中间参数变量Cjswg0、pbswg0和mjswg0并将其更改为步骤S1得到的与栅宽Lgate相关的参数，并将Cjswg0、pbswg0、mjswg0分别赋给最终模型参数Cjswg、pbswg、mjswg。
优选地，所述中间参数变量Cjswg0、pbswg0和mjswg0的表达式分别为：
Cjswg0＝1.527×ln(Lgate)×10-11+4.213×10-10
pbswg0＝-4.192×ln(Lgate)×10-1-3.454
mjswg0＝-2.653×ln(Lgate)×10-1-2.505
为达到上述目的，本发明还提供一种提高SOI工艺二极管模型适用性的系统，包括：
测试提取单元，用于在至少三个不同栅宽Lgate下，测试各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg和源漏边结电容梯度系数mjswg参数值；
数据拟合单元，用于利用所得参数进行拟合得到各电容-电压参数与栅宽Lgate的关系；
参数替换单元，用于在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为所述数据拟合单元得到的与栅宽Lgate相关的参数。
优选地，所述数据拟合单元具体用于将测试数据分别进行拟合得到源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg、源漏边结电容梯度mjswg与与栅宽的关系。
优选地，所述参数替换单元在二极管模型中增加中间参数变量Cjswg0、pbswg0和mjswg0并将其更改为所述数据拟合单元得到的与栅宽Lgate相关的参数，并将Cjswg0、pbswg0、mjswg0分别赋给最终模型参数Cjswg、pbswg、mjswg。
与现有技术相比，本发明一种提高SOI工艺二极管模型适用性的方法通过利用测试数据拟合得到各电容-电压参数与栅宽Lgate的关系，并在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为步骤得到的与栅宽Lgate相关的参数，提高了SOI工艺二极管模型的适用性与精准性。
附图说明
图1为典型SOI工艺下不同栅宽时的实测数据和按照现有二极管模型仿真得到的归一化电容与偏置电压的关系示意图；
图2为典型体硅CMOS管(NMOS管)的结的剖面示意图；
图3为典型绝缘体上硅技术(SOI)CMOS管(NMOS)示意图；
图4所示为SOI工艺CMOS管(NMOS，同N+/Pbody结)示意图；
图5为本发明一种提高SOI工艺二极管模型适用性的方法的步骤流程图；
图6为本发明具体实施例中步骤S100的拟合示意图；
图7为本发明具体实施例中步骤S101的拟合示意图；
图8为本发明具体实施例中步骤S102的拟合示意图；
图9为本发明不同栅宽时的归一化源漏栅氧侧单位长度电容Cjswg与偏置电压Voltage(V)的实测数据以及仿真对比；
图10为本发明一种提高SOI工艺二极管模型适用性的系统的系统架构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图5为本发明一种提高SOI工艺二极管模型适用性的方法的步骤流程图。如图5所示，本发明一种提高SOI工艺二极管模型适用性的方法，包括如下步骤：
步骤S0，在至少三个不同栅宽Lgate下，测试各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg和源漏边结电容梯度系数mjswg数值。
步骤S1，针对上述所得各个Lgate下模型参数进行拟合得到各电容-电压参数与栅宽Lgate的关系。
具体地，步骤S1进一步包括：
步骤S100，将所得测试数据进行拟合得到源漏栅氧侧单位长度电容Cjswg与栅宽的关系为：
Cjswg＝1.527×ln(Lgate)×10-11+4.213×10-10，其中栅宽Lgate单位为m，源漏栅氧侧单位长度电容Cjswg单位为F/m，数据与拟合曲线拟合度为R2＝0.9987，如图6所示。
步骤S101，将所得测试数据进行拟合得到源漏边结内建电势pbswg与栅宽的关系为：
pbswg＝-4.192×ln(Lgate)×10-1-3.454，其中栅宽Lgate单位为m，源漏边结内建电势pbswg单位为V，数据与拟合曲线拟合度为R2＝0.9945，如图7所示。
步骤S103，将所得测试数据进行拟合得到源漏边结电容梯度mjswg与栅宽的关系为mjswg＝-2.653×ln(Lgate)×10-1-2.505，其中栅宽Lgate单位为m，源漏边结电容梯度mjswg单位为1，数据与拟合曲线拟合度为R2＝0.9968，如图8所示。
步骤S2，在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为步骤S1得到的与栅宽Lgate相关的参数。
由前述内容可知，现有SOI工艺二极管模型中各参数都是固定值。举例说明，某0.20SOI工艺中一个N型二极管中，源漏单位长度侧壁电容Cjswg固定为2.37e-10即2.37×10-10F/m，源漏边结内建电势pbswg固定为0.7V，源漏边结电容梯度mjswg固定为0.41。
在本发明具体实施例中，根据步骤S1的结果，在二极管模型中增加中间参数变量Cjswg0、pbswg0和mjswg0，其表达式分别为
Cjswg0＝1.527×ln(Lgate)×10-11+4.213×10-10
pbswg0＝-4.192×ln(Lgate)×10-1-3.454
mjswg0＝-2.653×ln(Lgate)×10-1-2.505
后续再将Cjswg0、pbswg0、mjswg0分别赋给最终模型参数Cjswg、pbswg、mjswg以确保仿真计算系统正确识别。
需说明的是，上述各公式只是某一种工艺下的案例，不同工艺下公式可能会不同，本发明不以此为限。
图9为本发明不同栅宽时的归一化源漏栅氧侧单位长度电容Cjswg与偏置电压Voltage(V)的实测数据以及仿真对比，从下到上依次为栅宽Lgate为0.3um、1um和10um的实测值和仿真值，最下面的三角形连线为0.3um实测值，中间的菱形连线为1um实测值，最上面的三角形连线为10um实测值，最下面的细线为0.3um仿真值，中间的细线为1um仿真值，最上面的细线为10um仿真值，从图上明显看到不同栅宽时，归一化源漏栅氧侧单位长度电容Cjswg与偏置电压Voltage(V)实测数据和仿真值吻合良好。
图10为本发明一种提高SOI工艺二极管模型适用性的系统的系统架构图。如图10所示，本发明一种提高SOI工艺二极管模型适用性的系统，包括：
测试提取单元100，用于在至少三个不同栅宽Lgate下，测试各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg和源漏边结电容梯度系数mjswg数值。
数据拟合单元101，用于针对上述所得各个Lgate下模型参数进行拟合得到各电容-电压参数与栅宽Lgate的关系。
数据拟合单元101具体用于：
将所得测试数据进行拟合得到源漏栅氧侧单位长度电容Cjswg与栅宽的关系为：
Cjswg＝1.527×ln(Lgate)×10-11+4.213×10-10，其中栅宽Lgate单位为m，源漏栅氧侧单位长度电容Cjswg单位为F/m，数据与拟合曲线拟合度为R2＝0.9987。
将所得测试数据进行拟合得到源漏边结内建电势pbswg与栅宽的关系为：
pbswg＝-4.192×ln(Lgate)×10-1-3.454，其中栅宽Lgate单位为m，源漏边结内建电势pbswg单位为V，数据与拟合曲线拟合度为R2＝0.9945。
将所得测试数据进行拟合得到源漏边结电容梯度mjswg与栅宽的关系为：
mjswg＝-2.653×ln(Lgate)×10-1-2.505，其中栅宽Lgate单位为m，源漏边结电容梯度mjswg单位为1，数据与拟合曲线拟合度为R2＝0.9968。
参数替换单元102，用于在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为数据拟合单元101得到的与栅宽Lgate相关的参数。
由前述内容可知，某现有SOI工艺二极管模型中源漏单位长度侧壁电容Cjswg固定为2.37e-10即2.37×10-10F/m，源漏边结内建电势pbswg固定为0.7V，源漏边结电容梯度mjswg固定为0.41。
在本发明具体实施例中，根据数据拟合单元101的结果，在二极管模型中增加中间参数变量Cjsw0、pbsw0和mjsw0，其表达式分别为
Cjswg0＝1.527×ln(Lgate)×10-11+4.213×10-10
pbswg0＝-4.192×ln(Lgate)×10-1-3.454
mjswg0＝-2.653×ln(Lgate)×10-1-2.505
后续再将Cjswg0、pbswg0、mjswg0分别赋给最终模型参数Cjswg、pbswg、mjswg以确保仿真计算系统正确识别。
可见，本发明一种提高SOI工艺二极管模型适用性的方法通过利用测试数据拟合得到各电容-电压参数与栅宽Lgate的关系，并在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为步骤得到的与栅宽Lgate相关的参数，提高了SOI工艺二极管模型的适用性与精准性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种提高SOI工艺二极管模型适用性的方法，包括如下步骤：
步骤S0，在至少三个不同栅宽Lgate下，测试各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg和源漏边结电容梯度系数mjswg数值；
步骤S1，针对上述所得各个Lgate下模型参数进行拟合得到各电容-电压参数与栅宽Lgate的关系；
步骤S2，在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为步骤S1得到的与栅宽Lgate相关的参数。
2.如权利要求1所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于，步骤S1进一步包括：
步骤S100，将所得参数进行拟合得到源漏栅氧侧单位长度电容Cjswg与栅宽的关系；
步骤S101，将所得参数进行拟合得到源漏边结内建电势pbswg与栅宽的关系；
步骤S102，将所得参数进行拟合得到源漏边结电容梯度系数mjswg与栅宽的关系。
3.如权利要求2所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于：于步骤S100中，源漏栅氧侧单位长度电容Cjswg与栅宽Lgate的关系为：
Cjswg＝1.527×ln(Lgate)×10-11+4.213×10-10，
其中栅宽Lgate单位为m，源漏栅氧侧单位长度电容电容Cjswg单位为F/m。
4.如权利要求2所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于：于步骤S101中，源漏边结内建电势pbswg与栅宽的关系为：
pbswg＝-4.192×ln(Lgate)×10-1-3.454，
其中栅宽Lgate单位为m，源漏边结内建电势pbswg单位为V。
5.如权利要求2所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于：于步骤S102中，源漏边结电容梯度mjswg与栅宽的关系为
mjswg＝-2.653×ln(Lgate)×10-1-2.505，
其中栅宽Lgate单位为m，源漏边结电容梯度mjswg单位为1。
6.如权利要求2所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于：于步骤S2中，在二极管模型中增加中间参数变量Cjswg0、pbswg0和mjswg0并将其更改为步骤S1得到的与栅宽Lgate相关的参数，并将Cjswg0、pbswg0、mjswg0分别赋给最终模型参数Cjswg、pbswg、mjswg。
7.如权利要求6所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于，所述中间参数变量Cjswg0、pbswg0和mjswg0的表达式分别为：
Cjswg0＝1.527×ln(Lgate)×10-11+4.213×10-10
pbswg0＝-4.192×ln(Lgate)×10-1-3.454
mjswg0＝-2.653×ln(Lgate)×10-1-2.505。
8.一种提高SOI工艺二极管模型适用性的系统，包括：
测试提取单元，用于在至少三个不同栅宽Lgate下，测试各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg和源漏边结电容梯度系数mjswg参数值；
数据拟合单元，用于利用上述所得各个Lgate下模型参数进行拟合得到各电容-电压参数与栅宽Lgate的关系；
参数替换单元，用于在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为所述数据拟合单元得到的与栅宽Lgate相关的参数。
9.如权利要求8所述的一种提高SOI工艺二极管模型适用性的系统，其特征在于，所述数据拟合单元具体用于将所得参数分别进行拟合得到源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg、源漏边结电容梯度mjswg与栅宽的关系。
10.如权利要求8所述的一种提高SOI工艺二极管模型适用性的系统，其特征在于：所述参数替换单元在二极管模型中增加中间参数变量Cjswg0、pbswg0和mjswg0并将其更改为所述数据拟合单元得到的与栅宽Lgate相关的参数，并将Cjswg0、pbswg0、mjswg0分别赋给最终模型参数Cjswg、pbswg、mjswg。
CN201910249574.5A 2019-03-29 2019-03-29 一种提高soi工艺二极管模型适用性的方法及系统 Active CN109977564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910249574.5A CN109977564B (zh) 2019-03-29 2019-03-29 一种提高soi工艺二极管模型适用性的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910249574.5A CN109977564B (zh) 2019-03-29 2019-03-29 一种提高soi工艺二极管模型适用性的方法及系统

Publications (2)

Publication Number Publication Date
CN109977564A true CN109977564A (zh) 2019-07-05
CN109977564B CN109977564B (zh) 2023-07-18

Family

ID=67081657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910249574.5A Active CN109977564B (zh) 2019-03-29 2019-03-29 一种提高soi工艺二极管模型适用性的方法及系统

Country Status (1)

Country Link
CN (1) CN109977564B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184879A (zh) * 2011-05-03 2011-09-14 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN105022878A (zh) * 2015-07-21 2015-11-04 中国科学院上海高等研究院 射频soi-mos变容管衬底模型及其参数提取方法
CN107622959A (zh) * 2017-09-13 2018-01-23 上海微阱电子科技有限公司 一种tcad仿真中mos电容cv特性曲线的校准方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184879A (zh) * 2011-05-03 2011-09-14 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN105022878A (zh) * 2015-07-21 2015-11-04 中国科学院上海高等研究院 射频soi-mos变容管衬底模型及其参数提取方法
CN107622959A (zh) * 2017-09-13 2018-01-23 上海微阱电子科技有限公司 一种tcad仿真中mos电容cv特性曲线的校准方法

Also Published As

Publication number Publication date
CN109977564B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
CN106372357B (zh) 一种GaN HEMT非线性噪声模型建立方法
CN102542077B (zh) AlGaN/GaN HEMT小信号模型的参数提取方法
CN103617319B (zh) 一种iii‑v族mosfet的小信号模型参数直接提取方法
CN102956620B (zh) Mos晶体管结电容测试结构及表征方法
US9953118B2 (en) Modeling method of SPICE model series of SOI FET
CN108062442A (zh) 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
CN107679261A (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN105825005A (zh) GaN高电子迁移率晶体管非线性可伸缩模型的构建方法
CN103928442A (zh) 一种场效应管重叠电容的测试结构及方法
CN104022101B (zh) 晶体管重叠电容的测试结构及其测试方法
US7631281B2 (en) Method for modeling varactor by direct extraction of parameters
CN110265315B (zh) 一种栅氧化层等效厚度的精确测试方法
CN101976293A (zh) Mos晶体管射频宏模型建立方法
CN105138790A (zh) Soi-mosfet模型及其参数提取方法
US20130054219A1 (en) Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof
CN109977564A (zh) 一种提高soi工艺二极管模型适用性的方法及系统
CN102982847B (zh) 一种静态随机存储器的寄生参数的测试系统和方法
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
CN104716065A (zh) 金属氧化物半导体场效应晶体管电容-电压特性修正方法
CN109541427A (zh) 晶体管电性测试结构及测试方法
CN104022102B (zh) 晶体管重叠电容的测试结构及其测试方法
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
CN108038322A (zh) 一种spice集中模型的建模方法及系统
CN102542094A (zh) 纳米级多叉指射频cmos模型及其提取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant