CN107679261A - 一种mos器件源漏与衬底间寄生电阻的建模方法 - Google Patents

一种mos器件源漏与衬底间寄生电阻的建模方法 Download PDF

Info

Publication number
CN107679261A
CN107679261A CN201710685113.3A CN201710685113A CN107679261A CN 107679261 A CN107679261 A CN 107679261A CN 201710685113 A CN201710685113 A CN 201710685113A CN 107679261 A CN107679261 A CN 107679261A
Authority
CN
China
Prior art keywords
drain
resistance
substrate
source
test structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710685113.3A
Other languages
English (en)
Other versions
CN107679261B (zh
Inventor
刘林林
郭奥
王全
周伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201710685113.3A priority Critical patent/CN107679261B/zh
Publication of CN107679261A publication Critical patent/CN107679261A/zh
Application granted granted Critical
Publication of CN107679261B publication Critical patent/CN107679261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种MOS器件源漏与衬底间寄生电阻的建模方法，包括以下步骤：S01：建立抽取MOS衬底寄生电阻的等效测试结构，其中，源极数量ns等于漏极数量nd，源漏极的宽度均为lsd，相邻两个源漏极之间间距为l，源极和漏极的长度均为w；S02：取一组w、lsd、ns，变化l的尺寸，生成一系列等效测试结构，分别测试对应的等效测试结构阻值，以确定Rsb、Rdb和Rdsb；S03：变换版图因子w、lsd、ns，对每一组w，lsd，ns都按照S02中方法求得对应的Rsb、Rdb及Rdsb，根据等效测试结构中不同版图因子及其对应的阻值变化规律，建立Rsb、Rdb、Rdsb的寄生电阻模型。本发明提供的一种MOS器件源漏与衬底间寄生电阻的建模方法，避免了传统MOS等效测试结构对该部分信息表征不充分的问题。

Description

一种MOS器件源漏与衬底间寄生电阻的建模方法
技术领域
本发明涉及半导体器件测试及建模领域，具体涉及一种MOS器件源漏与衬底间寄生电阻的建模方法。
背景技术
在射频集成电路领域，MOS器件的衬底电阻在很大程度上决定了器件的输出特性，其影响不可忽略。MOS器件的衬底电阻以有源区为界，可以分为两大部分，一部分为有源区即MOS器件源漏区及沟道区下方的衬底部分，另一部分为衬底引出端及引出端与有源区之间的浅槽隔离(STI)区域下方的衬底部分。对于前者，由于器件沟道的存在及源漏极与衬底间寄生的二极管的影响，对其电阻的直接表征比较困难，且MOS器件多为多叉指结构，源漏与衬底间的寄生电阻也为多叉指形式的并联，但该并联也非理想状况下的并联。
现有技术中采用使用GSG(Ground-Signal-Ground)pad进行二端口连接的方式获取MOS器件在射频工作状态下的性能，该连接方式下源极与衬底短接接地，测试结果无法充分反映源漏与衬底间寄生电阻的信息，所以直接表征源漏与衬底间的寄生电阻对建立其基于版图因子的模型显得非常必要。
发明内容
本发明所要解决的技术问题是提供一种MOS器件源漏与衬底间寄生电阻的建模方法，通过建立抽取MOS衬底寄生电阻的等效测试结构，直接表征MOS器件源漏区与衬底之间引入的寄生电阻，从而避免了传统MOS等效测试结构对该部分信息表征不充分的问题，并且基于版图因子建立MOS器件源漏与衬底间寄生电阻的可伸缩模型，以适用于不同情况下的版图布局。
为了实现上述目的，本发明采用如下技术方案：一种MOS器件源漏与衬底间寄生电阻的建模方法，包括以下步骤：
S01：建立抽取MOS衬底寄生电阻的等效测试结构，其中，所述等效测试结构包括通过叉指形式分别由金属层连出的源极、漏极以及位于源漏外围的衬底阱，任意两个源漏之间形成寄生区域，该等效测试结构中电阻包括源极衬底寄生电阻Rsb、漏极衬底寄生电阻Rdb以及寄生区域电阻Rdsb；源极数量ns等于漏极数量nd，源极和漏极的宽度均为lsd，相邻两个源极和漏极之间间距为l，源极和漏极的长度均为w，其中，l、w、ns和lsd为该等效测试结构的版图因子；
S02：取一组w、lsd、ns，变化l的尺寸，生成一系列等效测试结构，分别测试对应的等效测试结构阻值，以该阻值为纵坐标，以l/w为横坐标，绘制曲线，并对该曲线进行线性拟合，该曲线在纵坐标的截距为Rsb+Rdb，等效测试结构中Rsb＝Rdb，从而分别确定Rsb、Rdb和Rdsb；
S03：变换版图因子w、lsd、ns，对每一组w，lsd，ns都按照S02中方法求得对应的Rsb、Rdb及Rdsb，根据等效测试结构中不同版图因子及其对应的阻值变化规律，建立Rsb、Rdb、Rdsb的寄生电阻模型。
进一步地，所述寄生区域为STI区域。
进一步地，STI区域的叉指数量ng＝2*ns-1。
进一步地，所述寄生区域为栅极控制的沟道区域，对等效测试结构进行阻值测试时，扫描栅极电压使器件沟道偏置在耗尽区。
进一步地，栅极的叉指数量ng＝2*ns-1。
进一步地，Rdsb的寄生电阻模型为：其中，a、b、c、d为模型参数。
进一步地，Rsb的寄生电阻模型为：其中，a、b、c、d为模型参数。
进一步地，Rdb的寄生电阻模型为其中，nd＝ns，，a、b、c、d为模型参数。
进一步地，所述等效测试结构中源极和漏极的注入类型和MOS器件类型相反。
本发明的有益效果为：通过等效测试结构可以直接表征MOS器件源漏区与衬底之间引入的寄生电阻，从而避免了传统MOS等效测试结构对该部分信息表征不充分的问题，并且基于版图因子建立MOS器件源漏与衬底间寄生电阻的可伸缩模型，以适用于不同情况下的版图布局。
附图说明
图1为本发明一种MOS器件源漏与衬底间寄生电阻的建模方法示意图。
图2为实施例1中等效测试结构版图部分层次示意图。
图3为实施例1中等效测试结构对应剖面示意图。
图4为实施例2中等效测试结构版图部分层次示意图。
图5为实施例2中等效测试结构对应剖面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不按照一般比例绘图，并进行了局部方法、变形及简化处理，因此，应避免以此作为对本发明的限定来加以解释。
如图1所示，本发明提供的一种MOS器件源漏与衬底间寄生电阻的建模方法，包括以下步骤：
S01：建立抽取MOS衬底寄生电阻的等效测试结构，其中，等效测试结构包括通过叉指形式分别由金属层连出的源极、漏极以及位于源漏外围的衬底阱，任意两个源漏之间形成寄生区域，该等效测试结构中电阻包括源极衬底寄生电阻Rsb、漏极衬底寄生电阻Rdb以及寄生区域电阻Rdsb；源极数量ns等于漏极数量nd，源极和漏极的宽度均为lsd，相邻两个源极和漏极之间间距为l，源极和漏极的长度均为w，其中，l、w、ns和lsd为该等效测试结构的版图因子；
S02：取一组w、lsd、ns，变化l的尺寸，生成一系列等效测试结构，分别测试对应的等效测试结构阻值，以该阻值为纵坐标，以l/w为横坐标，绘制曲线，并对该曲线进行线性拟合，该曲线在纵坐标的截距为Rsb+Rdb，等效测试结构中Rsb＝Rdb，从而分别确定Rsb、Rdb和Rdsb；
S03：变换版图因子w、lsd、ns，对每一组w，lsd，ns都按照S02中方法求得对应的Rsb、Rdb及Rdsb，根据等效测试结构中不同版图因子及其对应的阻值变化规律，建立Rsb、Rdb、Rdsb的寄生电阻模型。
其中，MOS器件分为PMOS器件和NMOS器件，以下附图和实施例均以NMOS器件为例，当器件为PMOS时，所采用的建模方法和NMOS器件类似，只需要改变衬底阱的类型以及等效测试结构中有源区的注入类型即可，在此不作累述。
实施例1
本发明提供的一种MOS器件源漏与衬底间寄生电阻的建模方法，包括以下步骤：
S01：如图2所示，建立抽取MOS衬底寄生电阻的等效测试结构，其中，等效测试结构包括通过叉指形式分别由金属层连出的源极、漏极以及位于源漏外围的衬底阱，任意两个源漏之间没有图形，形成STI区域，其对应的剖面结构如图3所示。因为，MOS器件为NMOS，则该等效测试结构中使用相反注入即P型注入，从而避免寄生二极管对等效测试结构的影响，器件外围的衬底阱为N阱NW。
本实施例中取源极数量ns等于漏区数量nd，源极和漏极的宽度均为lsd，相邻两个源极和漏极之间间距为l，源极和漏极的长度均为w，该等效测试结构中电阻包括源极衬底寄生电阻Rsb、漏极衬底寄生电阻Rdb以及寄生区域电阻Rdsb，对应STI区域的叉指数量ng＝ns+nd-1＝2*ns-1。本实施例中等效测试结构的版图因子包括：l、w、ns和lsd。
S02：取一组w、lsd、ns，变化l的尺寸，生成一系列等效测试结构，分别测试对应的等效测试结构阻值，以该阻值为纵坐标，以l/w为横坐标，绘制曲线，并对该曲线进行线性拟合，该曲线在纵坐标的截距为Rsb+Rdb，由等效测试结构可知Rsb＝Rdb，从而分别确定了Rsb、Rdb、Rdsb的阻值。
其中，为分别确定Rsb，Rdb及Rdsb，通过变换STI区域的电阻形成一系列等效测试结构，并对上述电阻进行抽取。在本实施例中，控制STI区域的电阻的方式为变换STI区域的长度，即取一组w、lsd、ns，变化l的尺寸，如l_1，l_2，……l_i，……l_n，生成一系列等效测试结构。分别测试对应等效测试结构的阻值，得到Rtot_1，Rtot_2……Rtot_i……Rtot_n，以阻值为纵坐标，以l_i/w为横坐标，绘制曲线，并对该曲线进行线性拟合，取曲线在纵轴的截距，即为Rsb+Rdb，由等效测试结构可知Rsb＝Rdb，所以Rsb＝Rdb等于截距值的一半，从而Rdsb_i＝Rtot_i-2Rsb，从而对每一尺寸下的等效测试结构都可以确定其Rsb，Rdb，Rdsb的阻值。
S03：变换w、lsd、ns，对每一组w，lsd，ns都使用上述办法分别求得Rsb、Rdb及Rdsb的阻值，根据不同尺寸下的阻值与等效测试结构尺寸的变化规律，建立Rsb、Rdb、Rdsb的寄生电阻模型。
其中，对于Rsb建立其与w，ns，lsd的函数关系，可选取公式如下： 其中，a、b、c、d为模型参数，通过拟合不同版图因子下的Rsb值确定上述模型参数。
对于Rdb建立其与w，ns，lsd的函数关系，可选取公式如下： 其中，a、b、c、d为模型参数，通过拟合不同版图因子下的Rdb值确定上述模型参数。
对于Rdsb建立其与w，ng，l的函数关系，可选取公式如下： 其中，a、b、c、d为模型参数，通过拟合不同版图因子下的Rdsb值确定上述模型参数。
需要说明的是，本实施例中建立的Rsb、Rdb、Rdsb的寄生电阻模型，虽然在建立模型的过程中，选用取源极数量ns等于漏区数量nd，但是并不影响建立之后模型的适用范围。当寄生电阻模型形成之后，ns不等于nd时，将ns和nd分别带入Rsb的寄生电阻模型Rdb的寄生电阻模型 中，及Rdsb的模型即可得到对应的Rsb，Rdb及Rdsb的值。
实施例2
本发明提供的一种MOS器件源漏与衬底间寄生电阻的建模方法，包括以下步骤：
S01：如图4所示，建立抽取MOS衬底寄生电阻的等效测试结构，其中，等效测试结构包括通过叉指形式分别由金属层连出的源极、漏极以及位于源漏外围的衬底阱，任意两个源漏之间为栅极，源漏通过叉指形式分别由金属层连出，作为等效测试结构电阻测试过程中的两极，将栅极引出，测试等效测试结构的电阻时，扫描栅极电压使器件沟道偏置在耗尽区，其对应的剖面结构如图5所示。因为，MOS器件为NMOS，则该等效测试结构中使用相反注入即P型注入，从而避免寄生二极管对等效测试结构的影响，器件外围的衬底阱为N阱NW。
本实施例中取源极数量ns等于漏区数量nd，源极和漏极的宽度均为lsd，相邻两个源极和漏极之间间距为l，源极和漏极的长度均为w，该等效测试结构中电阻包括源极衬底寄生电阻Rsb、漏极衬底寄生电阻Rdb以及寄生区域电阻Rdsb，对应栅极即沟道耗尽区域的叉指数量ng＝2*ns-1。本实施例中等效测试结构的版图因子包括：l、w、ns和lsd。
S02：取一组w、lsd、ns，变化l的尺寸，生成一系列等效测试结构，分别测试对应的等效测试结构阻值，以该阻值为纵坐标，以l/w为横坐标，绘制曲线，并对该曲线进行线性拟合，该曲线在纵坐标的截距为Rsb+Rdb，由等效测试结构可知Rsb＝Rdb，从而分别确定了Rsb、Rdb、Rdsb的阻值。
其中，为分别确定Rsb，Rdb及Rdsb，通过变换STI区域的电阻形成一系列等效测试结构，并对上述电阻进行抽取。在本实施例中，控制STI区域的电阻的方式为变换STI区域的长度，即取一组w、lsd、ns，变化l的尺寸，如l_1，l_2，……l_i，……l_n，生成一系列等效测试结构。分别测试对应等效测试结构的阻值，得到R_1，R_2……R_i……R_n，以阻值为纵坐标，以l_i/w为横坐标，绘制曲线，并对该曲线进行线性拟合，取曲线在纵轴的截距，即为Rsb+Rdb，由等效测试结构可知Rsb＝Rdb，所以Rsb＝Rdb等于截距值的一半，从而Rdsb_i＝Rtot_i-2Rsb，从而对每一尺寸下的等效测试结构都可以确定其Rsb，Rdb，Rdsb的阻值。
S03：变换w、lsd、ns，对每一组w，lsd，ns都使用上述办法分别求得Rsb、Rdb及Rdsb的阻值，根据不同尺寸下的阻值与等效测试结构尺寸的变化规律，建立Rsb、Rdb、Rdsb的寄生电阻模型。
其中，对于Rsb建立其与w，ns，lsd的函数关系，可选取公式如下： 其中，a、b、c、d为模型参数，通过拟合不同版图因子下的Rsb值确定上述模型参数。
对于Rdb建立其与w，ns，lsd的函数关系，可选取公式如下： 其中，a、b、c、d为模型参数，通过拟合不同版图因子下的Rdb值确定上述模型参数。
对于Rdsb建立其与w，ng，l的函数关系，可选取公式如下： 其中，a、b、c、d为模型参数，通过拟合不同版图因子下的Rdsb值确定上述模型参数。
需要说明的是，本实施例中建立的Rsb、Rdb、Rdsb的寄生电阻模型，虽然在建立模型的过程中，选用取源极数量ns等于漏区数量nd，但是并不影响建立之后模型的适用范围。当寄生电阻模型形成之后，ns不等于nd时，将ns和nd分别带入Rsb的寄生电阻模型Rdb的寄生电阻模型 中，及Rdsb的模型即可得到对应的Rsb，Rdb及Rdsb的值。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (9)

1.一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，包括以下步骤：
S01：建立抽取MOS衬底寄生电阻的等效测试结构，其中，所述等效测试结构包括通过叉指形式分别由金属层连出的源极、漏极以及位于源漏外围的衬底阱，任意两个源漏之间形成寄生区域，该等效测试结构中电阻包括源极衬底寄生电阻Rsb、漏极衬底寄生电阻Rdb以及寄生区域电阻Rdsb；源极数量ns等于漏极数量nd，源极和漏极的宽度均为lsd，相邻两个源极和漏极之间间距为l，源极和漏极的长度均为w，其中，l、w、ns和lsd为该等效测试结构的版图因子；
S02：取一组w、lsd、ns，变化l的尺寸，生成一系列等效测试结构，分别测试对应的等效测试结构阻值，以该阻值为纵坐标，以l/w为横坐标，绘制曲线，并对该曲线进行线性拟合，该曲线在纵坐标的截距为Rsb+Rdb，等效测试结构中Rsb＝Rdb，从而分别确定Rsb、Rdb和Rdsb；
S03：变换版图因子w、lsd、ns，对每一组w，lsd，ns都按照S02中方法求得对应的Rsb、Rdb及Rdsb，根据等效测试结构中不同版图因子及其对应的阻值变化规律，建立Rsb、Rdb、Rdsb的寄生电阻模型。
2.根据权利要求1所述的一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，所述寄生区域为STI区域。
3.根据权利要求2所述的一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，STI区域的叉指数量ng＝2*ns-1。
4.根据权利要求1所述的一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，所述寄生区域为栅极控制的沟道区域，对等效测试结构进行阻值测试时，扫描栅极电压使器件沟道偏置在耗尽区。
5.根据权利要求4所述的一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，栅极的叉指数量ng＝2*ns-1。
6.根据权利要求3或5所述的一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，Rdsb的寄生电阻模型为：其中，a、b、c、d为模型参数。
7.根据权利要求1所述的一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，Rsb的寄生电阻模型为：其中，a、b、c、d为模型参数。
8.根据权利要求1所述的一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，Rdb的寄生电阻模型为其中，a、b、c、d为模型参数。
9.根据权利要求1所述的一种MOS器件源漏与衬底间寄生电阻的建模方法，其特征在于，所述等效测试结构中源极和漏极的注入类型和MOS器件类型相反。
CN201710685113.3A 2017-08-11 2017-08-11 一种mos器件源漏与衬底间寄生电阻的建模方法 Active CN107679261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710685113.3A CN107679261B (zh) 2017-08-11 2017-08-11 一种mos器件源漏与衬底间寄生电阻的建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710685113.3A CN107679261B (zh) 2017-08-11 2017-08-11 一种mos器件源漏与衬底间寄生电阻的建模方法

Publications (2)

Publication Number Publication Date
CN107679261A true CN107679261A (zh) 2018-02-09
CN107679261B CN107679261B (zh) 2021-03-02

Family

ID=61134274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710685113.3A Active CN107679261B (zh) 2017-08-11 2017-08-11 一种mos器件源漏与衬底间寄生电阻的建模方法

Country Status (1)

Country Link
CN (1) CN107679261B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109543331A (zh) * 2018-11-30 2019-03-29 上海华力微电子有限公司 电阻模型的建立方法
WO2020038268A1 (zh) * 2018-08-22 2020-02-27 无锡华润上华科技有限公司 功率器件及其电阻的仿真方法与功率器件的仿真工具
CN111159964A (zh) * 2019-12-18 2020-05-15 上海集成电路研发中心有限公司 一种建立mosfet中可伸缩电阻模型的方法
CN111914505A (zh) * 2020-06-15 2020-11-10 上海集成电路研发中心有限公司 一种mos器件的建模方法
CN109917260B (zh) * 2019-01-09 2021-06-29 北京顿思集成电路设计有限责任公司 一种评估射频功率ldmos器件散热特性的方法以及系统
CN113049936A (zh) * 2021-03-12 2021-06-29 鲁明亮 一种提取cmos器件中迁移率和源漏极串联电阻的方法
WO2023283879A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 一种半导体器件版图结构及半导体器件形成方法
WO2023029326A1 (zh) * 2021-09-06 2023-03-09 上海集成电路研发中心有限公司 用于射频mos器件建模的测试系统和建模方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773317A (en) * 1995-12-15 1998-06-30 Vlsi Technology Inc. Test structure and method for determining metal-oxide-silicon field effect transistor fringing capacitance
CN102117352A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 射频mos变容器的模拟方法
CN103575998A (zh) * 2013-10-25 2014-02-12 中国科学院半导体研究所 一种无结晶体管的电阻测试方法
CN103837744A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法
CN106815411A (zh) * 2016-12-27 2017-06-09 上海集成电路研发中心有限公司 多叉指mos器件版图邻近效应的建模方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773317A (en) * 1995-12-15 1998-06-30 Vlsi Technology Inc. Test structure and method for determining metal-oxide-silicon field effect transistor fringing capacitance
CN102117352A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 射频mos变容器的模拟方法
CN103837744A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法
CN103575998A (zh) * 2013-10-25 2014-02-12 中国科学院半导体研究所 一种无结晶体管的电阻测试方法
CN106815411A (zh) * 2016-12-27 2017-06-09 上海集成电路研发中心有限公司 多叉指mos器件版图邻近效应的建模方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020038268A1 (zh) * 2018-08-22 2020-02-27 无锡华润上华科技有限公司 功率器件及其电阻的仿真方法与功率器件的仿真工具
US11188700B2 (en) 2018-08-22 2021-11-30 Csmc Technologies Fab2 Co., Ltd. Power device and resistance simulation method therefor, and power device simulation tool
CN109543331A (zh) * 2018-11-30 2019-03-29 上海华力微电子有限公司 电阻模型的建立方法
CN109543331B (zh) * 2018-11-30 2023-04-07 上海华力微电子有限公司 电阻模型的建立方法
CN109917260B (zh) * 2019-01-09 2021-06-29 北京顿思集成电路设计有限责任公司 一种评估射频功率ldmos器件散热特性的方法以及系统
CN111159964A (zh) * 2019-12-18 2020-05-15 上海集成电路研发中心有限公司 一种建立mosfet中可伸缩电阻模型的方法
CN111159964B (zh) * 2019-12-18 2023-09-05 上海集成电路研发中心有限公司 一种建立mosfet中可伸缩电阻模型的方法
CN111914505A (zh) * 2020-06-15 2020-11-10 上海集成电路研发中心有限公司 一种mos器件的建模方法
CN111914505B (zh) * 2020-06-15 2023-12-12 上海集成电路研发中心有限公司 一种mos器件的建模方法
CN113049936A (zh) * 2021-03-12 2021-06-29 鲁明亮 一种提取cmos器件中迁移率和源漏极串联电阻的方法
WO2023283879A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 一种半导体器件版图结构及半导体器件形成方法
WO2023029326A1 (zh) * 2021-09-06 2023-03-09 上海集成电路研发中心有限公司 用于射频mos器件建模的测试系统和建模方法

Also Published As

Publication number Publication date
CN107679261B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
CN107679261A (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN101135716B (zh) 测量漏电流的方法与装置
CN103617319B (zh) 一种iii‑v族mosfet的小信号模型参数直接提取方法
CN102176215B (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN103310030A (zh) 用于FinFET设计的LVS实现
CN102956620B (zh) Mos晶体管结电容测试结构及表征方法
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN103928442A (zh) 一种场效应管重叠电容的测试结构及方法
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
CN101739469B (zh) 提取mos晶体管应力效应模型参数的方法
CN101110092B (zh) 高压mos晶体管电路仿真宏模型
Yang et al. A compact model of silicon-based nanowire MOSFETs for circuit simulation and design
CN101996263B (zh) 一种拟合积累型mos变容管的电学特性的方法
CN102194691B (zh) 多栅结构mosfet模型的建模方法
CN106815411A (zh) 多叉指mos器件版图邻近效应的建模方法
Jiang et al. A physics-based compact model of shield gate trench MOSFET
CN108875200B (zh) 通用型wpe优化模型及其提取方法
Dilli et al. An enhanced specialized SiC power MOSFET simulation system
Miura-Mattausch et al. HiSIM-SOI: Complete surface-potential-based model valid for all SOI-structure types
CN105095550A (zh) 提高器件匹配特性的参数化单元
CN104750923B (zh) 一种mosfet的建模方法
Jiang et al. A novel SPICE model of shorted-anode lateral insulated-gate bipolar transistor
CN107679262A (zh) 一种mos器件衬底外围寄生电阻的建模方法
CN109977539A (zh) Mosfet器件的应力效应参数抽取与计算方法
Inagaki et al. A GIDL-Current model for advanced MOSFET technologies without binning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant