CN109917260B - 一种评估射频功率ldmos器件散热特性的方法以及系统 - Google Patents

一种评估射频功率ldmos器件散热特性的方法以及系统 Download PDF

Info

Publication number
CN109917260B
CN109917260B CN201910019893.7A CN201910019893A CN109917260B CN 109917260 B CN109917260 B CN 109917260B CN 201910019893 A CN201910019893 A CN 201910019893A CN 109917260 B CN109917260 B CN 109917260B
Authority
CN
China
Prior art keywords
ldmos device
parasitic resistance
tested
resistance value
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910019893.7A
Other languages
English (en)
Other versions
CN109917260A (zh
Inventor
李�浩
杜寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Dunsi Integrated Circuit Design Co ltd
Original Assignee
Beijing Dunsi Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Dunsi Integrated Circuit Design Co ltd filed Critical Beijing Dunsi Integrated Circuit Design Co ltd
Priority to CN201910019893.7A priority Critical patent/CN109917260B/zh
Publication of CN109917260A publication Critical patent/CN109917260A/zh
Application granted granted Critical
Publication of CN109917260B publication Critical patent/CN109917260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开一种评估射频功率LDMOS器件散热特性的方法，包括以下步骤：通过传输线脉冲测试装置对待测LDMOS器件进行测试得到IV测试曲线；对所述IV测试曲线中的上升段部分进行线性拟合得到所述待测LDMOS器件的寄生电阻值；通过所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子；将所述寄生电阻变化因子与预设阈值进行比较，根据比较结果判断所述待测LDMOS器件的散热特性。本发明提高了评估待测LDMOS器件散热特性的便捷性以及简洁性。

Description

一种评估射频功率LDMOS器件散热特性的方法以及系统
技术领域
本发明涉及电子元器件测试领域，特别是涉及一种评估射频功率LDMOS器件散热特性的方法以及系统。
背景技术
随着无线通信系统的发展，各类无线设备进入到人们的生活当中，每一个无线设备中都有一个或者多个独立的或集成的射频功率LDMOS器件，因为功率放大的功能，LDMOS器件通常工作在高温高电流的状态下，随机的静电放电或者电路失配，带来的失效往往和LDMOS器件内部产生的热量有关。
LDMOS器件的散热能力是起本身的特征属性，不会随着应用条件的变化而变化，只受LDMOS器件本身结构尺寸的影响，为了评估LDMOS器件的散热能力，现有的方法为：
1、测试LDMOS热阻结温；
2、通过直流测试和射频测试；
其中，第一种方法较为复杂，实用性不强，而第二种方法需要大量的试验和工作，最后还要根据经验来优化器件的散热特性。
因此，需要提出一种能够简洁地评估射频功率LDMOS器件散热特性的方法。
发明内容
为达到上述目的，本发明第一方面提出一种评估射频功率LDMOS器件散热特性的方法，包括以下步骤：
通过传输线脉冲测试装置对待测LDMOS器件进行测试得到IV测试曲线；
对所述IV测试曲线中的上升段部分进行线性拟合得到所述待测LDMOS器件的寄生电阻值；
通过所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子；
将所述寄生电阻变化因子与预设阈值进行比较，根据比较结果判断所述待测LDMOS器件的散热特性。
优选地，所述对所述IV测试曲线中的上升段部分进行拟合得到所述待测LDMOS器件的寄生电阻值包括：
对所述IV测试曲线中的上升段部分进行线性拟合得到拟合直线；
根据所述拟合直线得到所述拟合直线的斜率；
根据所述拟合直线的斜率得到所述待测LDMOS器件的寄生电阻值。
优选地，通过下式得到所述拟合直线的斜率；
Figure GDA0002916427210000021
其中，GTLP为所述拟合直线的斜率，VTLP为所述拟合直线中的瞬态电压，ITLP为与所述瞬态电压相对应的瞬态电流，Id0为所述拟合直线与纵坐标的截距。
优选地，通过下式得到所述待测LDMOS器件的寄生电阻值：
Figure GDA0002916427210000022
其中，RTLP为所述待测LDMOS器件的寄生电阻值。
优选地，所述通过所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子包括：
定义寄生电阻变化因子为0的LDMOS器件的寄生电阻值为标准寄生电阻值；
根据所述标准寄生电阻值以及所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子。
优选地，通过下式得到所述待测LDMOS器件的寄生电阻变化因子；
Figure GDA0002916427210000023
其中，RTLP为所述待测LDMOS器件的寄生电阻值，RTLP0为所述标准寄生电阻值，α为所述待测LDMOS器件的寄生电阻变化因子。
优选地，所述方法进一步包括：当所述寄生电阻变化因子小于所述预设阈值时，判断所述待测LDMOS器件的散热特性良好。
本发明第二方面提出一种评估射频功率LDMOS器件散热特性的系统，包括：
传输线脉冲测试装置，用于对待测LDMOS器件进行测试得到IV测试曲线；
拟合模块，用于对所述IV测试曲线中的上升段部分进行线性拟合得到所述待测LDMOS器件的寄生电阻值；
计算模块，用于对所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子；
判断模块，用于将所述寄生电阻变化因子与预设阈值进行比较，根据比较结果判断所述待测LDMOS器件的散热特性。
优选地，还包括存储模块，用于存储所述预设阈值。
优选地，当所述寄生电阻变化因子小于所述预设阈值时，判断模块判断所述待测LDMOS器件的散热特性良好。
本发明的有益效果如下：
本发明所述的技术方案具有原理明确、设计简单的优点，通过传输线脉冲测试装置对待测LDMOS器件进行测试来得到IV测试曲线，并进一步根据IV测试曲线来得到待测LDMOS的寄生电阻值、寄生电阻变化因子，根据寄生电阻变化因子来判断待测LDMOS器件的散热特性，提高了评估待测LDMOS器件散热特性的便捷性以及简洁性。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明的一个实施例提出的一种评估射频功率LDMOS器件散热特征的方法的流程图；
图2示出本实施中的待测LDMOS器件的结构示意图；
图3示出与图2中所述待测LDMOS器件相对应的寄生等效电路；
图4示出传输线脉冲测试装置的测试原理图；
图5示出的待测LDMOS器件的IV测试曲线；
图6示出四个不同叉指数量的待测LDMOS器件的结构版图；
图7示出对应图6所示的四个结构版图的IV测试曲线图；
图8示出本发明的另一个实施例提出的一种评估射频功率LDMOS器件散热特性的系统的结构框图。
图中：101、衬底；102、背面金属；103、P型外延层；104、P型重掺杂沉淀区域；105、P型埋层；106、P型陷阱；107、N型漂移区；108、漏级；109、屏蔽环；110、栅极；111、源级。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
图1示出本发明的一个实施例提出的一种评估射频功率LDMOS器件散热特征的方法的流程图，如图1所示，所述方法包括：
S100、通过传输线脉冲测试装置对待测LDMOS器件进行测试得到IV测试曲线；
S200、对所述IV测试曲线中的上升段部分进行线性拟合得到所述待测LDMOS器件的寄生电阻值；
S300、通过所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子；
S400、将所述寄生电阻变化因子与预设阈值进行比较，根据比较结果判断所述待测LDMOS器件的散热特性。
具体的，在S100中，图2示出本实施中公开的待测LDMOS器件的示意图，在图2中，可得到待测LDMOS器件的截面结构中包含一个掺杂浓度高于P型陷阱106的P型埋层105，该区域提供了一个较低的寄生电阻。P型重掺杂沉淀区域104为一个重掺杂区域，它和源级111区域通过金属硅化物以及淀积的金属连接起来，为了将源级111连接到衬底101，同时降低源级111端的寄生电感。衬底是低电阻率的半导体材料，在完成器件制作后通过减薄背面金属102，降低寄生电阻和热阻。N型漂移区107用于承受一定的电压，优化其长度及掺杂浓度分布可以使器件工作在不同的条件下。屏蔽环109一方面可以降低栅漏端的最大电场提高器件的击穿电压，还具有降低RFLDMOS的寄生电容的功能。
图3示出与所述待测LDMOS器件相对应的寄生等效电路，如图3所示，在寄生等效电路中，RB的大小决定了寄生NPN三极管的开启，当RB很大时，雪崩电流很小也会使得寄生NPN三极管的基级-发射极两端的电压超过PN结导通电压。为了延迟寄生NPN三极管开启，RB需要做小。
进一步的，传输线脉冲测试装置主要利用同轴线储能且能释放稳定的高电压脉冲的能力，提供一个脉冲宽度可调、电压可调的脉冲信号，传输线脉冲测试装置需要具有产生一个稳定高压脉冲的作用，同时能够检测到准确的瞬态电压以及瞬态电流，例如：使用在传输线脉冲装置上的示波器来检测传输线脉冲测试装置的瞬态电压以及瞬态电流。
图4示出传输线脉冲测试装置的测试原理图，如图4所示，储能50欧姆同轴线主要用于存储从V0过来的电压能量，当开关切换以后，将会把能量稳定地注入到待测LDMOS器件中，它的长度决定了脉冲宽度。延迟50欧姆同轴线是为了将入射脉冲和反射脉冲信号区分开来，通过检测传输线脉冲测试装置的瞬态电压以及瞬态电流，该瞬态电压以及瞬态电流就是加在待测LDMOS器件上的传输线脉冲电压以及电流，每一个传输线脉冲应力对应一个电压电流，将待测LDMOS器件失效前的所有传输线脉冲应力下的电压电流提取出来，得到例如图5所示的IV测试曲线。
具体的，在S200中，示例性的，在对待测LDMOS器件进行测试前，对电极进行定义：衬底101接地，栅极110接0V电压，漏级108接应力电压，当传输线脉冲测试装置输出的瞬态电压不足以使待测LDMOS器件发生雪崩倍增效应之前，对应附图5中的AB段，电流为漏电流。而当传输线脉冲测试装置输出的瞬态电压使得器件发生雪崩倍增效应时，电流开始抬起，如图5中B点附近区域。由于待测LDMOS器件的外延层比较厚，雪崩倍增主要发生在N型漂移区107与P型陷阱106及P型埋层105交界区域的PN结上。随着传输线脉冲测试装置输出的瞬态电压的继续增大，雪崩倍增效应产生的空穴电子对将会越多。空穴电子复合完全跟不上产生的速度，电子通过N型漂移区107和漏级108区域被收集，空穴通过P型陷阱106和P型埋层105被收集。由于P型埋层105的掺杂浓度远高于P型陷阱106，空穴主要被P型埋层105收集，形成了瞬态电流，对应图5中的BC段曲线。当瞬态电流足够大，使得RB两端的电压高于P型陷阱106和源级111形成的PN结的开启电压后，将会出现从C点到D击穿。
进一步的，所述S200包括以下子步骤：
S201、对所述IV测试曲线中的上升段部分进行线性拟合得到拟合直线；
S202、根据所述拟合直线得到所述拟合直线的斜率；
S203、根据所述拟合直线的斜率得到所述待测LDMOS器件的寄生电阻值。
具体的，在S201中，通过例如Origin的作图工具对IV测试曲线中的上升段部分进行拟合来得到拟合直线，IV测试曲线中的上升段部分对应图5中的BC段曲线，需要说明的是，瞬态电流区间可由用户自行进行设定，优选地，BC段曲线的瞬态电流区间可为
Figure GDA0002916427210000051
可以避开偶然误差所带来的影响，使得提取的寄生电阻值更加准确。
在S202中，首先，所述拟合直线的斜率代表了放电过程中的寄生电导，定义在图5中的C点的瞬态电流为It2，在图5的示例中，拟合直线的瞬态电流区间为
Figure GDA0002916427210000052
以瞬态电压为自变量，瞬态电流为因变量，拟合后的表达式为：
ITLP＝GTLP*VTLP+Id0；
其中，GTLP为所述拟合直线的斜率，VTLP为所述拟合直线中的瞬态电压，ITLP为与所述瞬态电压相对应的瞬态电流，Id0为所述拟合直线与横坐标之间的截距。
因此，通过下式得到所述拟合直线的斜率；
Figure GDA0002916427210000061
在这里，拟合直线的斜率代表了待测LDMOS器件放电过程的寄生电导。
在S203中，由寄生电导与寄生电阻值的倒数关系可以得到待测LDMOS器件的寄生电阻值如下式所示：
Figure GDA0002916427210000062
其中，RTLP为所述待测LDMOS器件的寄生电阻值。
进一步，所述S300包括以下子步骤
S301、定义寄生电阻变化因子为0的LDMOS器件的寄生电阻值为标准寄生电阻值；
S302、根据所述标准寄生电阻值以及所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子。
在传输线脉冲测试装置对待测LDMOS器件施加传输线脉冲应力至图5所示的BC段时，待测LDMOS器件内部发生雪崩倍增效应，同时随着瞬态电流的增加，热量会在待测LDMOS器件内部不断的进行积累，晶格温度不断升高，温度升高，热载流子的迁移率μ会下降，使得寄生电阻值增大。对单根或者双根Finger(叉指)的LDMOS器件来讲，由于外围有很大的面积用来耗散热量，因此寄生电阻值基本不受LDMOS器件散热特性的影响，而对于大栅宽的LDMOS器件来讲，内部的热量全部靠LDMOS器件有用面积来散热，寄生电阻值将受温度升高而增大，寄生电阻值的变化就可以表征器件散热的能力。通过实验发现，随着栅宽的不断增加，归一化的寄生电阻值趋于定值。因此，首先通过传输线脉冲测试装置对寄生电阻变化因子为0的LDMOS器件进行测试，得到其寄生电阻值，将此定义为标准寄生电阻值，
然后再对待测LDMOS器件进行测试，来得到待测LDMOS器件的寄生电阻值，进一步将标准寄生电阻值作为相对值来得到待测LDMOS器件的寄生电阻变化因子。
具体的，通过下式得到所述待测LDMOS器件的寄生电阻变化因子；
Figure GDA0002916427210000063
其中，RTLP为所述待测LDMOS器件的寄生电阻值，RTLP0为所述标准寄生电阻值，α为所述待测LDMOS器件的寄生电阻变化因子。
需要说明的是，待测LDMOS器件的Finger(叉指)数量越多，提取的寄生电阻变化因子就越准确，示例性的，待测LDMOS器件的Finger(叉指)数量可以为两根、四根、八根、十八根，其具体结构版图可由图6所示(图6中，从左至由待测LDMOS器件的Finger数量依次为两根、四根、八根以及十八根)，图7示出对应图6所示的四个结构版图的IV测试曲线图。
进一步的，在S400中，寄生电阻变化因子越大，说明待测LDMOS器件的单位寄生电阻值越大，器件的散热能力越差；反之，说明待测LDMOS器件的单位寄生电阻值越小，器件的散热能力越好，因此将待测LDMOS器件的寄生电阻变化因子与预设阈值进行比较，根据比较结果能够判断待测LDMOS器件的散热特性是否良好，需要说明的是。预设阈值可由用户自行设定，其具体数值本发明对此不做具体限定。
进一步的，当所述寄生电阻变化因子小于所述预设阈值时，判断所述待测LDMOS器件的散热特性良好。
本发明所述的技术方案具有原理明确、设计简单的优点，通过传输线脉冲测试装置对待测LDMOS器件进行测试来得到IV测试曲线，并进一步根据IV测试曲线来得到待测LDMOS的寄生电阻值、寄生电阻变化因子，根据寄生电阻变化因子来判断待测LDMOS器件的散热特性，提高了评估待测LDMOS器件散热特性的便捷性以及简洁性。
图8示出本发明的另一个实施例提出的一种评估射频功率LDMOS器件散热特性的系统的结构框图，如图8所示，包括：
传输线脉冲测试装置，用于对待测LDMOS器件进行测试得到IV测试曲线；
拟合模块，用于对所述IV测试曲线中的上升段部分进行线性拟合得到所述待测LDMOS器件的寄生电阻值；
计算模块，用于对所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子；
判断模块，用于将所述寄生电阻变化因子与预设阈值进行比较，根据比较结果判断所述待测LDMOS器件的散热特性。
需要说明的是，系统中的拟合模块、计算模块以及判断模块可理解为具有计算功能的单元或多个单元集成在一起的终端，例如：计算机。
在本实施例的一个优选实施方式中，还包括存储模块，用于存储所述预设阈值。
具体的，存储模块可为U盘或其他存储装置。
在本实施例的另一个优选实施方式中，当所述寄生电阻变化因子小于所述预设阈值时，判断模块判断所述待测LDMOS器件的散热特性良好。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (9)

1.一种评估射频功率LDMOS器件散热特性的方法，其特征在于，包括以下步骤：
通过传输线脉冲测试装置对待测LDMOS器件进行测试得到IV测试曲线；
对所述IV测试曲线中的上升段部分进行线性拟合得到所述待测LDMOS器件的寄生电阻值；
通过所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子；
将所述寄生电阻变化因子与预设阈值进行比较，根据比较结果判断所述待测LDMOS器件的散热特性，
其中，所述通过所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子包括：
定义寄生电阻变化因子为0的LDMOS器件的寄生电阻值为标准寄生电阻值；
根据所述标准寄生电阻值以及所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子。
2.根据权利要求1所述的方法，其特征在于，所述对所述IV测试曲线中的上升段部分进行拟合得到所述待测LDMOS器件的寄生电阻值包括：
对所述IV测试曲线中的上升段部分进行线性拟合得到拟合直线；
根据所述拟合直线得到所述拟合直线的斜率；
根据所述拟合直线的斜率得到所述待测LDMOS器件的寄生电阻值。
3.根据权利要求2所述的方法，其特征在于，通过下式得到所述拟合直线的斜率；
Figure FDA0002916427200000011
其中，GTLP为所述拟合直线的斜率，VTLP为所述拟合直线中的瞬态电压，ITLP为与所述瞬态电压相对应的瞬态电流，Id0为所述拟合直线与纵坐标的截距。
4.根据权利要求3所述的方法，其特征在于，通过下式得到所述待测LDMOS器件的寄生电阻值：
Figure FDA0002916427200000012
其中，RTLP为所述待测LDMOS器件的寄生电阻值。
5.根据权利要求1所述的方法，其特征在于，通过下式得到所述待测LDMOS器件的寄生电阻变化因子；
Figure FDA0002916427200000021
其中，RTLP为所述待测LDMOS器件的寄生电阻值，RTLP0为所述标准寄生电阻值，α为所述待测LDMOS器件的寄生电阻变化因子。
6.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：当所述寄生电阻变化因子小于所述预设阈值时，判断所述待测LDMOS器件的散热特性良好。
7.一种评估射频功率LDMOS器件散热特性的系统，其特征在于，包括：
传输线脉冲测试装置，用于对待测LDMOS器件进行测试得到IV测试曲线；
拟合模块，用于对所述IV测试曲线中的上升段部分进行线性拟合得到所述待测LDMOS器件的寄生电阻值；
计算模块，用于对所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子；
判断模块，用于将所述寄生电阻变化因子与预设阈值进行比较，根据比较结果判断所述待测LDMOS器件的散热特性，
其中，所述计算模块用于通过所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子，包括：
定义寄生电阻变化因子为0的LDMOS器件的寄生电阻值为标准寄生电阻值；
根据所述标准寄生电阻值以及所述待测LDMOS器件的寄生电阻值得到所述待测LDMOS器件的寄生电阻变化因子。
8.根据权利要求7所述的系统，其特征在于，还包括存储模块，用于存储所述预设阈值。
9.根据权利要求7所述的系统，其特征在于，当所述寄生电阻变化因子小于所述预设阈值时，判断模块判断所述待测LDMOS器件的散热特性良好。
CN201910019893.7A 2019-01-09 2019-01-09 一种评估射频功率ldmos器件散热特性的方法以及系统 Active CN109917260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910019893.7A CN109917260B (zh) 2019-01-09 2019-01-09 一种评估射频功率ldmos器件散热特性的方法以及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910019893.7A CN109917260B (zh) 2019-01-09 2019-01-09 一种评估射频功率ldmos器件散热特性的方法以及系统

Publications (2)

Publication Number Publication Date
CN109917260A CN109917260A (zh) 2019-06-21
CN109917260B true CN109917260B (zh) 2021-06-29

Family

ID=66960151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910019893.7A Active CN109917260B (zh) 2019-01-09 2019-01-09 一种评估射频功率ldmos器件散热特性的方法以及系统

Country Status (1)

Country Link
CN (1) CN109917260B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347415A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
JP2016195476A (ja) * 2015-03-31 2016-11-17 株式会社東芝 熱発電装置
CN107679261A (zh) * 2017-08-11 2018-02-09 上海集成电路研发中心有限公司 一种mos器件源漏与衬底间寄生电阻的建模方法
CN207817124U (zh) * 2018-01-16 2018-09-04 苏州华旃航天电器有限公司 一种电连接器泄漏电流和绝缘电阻测量装置
CN108563801A (zh) * 2017-12-21 2018-09-21 上海集成电路研发中心有限公司 一种提取FinFET寄生电阻模型的测试结构和方法
CN109143015A (zh) * 2018-07-19 2019-01-04 北京顿思集成电路设计有限责任公司 半导体器件寄生电阻获取方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347415A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
JP2016195476A (ja) * 2015-03-31 2016-11-17 株式会社東芝 熱発電装置
CN107679261A (zh) * 2017-08-11 2018-02-09 上海集成电路研发中心有限公司 一种mos器件源漏与衬底间寄生电阻的建模方法
CN108563801A (zh) * 2017-12-21 2018-09-21 上海集成电路研发中心有限公司 一种提取FinFET寄生电阻模型的测试结构和方法
CN207817124U (zh) * 2018-01-16 2018-09-04 苏州华旃航天电器有限公司 一种电连接器泄漏电流和绝缘电阻测量装置
CN109143015A (zh) * 2018-07-19 2019-01-04 北京顿思集成电路设计有限责任公司 半导体器件寄生电阻获取方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
揭荣金等."LDMOS功率放大器热效应最小化偏置电路设计".《江西科学》.2007,第25卷(第6期),第769-771页. *

Also Published As

Publication number Publication date
CN109917260A (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
CN102629603B (zh) 半导体装置
CN108572306B (zh) 逆导型igbt的热阻测试电路和方法
Barbato et al. Fast System to measure the dynamic on‐resistance of on‐wafer 600 V normally off GaN HEMTs in hard‐switching application conditions
CN112363037A (zh) 场效应晶体管极限性能验证电路、系统及方法
CN109917260B (zh) 一种评估射频功率ldmos器件散热特性的方法以及系统
CN109143015B (zh) 半导体器件寄生电阻获取方法
Wang et al. Study on electric characteristic of IGBT at different junction temperature
Mertens et al. Separating SCR and trigger circuit related overshoot in SCR-based ESD protection circuits
Yi et al. The influence of microwave pulse width on the thermal burnout effect of a PIN diode limiting-amplifying system
Zhu et al. Characterization and analysis on performance and avalanche reliability of SiC MOSFETs with varied JFET region width
Tominaga et al. Modeling of IGBTs with focus on voltage dependency of terminal capacitances
Han et al. A comprehensive physical model for PNP based ESD protection devices in SOI technology
Li et al. An Improved Desaturation Protection Method with Self-Adaptive Blanking-Time for Silicon Carbide (SiC) Power MOSFETs
Vashchenko et al. Implementation of dual-direction SCR devices in analog CMOS process
Zhang et al. Turn-off failure in multi-finger SOI-LIGBT used for single chip inverter ICs
CN112071914B (zh) 带有mos单元和电压感测及控制单元的半导体器件
US10073935B2 (en) Simplified zener diode DC spice model
Zheng et al. Island diodes triggering SCR in waffle layout with high failure current for HV ESD protection
CN112002756B (zh) 带有igbt单元和电流电压感测及控制单元的半导体器件
CN115621318A (zh) Ggnmos晶体管结构、esd保护器件及电路
Vashchenko et al. Bipolar SCR ESD devices
Arnborg Two-dimensional avalanche simulation of collector-emitter breakdown
Irace et al. 200áV Fast Recovery Epitaxial Diode with superior ESD capability
CN109786450B (zh) 一种基于ligbt的栅控型采样器件
Notermans et al. An off-chip ESD protection for high-speed interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant