CN103778297B - Mos器件的sti应力效应建模方法及装置 - Google Patents

Mos器件的sti应力效应建模方法及装置 Download PDF

Info

Publication number
CN103778297B
CN103778297B CN201410040388.8A CN201410040388A CN103778297B CN 103778297 B CN103778297 B CN 103778297B CN 201410040388 A CN201410040388 A CN 201410040388A CN 103778297 B CN103778297 B CN 103778297B
Authority
CN
China
Prior art keywords
mos device
parameter
sti stress
sti
model parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410040388.8A
Other languages
English (en)
Other versions
CN103778297A (zh
Inventor
卜建辉
李书振
罗家俊
韩郑生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410040388.8A priority Critical patent/CN103778297B/zh
Priority to US14/403,938 priority patent/US10176287B2/en
Priority to PCT/CN2014/076252 priority patent/WO2015109679A1/zh
Publication of CN103778297A publication Critical patent/CN103778297A/zh
Application granted granted Critical
Publication of CN103778297B publication Critical patent/CN103778297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/14—Force analysis or force optimisation, e.g. static or dynamic forces

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种MOS器件的STI应力效应建模方法及装置，属于器件提参建模技术领域。所述方法包括：引入温度参数对MOS器件的STI应力效应的影响，形成MOS器件的STI应力效应随温度参数变化的函数；提取常温下的MOS器件的模型参数Model1；以Model1为基础，提取常温下STI应力对MOS器件性能影响的参数Model2；以Model2为基础，提取函数中MOS器件的拟合参数，获得最终模型参数。所述装置包括：第一模块、第二模块、第三模块及第四模块。本发明通过建立MOS器件的STI应力效应随温度参数变化的函数，能够准确地描述出温度对MOS器件STI应力效应的影响，使得提取的模型参数更加准确可靠。

Description

MOS器件的STI应力效应建模方法及装置
技术领域
本发明涉及器件提参建模技术领域，特别涉及一种MOS器件的STI应力效应建模方法及装置。
背景技术
随着集成电路设计的复杂度越来越高，尺寸越来越小，使得隔离技术在集成电路制造中的作用越来越重要。CMOS工艺下的隔离技术主要包括介质材料隔离和反向PN结隔离等，其中介质材料隔离在消除寄生晶体管，降低工作电容，以及抑制MOS管的闩锁效应等方面均有出色表现。在3-0.35μm的工艺中，局部氧化（LOCOS）工艺被广泛使用，但是这种工艺有着自身的缺陷：（1）鸟嘴结构使场二氧化硅侵入有源区；（2）场氧注入在高温过程中发生再分布，引起有源器件的窄宽度效应；（3）场二氧化硅在窄隔离区变薄；（4）不平坦的表面形状。这些缺陷在进入到0.18μm及以下工艺节点时候显得尤为突出，使得LOCOS工艺已经不适用。随着器件由深亚微米向纳米发展，浅沟槽隔离（STI）技术已经替代LOCOS技术成为主流的隔离技术。STI技术与LOCOS技术相比，不仅具有完全无鸟嘴，完全平坦化，良好的抗闩锁等优点，而且STI技术可以回避高温工艺，减小了结间距和结电容，保证了有源区的面积，提高了集成度。
随着器件有源区面积的减小，STI应力对器件性能的影响将不可忽略，使得器件的性能与器件有源区的面积以及器件在有源区的位置强烈相关，它不仅对器件阈值电压产生影响，对器件的载流子迁移率也将产生影响。目前商用的MOSFET标准模型BSIM4对STI应力效应进行了建模，主要包括应力对阈值电压和迁移率的影响。经研究发现，温度对STI应力效应有很大影响，低温会增强STI应力，进而加剧对器件性能的影响，而这一点在标准模型BSIM4未得到充分考虑，使得提取的模型参数不够精确。
发明内容
本发明所要解决的技术问题是提供一种能够提高提取的模型参数更加精确的MOS器件的STI应力效应建模方法及装置。
为解决上述技术问题，本发明的一个方面提供了一种MOS器件的STI应力效应建模方法，包括：在BSIM4的模型参数中引入影响MOS器件的STI应力效应的温度参数，建立所述MOS器件的STI应力效应随温度参数变化的函数；
根据无STI应力时的MOS器件的输出特性以及转移特性，提取常温状态下MOS器件的模型参数Model1；
以模型参数Model1为基础，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2；
以模型参数Model2为基础，提取非常温状态下所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数，获得最终模型参数。
进一步地，当无STI应力时，所述MOS器件的源端有源区宽度、源端有源区基准宽度、漏端有源区宽度与漏端有源区基准宽度均相等。
进一步地，所述以模型参数Model1为基础，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2的具体步骤包括：
获取不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；
根据获取的所述MOS器件的输出特性、转移特性及模型参数Model1，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2。
进一步地，所述以模型参数Model2为基础，提取非常温状态下所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数，获得最终模型参数的具体步骤包括：
获取非常温状态下不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；
根据获取的所述MOS器件的输出特性、转移特性及模型参数Model2，提取所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数kua1和kub1，获得最终模型参数。
本发明的另一个方面，提供了一种MOS器件的STI应力效应建模装置，包括：
第一模块、第二模块、第三模块及第四模块；
所述第一模块用于在BSIM4的模型参数中引入影响MOS器件的STI应力效应的温度参数，建立所述MOS器件的STI应力效应随温度参数变化的函数；
所述第二模块用于根据无STI应力时的MOS器件的输出特性以及转移特性，提取常温状态下MOS器件的模型参数Model1；
所述第三模块用于以模型参数Model1为基础，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2；
所述第四模块用于以模型参数Model2为基础，提取非常温状态下所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数，获得最终模型参数。
进一步地，所述第三模块包括：
第一获取单元、第一提取单元及标记单元；
所述第一获取单元用于获取不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；
所述第一提取单元用于根据获取的所述MOS器件的输出特性、转移特性及模型参数Model1，提取常温状态下STI应力对MOS器件性能影响的参数；
所述标记单元用于将提取后的模型参数标记为Model2。
进一步地，所述第四模块包括：
第二获取单元及第二提取单元；
所述第二获取单元用于获取非常温状态下不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；
所述第二提取单元用于根据获取的所述MOS器件的输出特性、转移特性及模型参数Model2，提取所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数kua1和kub1，获得最终模型参数。
本发明提供的MOS器件的STI应力效应建模方法及装置，在BSIM4的模型参数中引入影响MOS器件的STI应力效应的温度参数，建立所述MOS器件的STI应力效应随温度参数变化的函数，能够更加准确地描述出温度对MOS器件STI应力效应的影响，使得提取的模型参数更加准确可靠。
附图说明
图1为本发明实施例提供的MOS器件的版图示意图；
图2为具有不同SA（SB）的器件在不同温度下的Idlin（线性区饱和电流）的测试数据以及本发明所提出模型的模拟对比曲线。
图3为具有不同SA（SB）的器件在不同温度下的Idlin（线性区饱和电流）的测试数据以及标准模型BSIM4SOI的模拟对比曲线。
具体实施方式
本发明实施例提供的一种MOS器件的STI应力效应建模方法，包括：
步骤S1：在BSIM4的模型参数中引入影响MOS器件的STI应力效应的温度参数，建立MOS器件的STI应力效应随温度参数变化的函数；
步骤S2：根据无STI应力时的MOS器件的输出特性以及转移特性，提取常温状态下MOS器件的模型参数Model1；
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。本实施例以中国科学院微电子研究所0.13um SOI工艺下的H型栅器件为例进行说明。
如图1所示，制备含有不同源端有源区宽度（用SA表示）及漏端有源区宽度（用SB表示）的MOS器件，为了简化，令SA=SB。SA的宽度分别为0.34um，0.6um，1um以及5um。
在常温25度下对SA=saref=SB=sbref=5um时MOS器件的转移特性（Id_Vg）以及输出特性（Id_Vd）进行测试，提取25度时的MOS器件的模型参数Model1，此时MOS器件的STI应力基本为零。其中saref为源端有源区基准宽度，sbref为漏端有源区基准宽度。
步骤S3：以模型参数Model1为基础，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2；
本实施例中，分别获取源端有源区宽度SA为0.34um，0.6um，1um和5um时的MOS器件的输出特性以及转移特性，根据获取的输出特性、转移特性及模型参数Model1，提取常温25度下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2；
步骤S4：以模型参数Model2为基础，提取非常温状态下MOS器件的STI应力效应随温度参数变化的函数中MOS器件的拟合参数，获得最终模型参数。施加的温度应该能满足MOS器件能正常工作，其温度参数取值应包括MOS器件正常工作时的最高温度及最低温度，才能有利于获得更精确的最终模型参数。
本实施例中，分别获取在-55度、-30度、0度、15度、48度、80度、125度下，源端有源区宽度SA为0.34um，0.6um，1um和5um时的MOS器件的输出特性以及转移特性，并根据测得的输出特性、转移特性及模型参数Model2，提取MOS器件的STI应力效应随温度参数变化的函数中MOS器件拟合参数kua1和kub1，获得最终模型参数。
代码如下所示：
其中ua0，ub0为与STI应力无关的一阶迁移率退化系数和二阶迁移率退化系数。Kua1与kub1为拟合系数。
因为Ua为一阶迁移率退化系数，Ub为二阶迁移率退化系数。从给出的公式可以看到，由于kua1的引入，ua既和温度相关又和SA，SB相关（而SA，SB和应力直接相关），所以kua1的引入实际上就是引入温度对STI应力产生影响，进而对一阶迁移率退化系数产生影响。Kub1的作用相同。所以Kua为既与温度相关又与应力相关的一阶迁移率退化系数,kua1为拟合系数。Kub为既与温度相关又与应力相关的二阶迁移率退化系数,kub1为拟合系数。
通过本发明提供的MOS器件的STI应力效应建模方法所建立的模型。如图2所示，图2为具有不同SA（SB）的器件在-55度、25度、125度时的Idlin（线性区饱和电流）的测试数据以及本发明所提出模型的模拟对比曲线，主要是为了说明此模型可以很好的拟合温度对STI应力的影响。图3为具有不同SA（SB）的器件在-55度、25度、125度时的Idlin（线性区饱和电流）的测试数据以及标准模型BSIM4SOI的模拟对比曲线，主要是为了说明标准模型很难拟合此现象。从图2和图3的对比可以看出，本发明提供的模型很好的拟合了测试数据，且更加准确可靠的体现了温度对STI应力的影响。
本发明还提供了一种MOS器件的STI应力效应建模装置，包括：第一模块、第二模块、第三模块及第四模块；第一模块用于在BSIM4的模型参数中引入影响MOS器件的STI应力效应的温度参数，建立MOS器件的STI应力效应随温度参数变化的函数；第二模块用于根据无STI应力时的MOS器件的输出特性以及转移特性，提取常温下MOS器件的模型参数Model1；第三模块用于以模型参数Model1为基础，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2；第四模块用于以模型参数Model2为基础，提取非常温状态下MOS器件的STI应力效应随温度参数变化的函数中MOS器件的拟合参数，获得最终模型参数。
其中，第三模块包括：第一获取单元、第一提取单元及标记单元；第一获取单元用于获取不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；第一提取单元用于根据获取的MOS器件的输出特性、转移特性及模型参数Model1，提取常温状态下STI应力对MOS器件性能影响的参数；标记单元用于将提取后的模型参数标记为Model2。
第四模块包括：第二获取单元及第二提取单元；第二获取单元用于获取非常温状态下不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；第二提取单元用于根据获取的MOS器件的输出特性、转移特性及模型参数Model2，提取MOS器件的STI应力效应随温度参数变化的函数中MOS器件的拟合参数kua1和kub1，获得最终模型参数。
本发明提供的MOS器件的STI应力效应建模方法及装置，在BSIM4的模型参数中引入影响MOS器件的STI应力效应的温度参数，建立所述MOS器件的STI应力效应随温度参数变化的函数，能够更加准确地描述出温度对MOS器件STI应力效应的影响，使得提取的模型参数更加准确可靠。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种MOS器件的STI应力效应建模方法，其特征在于，包括：
在BSIM4的模型参数中引入影响MOS器件的STI应力效应的温度参数，建立所述MOS器件的STI应力效应随温度参数变化的函数；
根据无STI应力时的MOS器件的输出特性以及转移特性，提取常温状态下MOS器件的模型参数Model1；
以模型参数Model1为基础，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2；
以模型参数Model2为基础，提取非常温状态下所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数，获得最终模型参数；
其中，以模型参数Model2为基础，提取非常温状态下所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数，获得最终模型参数包括：
获取非常温状态下不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；
根据获取的所述MOS器件的输出特性、转移特性及模型参数Model2，提取所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数kua1和kub1，获得最终模型参数。
2.如权利要求1所述的MOS器件的STI应力效应建模方法，其特征在于：
当无STI应力时，所述MOS器件的源端有源区宽度、源端有源区基准宽度、漏端有源区宽度与漏端有源区基准宽度均相等。
3.如权利要求1所述的MOS器件的STI应力效应建模方法，其特征在于，所述以模型参数Model1为基础，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2的具体步骤包括：
获取不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；
根据获取的所述MOS器件的输出特性、转移特性及模型参数Model1，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2。
4.一种MOS器件的STI应力效应建模装置，其特征在于，包括：
第一模块、第二模块、第三模块及第四模块；
所述第一模块用于在BSIM4的模型参数中引入影响MOS器件的STI应力效应的温度参数，建立所述MOS器件的STI应力效应随温度参数变化的函数；
所述第二模块用于根据无STI应力时的MOS器件的输出特性以及转移特性，提取常温状态下MOS器件的模型参数Model1；
所述第三模块用于以模型参数Model1为基础，提取常温状态下STI应力对MOS器件性能影响的参数，提取后的模型参数标记为Model2；
所述第四模块用于以模型参数Model2为基础，提取非常温状态下所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数，获得最终模型参数；
其中，所述第四模块包括：第二获取单元及第二提取单元；
所述第二获取单元用于获取非常温状态下不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；
所述第二提取单元用于根据获取的所述MOS器件的输出特性、转移特性及模型参数Model2，提取所述MOS器件的STI应力效应随温度参数变化的函数中所述MOS器件的拟合参数kua1和kub1，获得最终模型参数。
5.如权利要求4所述的MOS器件的STI应力效应建模装置，其特征在于，所述第三模块包括：
第一获取单元、第一提取单元及标记单元；
所述第一获取单元用于获取不同的源端有源区宽度及漏端有源区宽度的MOS器件的输出特性以及转移特性；
所述第一提取单元用于根据获取的所述MOS器件的输出特性、转移特性及模型参数Model1，提取常温状态下STI应力对MOS器件性能影响的参数；
所述标记单元用于将提取后的模型参数标记为Model2。
CN201410040388.8A 2014-01-27 2014-01-27 Mos器件的sti应力效应建模方法及装置 Active CN103778297B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410040388.8A CN103778297B (zh) 2014-01-27 2014-01-27 Mos器件的sti应力效应建模方法及装置
US14/403,938 US10176287B2 (en) 2014-01-27 2014-04-25 STI stress effect modeling method and device of an MOS device
PCT/CN2014/076252 WO2015109679A1 (zh) 2014-01-27 2014-04-25 Mos器件的sti应力效应建模方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410040388.8A CN103778297B (zh) 2014-01-27 2014-01-27 Mos器件的sti应力效应建模方法及装置

Publications (2)

Publication Number Publication Date
CN103778297A CN103778297A (zh) 2014-05-07
CN103778297B true CN103778297B (zh) 2017-04-12

Family

ID=50570527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410040388.8A Active CN103778297B (zh) 2014-01-27 2014-01-27 Mos器件的sti应力效应建模方法及装置

Country Status (3)

Country Link
US (1) US10176287B2 (zh)
CN (1) CN103778297B (zh)
WO (1) WO2015109679A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989200B (zh) * 2015-01-29 2019-05-31 西安电子科技大学昆山创新研究院 模数转换器的仿真方法和装置
CN105989199B (zh) * 2015-01-29 2019-05-28 西安电子科技大学昆山创新研究院 运算放大器的仿真方法和装置
CN105991092B (zh) * 2015-01-29 2019-07-02 西安电子科技大学 混频器的仿真方法和装置
CN104992005B (zh) * 2015-06-23 2018-11-27 中国科学院微电子研究所 一种限制器件模型适用温度范围的方法
CN116153926B (zh) * 2023-01-10 2023-10-17 中国电子科技集团公司第五十八研究所 一种抗总剂量辐射的小沟道宽度nmos管版图加固结构
CN116090261B (zh) * 2023-04-07 2023-06-23 深圳平创半导体有限公司 一种压接型功率半导体器件应力场重构方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681878A (zh) * 2007-10-26 2010-03-24 新思科技有限公司 用于布图布线系统中设计优化的填充单元

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408613B2 (ja) * 2002-09-25 2010-02-03 Ｎｅｃエレクトロニクス株式会社 トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法
JP2005243928A (ja) * 2004-02-26 2005-09-08 Fujitsu Ltd トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置
JP2006190727A (ja) * 2005-01-04 2006-07-20 Renesas Technology Corp 半導体集積回路
KR100850092B1 (ko) * 2006-08-31 2008-08-04 동부일렉트로닉스 주식회사 Ｃｍｏｓ 소자의 ｓｐｉｃｅ 모델링 방법
JP5096719B2 (ja) * 2006-09-27 2012-12-12 パナソニック株式会社 回路シミュレーション方法及び回路シミュレーション装置
US7882452B2 (en) * 2007-08-30 2011-02-01 Honeywell International Inc. Modeling silicon-on-insulator stress effects
CN102542094A (zh) * 2011-11-02 2012-07-04 上海华力微电子有限公司 纳米级多叉指射频cmos模型及其提取方法
CN102646147B (zh) * 2012-04-24 2015-02-18 中国科学院微电子研究所 Mos器件的建模方法
US8914760B2 (en) * 2012-05-09 2014-12-16 Mentor Graphics Corporation Electrical hotspot detection, analysis and correction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681878A (zh) * 2007-10-26 2010-03-24 新思科技有限公司 用于布图布线系统中设计优化的填充单元

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Deep submicron PDSOI thermal resistance extraction;Bu Jianhui等;《Journal of Semiconductors》;20100930;第31卷(第09期);第094001-1-094001-3页 *
STI应力对CMOS 器件影响的模拟研究;宋雯等;《新型半导体器件》;20121130;第37卷(第11期);第842-854页 *

Also Published As

Publication number Publication date
WO2015109679A1 (zh) 2015-07-30
CN103778297A (zh) 2014-05-07
US10176287B2 (en) 2019-01-08
US20160259876A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
CN103778297B (zh) Mos器件的sti应力效应建模方法及装置
US8631382B2 (en) LVS implementation for FinFET design
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN102142057A (zh) 应用于mosfet电学仿真的bsim4应力模型
CN105138790B (zh) Soi-mosfet模型及其参数提取方法
CN102176215B (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN102956620A (zh) Mos晶体管结电容测试结构及表征方法
CN102646147B (zh) Mos器件的建模方法
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN102176442A (zh) 用于测量mos器件hci可靠性的测试结构及方法
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
CN105405783A (zh) 一种针对多晶硅层光刻版图的工艺热点检查方法
CN107622959A (zh) 一种tcad仿真中mos电容cv特性曲线的校准方法
CN108416179A (zh) 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法
US20110169079A1 (en) Semiconductor device having an overlapping multi-well implant and method for fabricating same
CN208706683U (zh) 用于形成电阻的半导体结构
CN102915394B (zh) 一种应用于mosfet电学仿真的psp应力的建模方法
CN102708268B (zh) Mos器件的建模方法
CN102542094A (zh) 纳米级多叉指射频cmos模型及其提取方法
CN109376483A (zh) 一种lod应力效应spice建模的方法
CN107038305A (zh) 半导体集成电路及其寄生二极管的提取方法
Jiang et al. Device parameter variations of n-MOSFETS with dog-bone layouts in 65nm and 40nm technologies
US20240232468A1 (en) Device leakage current model and method for extracting the same
Kakde et al. Testing Significance of Layout Dependent Impacts on Silicon Chips Performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201218

Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220427

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.