CN102147828B - 体引出结构soi场效应晶体管等效电学装置及建模方法 - Google Patents

Abstract

本发明公开了一种体引出结构的SOI场效应晶体管的等效电学模型及其建模方法，该等效电学模型由内部场效应晶体管和外部场效应晶体管并联组成，其中将所述体引出结构SOI场效应晶体管分为体引出部分和主体部分，内部场效应晶体管代表体引出部分的寄生晶体管，外部场效应晶体管代表主体部分的正常晶体管。本发明提出的等效电学模型完整地包括了体引出结构SOIMOSFET器件物理结构的各个部分，即体引出部分和主体部分对其电学特性的影响，提高了模型对器件电学特性的拟合效果。

Description

体引出结构SOI场效应晶体管等效电学装置及建模方法

技术领域

本发明涉及一种场效应晶体管等效电学装置及其建模方法，尤其涉及一种体引出结构SOI场效应晶体管的等效电学装置其建模方法，属于微电子器件建模领域。

背景技术

MOSFET为一种四端口半导体器件，在各个端口施加不同的激励，器件的漏极电流也会相应发生变化。通过对器件建立数学装置，得出输入输出的数学表达式，电路设计者使用该装置进行电路设计的SPICE仿真。

SOI 场效应管（亦称MOSFET）一般有两种应用模式，一种是有体引出的结构（包括T型栅引出结构和H型栅引出结构），另一种是无体引出的结构（即浮体结构）。图1为T型栅引出结构器件的版图示意图。对栅施加电压时，T型栅102下面的衬底也会反型形成导电沟道。目前一般认为这个沟道的性质与正常栅101下面的沟道完全一致，所以T型栅102仅仅等效于增加了器件的有效宽度而已。然而，这种处理方式是极为简单的，在目前的工艺下，甚至是错误的，器件甚至会表现出一些SPICE装置无法涵盖的特性。

T型栅102非单一掺杂，一半掺杂N型杂质，另一半掺杂P型杂质，它的电学特性与单一掺杂的正常栅101截然不同。基于此，本发明提供了一种体引出结构SOI场效应晶体管的等效电学装置，可以更加准确有效的对SOI场效应晶体管建模仿真。

发明内容

本发明要解决的技术问题在于提供一种体引出结构的SOI场效应晶体管的等效电学装置及其建模方法。

为了解决上述技术问题，本发明采用如下技术方案：

一种体引出结构SOI场效应晶体管的等效电学装置，由内部场效应晶体管和外部场效应晶体管并联组成，其中将所述体引出结构SOI场效应晶体管分为体引出部分和主体部分，内部场效应晶体管代表体引出部分的寄生晶体管，外部场效应晶体管代表主体部分的正常晶体管。

作为本发明的优选方案，内部场效应晶体管和外部场效应晶体管共用栅、源、漏和体四端。

作为本发明的优选方案，内部场效应晶体管和外部场效应晶体管拥有不同的装置参数。

上述体引出结构SOI场效应晶体管的等效电学装置的建模方法：

首先，分别制作体引出结构器件和仅包含所述体引出结构器件中的体引出部分的辅助器件；

然后，分别对体引出结构器件和辅助器件进行电学测试；

将辅助器件的测试数据用于提取上述装置中内部场效应晶体管的相关参数，代表体引出部分的寄生晶体管；

而代表正常晶体管的外部场效应晶体管的相关参数，通过一个中间数据来进行提取，这个中间数据通过将所有体引出结构器件的测试数据减去相同测试条件下辅助器件的测试数据得到。

本发明的有益效果在于：

本发明提出的等效电学装置完整地包括了体引出结构SOI MOSFET器件物理结构的各个部分（即体引出部分和主体部分）对其电学特性的影响，提高了装置对器件电学特性的拟合效果。准确的SOI MOSFET器件装置有利于SOI电路设计仿真，从而对促进SOI电路的发展有重要意义。

附图说明

图1为实施例中T型栅引出结构的SOI场效应晶体管示意图;

图2为实施例中体引出结构的SOI场效应晶体管的主体部分示意图;

图3为实施例中体引出结构的SOI场效应晶体管的电学装置的SPICE符号示意图;

图4为实施例中体引出结构的SOI场效应晶体管的引出部分示意图；

图5为实施例中体引出结构的SOI场效应晶体管的测试数据示意图。

具体实施方式

下面结合附图进一步说明本发明的器件结构，为了示出的方便附图并未按照比例绘制。

本发明的发明人通过对体引出结构的SOI场效应晶体管测试研究发现：采用 T型栅引出结构的SOI场效应晶体管中，如图1所示，体引出部分的T型栅102下面的衬底也会反型形成导电沟道，而且这个沟道的性质与主体部分的正常栅101下面的沟道并不一致。T型栅102并非单一掺杂，其一半掺杂N型杂质，另一半掺杂P型杂质，它的电学特性与单一掺杂的正常栅101是截然不同的。目前，在仿真建模时通常将T型栅102仅仅等效于增加了器件的有效宽度，可见按此建立的电学装置是很不准确的，实际器件会表现出一些现有SPICE装置无法涵盖的特性。

在上述的分析研究基础上，本发明的发明人对体引出结构的SOI场效应晶体管的现有电学装置进行了改良。将体引出结构的SOI场效应晶体管分为主体部分和体引出部分两个部分来看待，如图2和图4所示，充分考虑了体引出部分（即T型栅102部分）的寄生晶体管与主体部分正常晶体管的不同，建立了一种新的电学装置。该电学装置的SPICE符号如图3所示，由内部场效应晶体管和外部场效应晶体管并联组成，内部场效应晶体管代表体引出部分（T栅102下的）的寄生晶体管，外部场效应晶体管代表主体部分（正常栅101下）的正常晶体管，两个晶体管共用栅、源、漏和体四端，但是拥有不同的装置参数。电路仿真时，分别调用各自的SPICE装置参数。

图1中，正常栅101、源102、漏103由掩模106定义N型掺杂（以NMOS为例，下同），体104由掩模107定义P型掺杂，T型栅由掩模106和掩模107共同定义掺杂极性。图2中，正常栅201、源203、漏204由掩模206定义N型掺杂。图4中，源403、漏404由掩模406定义N型掺杂，体405由掩模407定义P型掺杂，T型栅由掩模406和掩模407共同定义掺杂极性。其中图4所示结构可作为辅助器件，用于研究体引出部分（T栅102下的）的寄生晶体管。

外部场效应晶体管和内部场效应晶体管各自的装置参数可以按照以下方法进行提取：

首先，分别制作如图1所示体引出结构的器件和如图4所示结构的辅助器件。然后，分别对两种器件结构进行电学测试。将辅助器件的测试数据用于提取上述装置中内部场效应晶体管的相关参数，代表体引出部分的寄生晶体管。而代表正常晶体管的外部场效应晶体管的相关参数，可以通过一个中间数据来进行提取，这个中间数据通过将所有体引出结构器件的测试数据减去相同测试条件下辅助器件的测试数据得到。

如图5所示，曲线501为体引出结构器件的测试数据，曲线502为辅助器件的测试数据，曲线503为中间数据，由曲线501与曲线502相减而得。其中，体引出结构器件的实际测试数据曲线501明显不是斜率单一的曲线，用单一的晶体管装置来拟合并不能准确的涵盖其电学特性，而将其分为曲线502和曲线503，按照两个并联的晶体管分别进行拟合分析更为准确。

可见，本发明提出的等效电学装置能够更加完整地反应体引出结构SOI MOSFET器件物理结构的各个部分（即体引出部分和主体部分）对其电学特性的影响。从而可以提高装置对器件电学特性的拟合效果。准确的SOI MOSFET器件装置有利于SOI电路设计仿真，从而对促进SOI电路的发展有重要意义。

上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (1)

1.一种体引出结构SOI场效应晶体管的建模方法，其特征在于，该方法包括以下步骤：

首先，分别制作体引出结构器件和仅包含所述体引出结构器件中的体引出部分的辅助器件；

然后，分别对体引出结构器件和辅助器件进行电学测试；

将辅助器件的测试数据用于提取模型中内部场效应晶体管的相关参数，所述模型是指等效电学模型，其由内部场效应晶体管和外部场效应晶体管并联组成；

其中将体引出结构SOI场效应晶体管分为体引出部分和主体部分，内部场效应晶体管代表体引出部分的寄生晶体管，外部场效应晶体管代表主体部分的正常晶体管；

而代表正常晶体管的外部场效应晶体管的相关参数，通过一个中间数据来进行提取，这个中间数据通过将所有体引出结构器件的测试数据减去相同测试条件下辅助器件的测试数据得到。

Images