CN105895548B - 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 - Google Patents
一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 Download PDFInfo
- Publication number
- CN105895548B CN105895548B CN201610416377.4A CN201610416377A CN105895548B CN 105895548 B CN105895548 B CN 105895548B CN 201610416377 A CN201610416377 A CN 201610416377A CN 105895548 B CN105895548 B CN 105895548B
- Authority
- CN
- China
- Prior art keywords
- substrate
- mosfet
- curve
- grid
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种基于栅调制产生电流提取MOSFET衬底掺杂浓度的方法,利用栅调制产生电流曲线对衬底掺杂敏感的特性,使用与被测器件尺寸相同的已知衬底掺杂的MOSFET作为比对器件,将被测的MOSFET器件进行测试IGM‑VG曲线。由于在测试设置相同情形下,对比器件与被测器件的IGM‑VG曲线峰值相同,只是在栅电压VG上的位置发生漂移。因此测量出被测器件与对比器件的IGM‑VG曲线之间的栅压漂移量,并利用相同的曲线峰值所对应的沟道空穴浓度PS相等这一原理进行计算,从而得出被测器件的衬底掺杂浓度。本发明方法具有准确性高、测试简单快速的特点,更易探测出衬底掺杂的变化;测试时直流测试,对设备要求较低且快速的特点。
Description
技术领域
本发明属于微电子技术领域,涉及金属氧化物场效应管(MOSFET)的电学性能测试,具体是一种基于栅调制产生电流提取MOSFET衬底掺杂浓度的方法。
背景技术
MOSFET的衬底掺杂浓度决定着器件的传输性能,是半导体工艺中非常重要的一个参量。传统的测量方法中较为常用的为电容电压CV方法,该方法把MOSFET栅、氧化层和衬底当一个电容器,利用高低频测试获得CV曲线,从曲线上提取出衬底信息来。这一方法的特点是比较准确,但测试设备要求较高,必须具备高低频率脉冲测试模块,而目前具备类似模块的设备非常昂贵,而一般的设备操作不方便,测试反应速度慢。
发明内容
本发明的目的在于提供一种基于栅调制产生电流提取MOSFET衬底掺杂浓度的方法,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:
一种基于栅调制产生电流提取MOSFET衬底掺杂浓度的方法,步骤如下:
(1)设置MOSFET的测试端电压VG,固定漏端电压VD,悬浮MOSFET的源端,衬底接地;对MOSFET的栅电压VG进行扫描,漏电流即为IGM;在相同的测试条件下,被测器件、已知尺寸和衬底掺杂与被测MOSFET相同的对比器件进行测试IGM-VG曲线,标记对比器件的已知衬底掺杂浓度为NA0;
(2)被测器件相比对比器件的IGM曲线在栅电压VG轴上发生漂移,其漂移量为ΔVG,此时两个器件的IGM峰值点对应的VG和衬底掺杂分布标记为对比器件(VG0,NA0)和被测器件为(VG1,NA1),其中VG0、VG1直接从曲线上获取;
(3)在峰值处,被测器件和对比器件的沟道界面处的空穴浓度相同,此时沟道空穴浓度的PS为:
其中NA为衬底掺杂,Cox为栅氧化层电容,UGF为栅电压,q为电子电量,UD为漏端电压,εs为相对介电常数,β=q/kT,T为温度;
因此有对比器件的PS0与被测器件的PS1相等,即PS0=PS1,于是有:
(4)将NA0、VG0、VG1带入,求解方程(2),即可求出被测器件的衬底掺杂浓度 NA1。
作为本发明进一步的方案:所述步骤(1)中,MOSFET的漏端电压|VD|小于0.3V。
本发明的基本原理,利用栅调制产生电流曲线对衬底掺杂敏感的特性,使用与被测器件尺寸相同的已知衬底掺杂的MOSFET作为比对器件,将被测的MOSFET器件进行测试IGM-VG曲线。由于在测试设置相同情形下,对比器件与被测器件的IGM-VG曲线峰值相同,只是在栅电压VG上的位置发生了漂移。因此测量出被测器件与对比器件的IGM-VG曲线之间的栅压漂移量,并利用相同的曲线峰值所对应的沟道空穴浓度PS相等这一原理进行计算,从而得出被测器件的衬底掺杂浓度。
栅调制漏极产生电流为当MOSFET沟道处于非平衡的耗尽状态时,界面陷阱引发的产生效应而产生的一种漏极泄漏电流。当栅电压从积累区、耗尽区到反型区变化时,栅压-漏电流呈现出一个驼峰状。该产生电流具有非常小的特点,可至皮安级别,同时,该电流对衬底掺杂浓度的影响异常敏感,衬底掺杂做微小的变化都能引发产生电流曲线明显的漂移。因此利用栅调制产生电流可非常有效的测试MOSFET的衬底掺杂浓度,而且这种方法是直流测试,对设备要求相对不高。
与现有技术相比,本发明的有益效果是:本发明方法具有准确性高、测试简单快速的特点,由于IGM非常小,因此曲线对衬底掺杂的变化异常敏感,因此更易探测出衬底掺杂的变化;测试时直流测试,因此具有对设备要求较低且快速、成本低的特点。
附图说明
图1是对比MOSFET器件和被测MOSFET的IGM-VG曲线上示意原理图。
图2是本发明基于N型MOSFET得到的三种被测器件的衬底掺杂的实例图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例
(1)利用Matlab仿真软件,取实验样品N型MOSFET为栅长0.28μm,栅氧化层厚度为4nm的对比N型MOSFET;给定衬底掺杂浓度NA0为1×1015cm-3,仿真出其IGM-VG曲线,曲线峰值点位于VG0=-0.08V;
(2)随机给出不知衬底掺杂器件的IGM-VG曲线,编号分别为1#、2#和3#;
(3)参见图2,三个随机曲线峰值点对应的栅电压分别为VG1=0.01V,VG2=0.12V和VG3=0.23V;
(4)通过将对比器件的NA0和VG0以及VG1、VG2和VG3带入公式(2),
即可获得1#、2#和3#器件所对应的衬底掺杂浓度NA1、NA2和NA3分别为1×1016cm-3、5×1016cm-3和1×1017cm-3。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (2)
1.一种基于栅调制产生电流提取MOSFET衬底掺杂浓度的方法,其特征在于,步骤如下:
(1)设置MOSFET的测试端电压VG,固定漏端电压VD,悬浮MOSFET的源端,衬底接地;对MOSFET的栅电压VG进行扫描,漏电流即为IGM;在相同的测试条件下,被测器件、已知尺寸和衬底掺杂与被测MOSFET相同的对比器件进行测试IGM-VG曲线,标记对比器件的已知衬底掺杂浓度为NA0;
(2)被测器件相比对比器件的IGM曲线在栅电压VG轴上发生漂移,其漂移量为ΔVG,此时两个器件的IGM峰值点对应的VG和衬底掺杂分布标记为对比器件(VG0,NA0)和被测器件为(VG1,NA1),其中VG0、VG1直接从曲线上获取;
(3)在峰值处,被测器件和对比器件的沟道界面处的空穴浓度相同,此时沟道空穴浓度的PS为:
其中NA为衬底掺杂,Cox为栅氧化层电容,UGF为栅电压,q为电子电量,UD为漏端电压,εs为相对介电常数,β=q/kT,T为温度;
因此有对比器件的PS0与被测器件的PS1相等,即PS0=PS1,于是有:
(4)将NA0、VG0、VG1带入,求解方程(2),即可求出被测器件的衬底掺杂浓度NA1。
2.根据权利要求1所述的基于栅调制产生电流提取MOSFET衬底掺杂浓度的方法,其特征在于,所述步骤(1)中,MOSFET的漏端电压|VD|小于0.3V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610416377.4A CN105895548B (zh) | 2016-06-14 | 2016-06-14 | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610416377.4A CN105895548B (zh) | 2016-06-14 | 2016-06-14 | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105895548A CN105895548A (zh) | 2016-08-24 |
CN105895548B true CN105895548B (zh) | 2018-09-07 |
Family
ID=56730237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610416377.4A Expired - Fee Related CN105895548B (zh) | 2016-06-14 | 2016-06-14 | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105895548B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109696251A (zh) * | 2018-12-26 | 2019-04-30 | 西安邮电大学 | 基于mosfet器件界面陷阱复合效应的温度测量方法 |
CN109556748A (zh) * | 2018-12-26 | 2019-04-02 | 西安邮电大学 | 一种基于mosfet界面陷阱效应的温度测量方法 |
CN109742036B (zh) * | 2019-01-02 | 2022-04-12 | 京东方科技集团股份有限公司 | 用于测量薄膜掺杂比例的传感器、方法及装置 |
CN112366148B (zh) * | 2020-12-01 | 2022-09-06 | 泉芯集成电路制造(济南)有限公司 | 衬底浓度确定方法、装置、计算机设备及可读存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157496A (zh) * | 2010-02-12 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法 |
CN102385029A (zh) * | 2011-08-26 | 2012-03-21 | 上海宏力半导体制造有限公司 | 高压mos器件测试方法 |
CN102592014A (zh) * | 2011-12-31 | 2012-07-18 | 北京交通大学 | 一种有机薄膜晶体管电流-电压仿真模型的参数提取方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102147828B (zh) * | 2011-03-24 | 2013-06-26 | 中国科学院上海微系统与信息技术研究所 | 体引出结构soi场效应晶体管等效电学装置及建模方法 |
-
2016
- 2016-06-14 CN CN201610416377.4A patent/CN105895548B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157496A (zh) * | 2010-02-12 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法 |
CN102385029A (zh) * | 2011-08-26 | 2012-03-21 | 上海宏力半导体制造有限公司 | 高压mos器件测试方法 |
CN102592014A (zh) * | 2011-12-31 | 2012-07-18 | 北京交通大学 | 一种有机薄膜晶体管电流-电压仿真模型的参数提取方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105895548A (zh) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105895548B (zh) | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 | |
CN103941172B (zh) | 半导体测试装置及测试方法 | |
CN101135716B (zh) | 测量漏电流的方法与装置 | |
CN103837744B (zh) | Mos晶体管的外部寄生电阻的测量方法 | |
CN103868973A (zh) | 一种基于深能级瞬态谱技术的双极型器件电离辐射损伤缺陷检测方法 | |
CN107478977A (zh) | 一种氧化物半导体薄膜晶体管陷阱态密度提取方法 | |
CN102692543A (zh) | 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法 | |
US20130054209A1 (en) | Modeling Method of SPICE Model Series of SOI FET | |
CN102621459A (zh) | 漏源击穿电压测试装置以及漏源击穿电压测试方法 | |
CN103941171B (zh) | 半导体测试结构及测试方法 | |
CN102680875B (zh) | 从soi pmosfet中分离两种可靠性效应导致阈值电压漂移的方法 | |
CN107942220B (zh) | 一种应用于mos器件的偏压温度不稳定性的测试方法 | |
CN106546638A (zh) | 能带缺陷密度分布的测试方法 | |
CN104716065B (zh) | 金属氧化物半导体场效应晶体管电容‑电压特性修正方法 | |
CN204241624U (zh) | 击穿电压的测试结构 | |
Gordon | CV plotting: Myths and Methods | |
CN106021667B (zh) | 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法 | |
CN105259404B (zh) | 一种基于漏控产生电流提取mosfet的阈值电压的方法 | |
CN103869230B (zh) | 一种表征小尺寸cmos器件中界面态和氧化层陷阱局域分布的方法 | |
TWI601213B (zh) | 應用於半導體裝置之形成淺接面的方法 | |
CN103176116B (zh) | 一种半导体器件测试装置及其测试方法 | |
Ryan et al. | On the contribution of bulk defects on charge pumping current | |
CN104282250B (zh) | Tft 中mis 结构设计的控制方法及系统 | |
Pourgholam et al. | Modelling of drain current of MOSFET transistor in terms of gate oxide thickness | |
CN116068362B (zh) | 测试方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180907 Termination date: 20210614 |