CN102042799B - 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法 - Google Patents

提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法 Download PDF

Info

Publication number
CN102042799B
CN102042799B CN2009102361427A CN200910236142A CN102042799B CN 102042799 B CN102042799 B CN 102042799B CN 2009102361427 A CN2009102361427 A CN 2009102361427A CN 200910236142 A CN200910236142 A CN 200910236142A CN 102042799 B CN102042799 B CN 102042799B
Authority
CN
China
Prior art keywords
oxide thickness
gate oxide
substrate doping
voltage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102361427A
Other languages
English (en)
Other versions
CN102042799A (zh
Inventor
马晨月
何进
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2009102361427A priority Critical patent/CN102042799B/zh
Publication of CN102042799A publication Critical patent/CN102042799A/zh
Application granted granted Critical
Publication of CN102042799B publication Critical patent/CN102042799B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法。该方法是将器件源漏接地,衬底接较小的正偏压,使漏-体二极管正偏但不导通。从负到正的扫描栅电压,测量衬底的产生-复合电流与栅电压的关系曲线,利用正偏二极管的产生-复合电流峰值位置的移动,准确的提取场效应晶体管的栅氧化层厚度和衬底掺杂浓度。本发明所需的测试结构简单,灵敏度高,能够准确的反映栅氧化层厚度和衬底掺杂浓度的依赖关系。

Description

提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法
技术领域
本发明属于集成电路技术领域,涉及一种提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法。
背景技术
集成电路越来越高的集成密度和复杂程度要求对电路设计提出了精度高,周期短,成本低,设计差错尽量少等一系列要求。半导体器件的关键参数作为工艺和设计之间的接口,对保证集成电路设计的成功具有决定性意义。由于传统的电流-电压或者电容-电压特性提取场效应晶体管的关键参数时易受到非理想因素影响而降低参数提取的准确性。
发明内容
本发明的目的是提供一种提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法。
本发明提供的提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法,包括如下步骤:
1)将场效应晶体管的源端接地,设置衬底电压使漏衬底二极管正偏但不导通;
2)设置栅电压从负电压扫描到正电压,测量产生-复合电流,得到产生-复合电流与栅电压的关系曲线;其中,扫描的栅电压范围包含产生-复合电流出现峰值时所对应的栅电压;
3)若已知栅氧化层厚度Tox,根据公式I得到衬底掺杂浓度Na
若已知衬底掺杂浓度Na,根据公式I得到栅氧化层厚度Tox
T ox = ϵ 0 ϵ Si O 2 ( V peak + 0.55 - V d / 2 ) 2 ϵ 0 ϵ Si q N a ( Φ F - V d / 2 ) - - - ( I )
所述公式I中,Tox是场效应晶体管的栅氧化层厚度,Na是衬底掺杂浓度,Vpeak是所述产生-复合电流的峰值所应对应的栅电压,q是电子电量,Vd是漏端偏置电压,ε0是真空介电常数,εSiO2是二氧化硅的相对介电常数,εSi是硅的相对介电常数,ФF是衬底硅能带图中禁带中线和费米能级的能量差;
若栅氧化层厚度和衬底掺杂浓度均未知,则在不同的漏端偏置下测量相应的产生-复合电流出现峰值时所对应的栅电压,根据公式I得到栅氧化层厚度和衬底掺杂浓度。
上述方法中,在栅氧化层厚度和衬底掺杂浓度均未知的情况下,根据公式I得到栅氧化层厚度和衬底掺杂浓度后,可按照下述方法对栅氧化层厚度和衬底掺杂浓度的数据进行验证:
使用Synopsys公司提供的ISE Sentaurus器件模拟工具,设置不同的栅氧化层厚度和衬底掺杂浓度,重复前述方法的步骤2),得到不同栅氧化层厚度和衬底掺杂浓度对应的产生-复合电流;利用步骤2)所得产生-复合电流峰值对应的栅电压和漏端偏置电压,根据公式I得到栅氧化层厚度和衬底掺杂浓度,与使用ISE Sentaurus器件模拟工具设置的栅氧化层厚度和掺杂浓度进行对比,完成所述栅氧化层厚度和衬底掺杂浓度的数据验证。
本发明提供的提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法,是一种基于SRH产生-复合理论的提取方法。该方法利用正向栅控二极管的产生-复合电流峰值位置的移动,能够灵敏准确的提取场效应晶体管栅氧化层厚度和衬底掺杂浓度。该方法准确度高,结构简单,适用于提取各种场效应晶体管的结构参数,尤其适宜于工程上提取场效应晶体管的结构参数。
附图说明
图1为正向栅控二极管测试偏执结构图。
图2为不同衬底电压下的产生-复合电流。
图3同一衬底掺杂浓度下不同栅氧化层厚度和对应的产生-复合电流。
图4为已知衬底掺杂浓度条件下栅氧化层厚度的模型和模拟结果的比较。
图5为栅氧化层厚度和衬底掺杂浓度均未知的情况下模型的提取结果与模拟结果的相对计算误差。
具体实施方式
下面结合具体实施例对本发明作进一步说明,但本发明并不限于以下实施例。
实施例1、
下面给出使用正向栅控二极管产生-复合电流提取SOI场效应晶体管栅氧化层厚度和衬底掺杂浓度的具体过程:
1)将SOI场效应晶体管的源漏接地,衬底偏置电压分别设置为0.35V、0.4V、0.45V和0.5V,使漏-衬二极管正偏但不导通,测试结构图如图1所示;其中,1为栅电压,2为栅极,3为源极,4为漏极,5为氧化层,6为衬底,7为衬底电压。
2)栅电压从-0.5V扫描到+0.5V,电压范围包含使产生-复合电流出现峰值对应的栅电压。在漏端测量产生-复合电流,得到产生-复合电流与栅电压的关系曲线,如图2所示;
3)假设已知衬底掺杂浓度,根据公式I,可以提取栅氧化层厚度。将栅氧化层厚度的模型提取结果与软件模拟结果进行比较,从表1可以看出二者吻合的较好,栅氧化层厚度的模型和模拟结果的相对误差如图4所示;
假设栅氧化层厚度和衬底掺杂浓度均未知,则在漏端偏置为0.1V和0.4V的条件下测量相应的产生-复合电流峰值对应的栅电压,根据公式I即可同时提取栅氧化层厚度和衬底掺杂浓度,提取结果见表2。
按照如下数据设置四种衬底掺杂浓度:1e17cm-3,5e16cm-3,1e16cm-3,5e15cm-3,利用Synopsys公司提供的ISE Sentaurus器件模拟软件进行模拟,对每种衬底掺杂浓度按照如下数据设置不同的栅氧化层厚度:100nm,150nm,200nm,250nm。重复步骤2),得到不同栅氧化层厚度和衬底掺杂浓度对应的产生-复合电流。固定衬底掺杂浓度时,产生-复合电流峰值随栅氧化层厚度的漂移如图3所示。
图5为栅氧化层厚度和衬底掺杂浓度均未知的情况下模型的提取结果与模拟结果的相对计算误差。由图5所示,栅氧化层厚度和衬底掺杂浓度的相对误差都小于20%。
表1、衬底掺杂浓度已知时栅氧化层厚度的提取结果
Figure G2009102361427D00031
Figure G2009102361427D00041
表2、衬底掺杂浓度和栅氧化层厚度均未知时,二参数的提取结果
  栅氧化层厚度(nm)(模拟结果)   100   150   200   250
  栅氧化层厚度(nm)(模型结果)   106.1   166.4   226.0   286.4
  氧化层厚度提取结果相对误差(%)   6.1   11   13   15
  衬底掺杂浓度(cm-3)(模拟结果)   0.95   0.88   0.82   0.83
  衬底掺杂浓度提取结果相对误差(%)   5   12   15   17

Claims (1)

1.一种提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法,包括如下步骤:
1)将场效应晶体管的源端接地,设置衬底电压使漏衬底二极管正偏但不导通;
2)设置栅电压从负电压扫描到正电压,测量产生-复合电流,得到产生-复合电流与栅电压的关系曲线;其中,扫描的栅电压范围包含产生-复合电流出现峰值时所对应的栅电压;
3)按照公式I计算得到衬底掺杂浓度Na和/或栅氧化层厚度Tox
T ox = ϵ 0 ϵ SiO 2 ( V peak + 0.55 - V d / 2 ) 2 ϵ 0 ϵ Si q N a ( Φ F - V d / 2 ) - - - ( I )
所述公式I中,Tox是场效应晶体管的栅氧化层厚度,Na是衬底掺杂浓度,Vpeak是所述产生-复合电流的峰值所对应的栅电压,q是电子电量,Vd是漏端偏置电压,ε0是真空介电常数,
Figure FSB00000771176400012
是二氧化硅的相对介电常数,εSi是硅的相对介电常数,ΦF是衬底硅能带图中禁带中线和费米能级的能量差;
若已知栅氧化层厚度Tox,根据公式I得到衬底掺杂浓度Na
若已知衬底掺杂浓度Na,根据公式I得到栅氧化层厚度Tox
若栅氧化层厚度Tox和衬底掺杂浓度Na均未知,则在不同的漏端偏置下测量相应的产生-复合电流出现峰值时所对应的栅电压,根据公式I得到栅氧化层厚度Tox和衬底掺杂浓度Na
CN2009102361427A 2009-10-20 2009-10-20 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法 Expired - Fee Related CN102042799B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102361427A CN102042799B (zh) 2009-10-20 2009-10-20 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102361427A CN102042799B (zh) 2009-10-20 2009-10-20 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法

Publications (2)

Publication Number Publication Date
CN102042799A CN102042799A (zh) 2011-05-04
CN102042799B true CN102042799B (zh) 2012-07-04

Family

ID=43909159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102361427A Expired - Fee Related CN102042799B (zh) 2009-10-20 2009-10-20 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法

Country Status (1)

Country Link
CN (1) CN102042799B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426576B (zh) * 2011-08-16 2014-02-11 Univ Nat Taiwan 測量氧化層厚度的方法
CN105448756B (zh) * 2014-08-01 2018-03-16 中芯国际集成电路制造(上海)有限公司 用于并行测试系统的栅氧化层完整性的测试结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4397714A (en) * 1980-06-16 1983-08-09 University Of Utah System for measuring the concentration of chemical substances
US6727995B1 (en) * 2001-07-12 2004-04-27 Advanced Micro Devices, Inc. Gate oxide thickness measurement and control using scatterometry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4397714A (en) * 1980-06-16 1983-08-09 University Of Utah System for measuring the concentration of chemical substances
US6727995B1 (en) * 2001-07-12 2004-04-27 Advanced Micro Devices, Inc. Gate oxide thickness measurement and control using scatterometry

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
E. Wu et al..Determination of Ultra-Thin Oxide Voltages and Thickness and The Impact on Reliability Projection.《1997 IEEE International Reliability Physics Symposium Proceedings》.1997,第184-189页. *
JP昭60-7141A 1985.01.14
Richard S. Muller et al..集成电路器件电子学 (第三版).《集成电路器件电子学 (第三版)》.电子工业出版社,2004,第406-409页. *

Also Published As

Publication number Publication date
CN102042799A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
CN102707227B (zh) 一种场效应晶体管阈值电压提取方法
CN108318796B (zh) 一种三端口碳化硅基功率器件界面态测试方法
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
Edwards et al. pn-junction delineation in Si devices using scanning capacitance spectroscopy
CN102645569B (zh) Mos器件阈值电压波动性的测量电路及测量方法
CN102042799B (zh) 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法
CN102680875B (zh) 从soi pmosfet中分离两种可靠性效应导致阈值电压漂移的方法
CN105895548B (zh) 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法
CN107622959B (zh) 一种tcad仿真中mos电容cv特性曲线的校准方法
Wakam et al. Doping profile extraction in thin SOI films: Application to A2RAM
CN104716065B (zh) 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
CN106021667B (zh) 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法
CN102147828A (zh) 体引出结构soi场效应晶体管等效电学模型及建模方法
US6465267B1 (en) Method of measuring gate capacitance to determine the electrical thickness of gate dielectrics
CN112285519B (zh) 一种二极管选通阵列中串联电阻及理想因子的测量方法
Ahmed Modeling and validation of 4H-SiC low voltage MOSFETs for integrated circuit design
Ghittorelli et al. Physical-based analytical model of flexible a-IGZO TFTs accounting for both charge injection and transport
US20090237118A1 (en) Zero Input Current-Drain Comparator with High Accuracy Trip Point Above Supply Voltage
CN102386116B (zh) 一种提取有效栅极长度的方法
KR100731072B1 (ko) 반도체 소자의 테스트 장치 및 테스트 방법
CN104698279B (zh) 场效应管电容‑电压特性测试电路的串联电阻测定方法
CN117388662A (zh) 一种提取隧穿场效应晶体管参数的方法
Jenkins et al. Pulse-Train Method to Measure Transient Response of Field-Effect Transistors
CN113884853A (zh) 寄生电容的测试电路和测试方法
Ravariu et al. EXPERIMENTAL AND THEORETICAL PROOFS FOR THE JUNCTION FIELD EFFECT TRANSISTOR WORK REGIME OF THE PSEUDO-MOS TRANSISTOR

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20141020

EXPY Termination of patent right or utility model