CN102386116B - 一种提取有效栅极长度的方法 - Google Patents

一种提取有效栅极长度的方法 Download PDF

Info

Publication number
CN102386116B
CN102386116B CN 201010271192 CN201010271192A CN102386116B CN 102386116 B CN102386116 B CN 102386116B CN 201010271192 CN201010271192 CN 201010271192 CN 201010271192 A CN201010271192 A CN 201010271192A CN 102386116 B CN102386116 B CN 102386116B
Authority
CN
China
Prior art keywords
mos transistor
length
grid
effective
grid electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010271192
Other languages
English (en)
Other versions
CN102386116A (zh
Inventor
韦敏侠
张瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN 201010271192 priority Critical patent/CN102386116B/zh
Publication of CN102386116A publication Critical patent/CN102386116A/zh
Application granted granted Critical
Publication of CN102386116B publication Critical patent/CN102386116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种提取MOS晶体管有效栅极长度的方法，该方法包括：提供一参考MOS晶体管，所述参考MOS晶体管的参数包括总电容Cta、单位电容Cua、以及版图设计参数栅极长度La、栅极的数目Na，以及栅极宽度Wa；提供一待测MOS晶体管，所述待测MOS晶体管的参数包括有效栅极长度Lb、总的MOS晶体管总电容Ctb、单位电容Cub、以及版图设计参数栅极的数目Nb、栅极宽度Wb。通过测试参考MOS晶体管与待测MOS晶体管的总电容从而算得所述有效栅极长度Lb。由于电容的测试远比直接用样品物理方法测试简单，因此本实施例的方法有利于减少器件浪费，降低测试的成本，提高有效栅极长度的测试速度。

Description

一种提取有效栅极长度的方法
技术领域
本发明涉及半导体测试的方法，具体涉及一种有效栅极长度提取的方法。
背景技术
在集成电路领域中，特征尺寸代表了器件能够实现的最小尺寸，特征尺寸不仅影响到电路的集成度，并且对器件的性能影响很大，因而器件在使用之前必须确定其特征尺寸。
对于MOS晶体管来说，有效栅极长度是工艺过程中一个重要的特征尺寸。在MOS晶体管集成电路流片之前，首先会先设计器件相应的版图(Layout)，其中最重要的部分包括设计MOS晶体管的栅极长度(Poly CD或Drawn PolyCD)。由于在实际微电子工艺制作过程中，存在各种工艺误差，会导致原先设计的栅极长度(Poly CD)与实际工艺上所能达到的有效栅极长度(Effective Poly CD)尺寸存在一定的误差。为了消除有效栅极长度与设计栅极长度的不同对后续工艺以及器件使用的影响，需要在后续工艺中需要进一步测试器件的有效栅极长度，以便得到MOS器件实际上制作的栅极长度。
现有技术中，经常通过电子显微镜或扫描电镜的方式直接测试有效栅极长度。但由于使用的是物理的测试方法，一般需要额外的制作测试图形并且直接对样品进行测试。这种测试方法需要对样品划片，容易造成器件浪费，增加测试难度，提高成本增加。
发明内容
本发明要解决的技术问题是一种提取有效栅极长度的方法，该方法通过间接测试电容的方式得到有效栅极长度，从而减少器件浪费，降低测试的成本，提高测试速度。
为解决上述技术问题，本发明提供的一种提取有效栅极长度的方法，该方法包括：提供一参考MOS晶体管，所述参考MOS晶体管的参数包括总电容Cta、单位电容Cua、以及版图设计参数栅极长度La、栅极的数目Na，以及栅极宽度Wa；提供一待测MOS晶体管，所述待测MOS晶体管的参数包括有效栅极长度Lb、总的MOS晶体管总电容Ctb、单位电容Cub、以及版图设计参数栅极的数目Nb、栅极宽度Wb；其特征在于，所述栅极长度La视为所述参考MOS晶体管的有效栅极长度；所述参考MOS晶体管与待测MOS晶体管在同一工艺流程中进行；所述有效栅极长度Lb为：
Lb＝(Na×La×Wa×Ctb)/(Nb×Wb×Cta)
进一步地，所述总电容Cta和总电容Ctb在MOS晶体管制作工艺完成后测试得到。
进一步地，所述栅极长度La的大于等于1微米。
进一步地，所述栅极长度La的可以为2微米、5微米、8微米、10微米。
进一步地，所述参考MOS晶体管与待测MOS晶体管制作在同一硅片上。
进一步地，所述栅极宽度Wa与栅极宽度Wb的尺寸均大于等于1微米。所述栅极宽度Wa与栅极宽度Wb的设计尺寸相等时，所述有效栅极长度Lb为：
Lb＝(Na×La×Ctb)/(Nb×Cta)
本发明提供的一种提取有效栅极长度的方法，该方法利用较大大尺寸(一般为1微米以上)的栅极长度的参考器件，得到小尺寸下(1微米以下)的有效栅极长度。该方法通过将长度的计算转化为电容的测量，而电容的测试远比直接用样品物理方法测试简单，因此本实施例的方法有利于减少器件浪费，降低测试的成本，提高有效栅极长度的测试速度。
附图说明
图1本实施例中所讨论的MOS晶体管，其中，
11——栅极；12——源极；13——漏极；
14——衬底；15——栅氧化层；
16——栅源电容Cgso；17——栅衬底电容Cgg；18——栅漏电容Cgdo。
图2本实施例所设计的参考版图100。
图3本实施例所设计的目的版图200。
图4使用本实施例方法得到的有效栅极长度对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
如图1所示N型MOS晶体管中，若栅极11加上超过该MOS晶体管阈值电压的正电压，源极12、漏极13、衬底14均接地时，MOS晶体管接近栅氧化层15的沟道位置进入反型状态，此时MOS晶体管等效于平板电容，MOS晶体管的总电容等于栅源电容16、栅衬底电容17、栅漏电容18之和，即Ctotal＝Cgso+Cgg+Cgdo。由于此时可以等效为平板电容，因而Ctotal＝Cu×L×W，其中Ctotal为MOS晶体管总电容、Cu为MOS晶体管单位电容、L为栅极长度、W为栅极宽度。对于图1所示MOS晶体管也可以为P型MOS晶体管，此时该晶体管也能得到Ctotal＝Cgso+Cgg+Cgdo。
本实施例提供了针对需要测试的有效栅极长度(Effective Poly CD)Lb的方法。首先设计一个参考版图100，如图2所示。该版图100中将栅极长度La所设计的尺寸比较大，一般在1um以上，其优选尺寸为1um、2um、5um、8um或者10um，只要上述尺寸的选取满足在工艺误差情况下，栅极长度La与实际得到的有效栅极长度基本相等即可。由于在上述大尺寸下，工艺误差相对于栅极长度La来说基本可以忽略，此时所设计的版图尺寸La视为或等同于版图100的有效栅极长度。图2中MOS晶体管的其它参数，包括总的MOS晶体管电容Cta、单位电容Cua、栅极的数目Na、以及栅极宽度Wa。按照图1分析的原理，在MOS晶体管沟道反型时，版图100中总的MOS晶体管电容等效为平板电容，其计算公式为：
Cta＝Cua×Na×La×Wa    (1)
图3为本实施例中需要提取有效栅极长度的版图200，该版图200的MOS晶体管的参数包括栅极长度Lb、总的MOS晶体管电容Ctb、单位电容Cub、栅极的数目Nb，以及栅极宽度Wb。同理，按照图1分析的原理，在MOS晶体管沟道反型时，版图200中总的MOS晶体管电容等效为平板电容，其计算公式为：
Ctb＝Cub×Nb×Lb×Wb    (2)
结合式子(1)和(2)，可以得到：
Lb＝(Cua×Na×La×Wa×Ctb)/(Cub×Nb×Wb×Cta)        (3)
在实际工艺处理中，版图100和版图200的对应器件制作在同一硅片上，并经过同样的工艺流程。此时，版图100和版图200所制作单位电容相等，即Cub＝Cua，式子(3)可以进一步变为：
Lb＝(Na×La×Wa×Ctb)/(Nb×Wb×Cta)    (4)
在式子(4)中，参数Na和Nb可以从版图设计中直接得到，在设计版图中Wa和Wb较大，因此在制作的实际器件中可以忽略其工艺误差造成的尺寸变化，可以直接由版图Wa和Wb得到。因而，栅极长度Lb可以转为版图100制作得到的实际器件所对应的沟道长度La、总的MOS晶体管电容Cta、版图200制作得到的实际器件所对应的总的晶体管电容Ctb。由于La视为版图100的有效栅极长度，电容Cta与Ctb是根据工艺结果实际测得，因此，通过上述公式(4)计算得到的Lb为实际得到的是版图200对应的栅极长度，即版图200的有效栅极长度。
本实施例中，在版图100与版图200所进行的微电子流片工艺中，由于版图100中的栅极长度较大，制作时误差较小，基本上可以认为实际上制作出来的有效栅极长度基本与版图100上所设计的尺寸相等，因此，La尺寸可以直接从所设计的版图100上直接得到。此时，只要从实际器件测得Cta和Ctb，便可以利用式子(4)求得有效栅极长度。
本实施例提供的方法可以实现利用较大大尺寸(一般为1微米以上)的栅极长度，得到小尺寸下(1微米以下)的有效栅极长度。本实施例使用的提取有效栅长的方法可以适用于有效栅极长度在45nm以上MOS晶体管集成电路，其优选适用尺寸45nm、90nm、0.11um、0.18um、0.25um特征尺寸的MOS晶体管均可以使用本发明所提供的方法。
图4是设计栅极长度在0.13um、参考版图有效栅极长度在1um的条件下，利用本实施例方法测得有效栅极长度以及使用透射电子显微镜(TEM)得到的有效栅极长度的对比。从图中可以看出，利用本实施例方法测得有效栅极长度与实际结果拟合较好，其误差结果基本维持在20nm±10nm，基本满足实际应用的需要。
本实施例中，由于Cta和Ctb电容的测试远比直接用样品物理方法测试简单，因此本实施例的方法有利于减少器件浪费，降低测试的成本，提高有效栅极长度的测试速度。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (6)

1.一种提取MOS晶体管有效栅极长度的方法，该方法包括：提供一参考MOS晶体管，所述参考MOS晶体管的参数包括总电容Cta、单位电容Cua、以及版图设计参数栅极长度La、栅极的数目Na，以及栅极宽度Wa；提供一待测MOS晶体管，所述待测MOS晶体管的参数包括有效栅极长度Lb、总的MOS晶体管总电容Ctb、单位电容Cub、以及版图设计参数栅极的数目Nb、栅极宽度Wb；其特征在于，所述栅极长度La视为所述参考MOS晶体管的有效栅极长度；所述参考MOS晶体管与待测MOS晶体管制作在同一硅片上,所述参考MOS晶体管与待测MOS晶体管在同一工艺流程中进行；所述有效栅极长度Lb为：
Lb=(Na×La×Wa×Ctb)/(Nb×Wb×Cta)。
2.如权利要求1所述的提取MOS晶体管有效栅极长度的方法，其特征在于，所述总电容Cta和总电容Ctb在MOS晶体管制作工艺完成后测试得到。
3.如权利要求1所述的提取MOS晶体管有效栅极长度的方法，其特征在于，所述栅极长度La大于等于1微米。
4.如权利要求3所述的提取MOS晶体管有效栅极长度的方法，其特征在于，所述栅极长度La为2微米、5微米、8微米或10微米。
5.如权利要求1所述的提取MOS晶体管有效栅极长度的方法，其特征在于，所述栅极宽度Wa与栅极宽度Wb的尺寸均大于等于1微米。
6.如权利要求5所述的提取MOS晶体管有效栅极长度的方法，其特征在于，所述栅极宽度Wa与栅极宽度Wb的设计尺寸相等时，所述有效栅极长度Lb为：
Lb=(Na×La×Ctb)/(Nb×Cta)。
CN 201010271192 2010-09-01 2010-09-01 一种提取有效栅极长度的方法 Active CN102386116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010271192 CN102386116B (zh) 2010-09-01 2010-09-01 一种提取有效栅极长度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010271192 CN102386116B (zh) 2010-09-01 2010-09-01 一种提取有效栅极长度的方法

Publications (2)

Publication Number Publication Date
CN102386116A CN102386116A (zh) 2012-03-21
CN102386116B true CN102386116B (zh) 2013-06-12

Family

ID=45825399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010271192 Active CN102386116B (zh) 2010-09-01 2010-09-01 一种提取有效栅极长度的方法

Country Status (1)

Country Link
CN (1) CN102386116B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102854398B (zh) * 2012-08-23 2016-12-21 上海华虹宏力半导体制造有限公司 寄生电容的测量方法以及栅介质层厚度的计算方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482660B2 (en) * 2001-03-19 2002-11-19 International Business Machines Corporation Effective channel length control using ion implant feed forward
CN101388412A (zh) * 2008-10-09 2009-03-18 北京大学 自对准栅结构纳米场效应晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482660B2 (en) * 2001-03-19 2002-11-19 International Business Machines Corporation Effective channel length control using ion implant feed forward
CN101388412A (zh) * 2008-10-09 2009-03-18 北京大学 自对准栅结构纳米场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN102386116A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
CN101441670B (zh) 肖特基二极管等效电路模型及其参数提取方法
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN108388721B (zh) Soi nmos总剂量辐射多偏置点电流模型建模方法
CN107464847A (zh) 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN105742308B (zh) 互补型薄膜晶体管及其制造方法
CN103543365B (zh) 互连结构最小间距的测试结构及测试方法
CN102680875B (zh) 从soi pmosfet中分离两种可靠性效应导致阈值电压漂移的方法
CN102386116B (zh) 一种提取有效栅极长度的方法
Jiang et al. GaN PMIC opportunities: Characterization of analog and digital building blocks in a 650V GaN-on-Si platform
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
CN102042799B (zh) 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法
CN103915360A (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN102982847A (zh) 一种静态随机存储器的寄生参数的测试系统和方法
Hong et al. Physical origin of gate voltage‐dependent drain–source capacitance in short‐channel MOSFETs
CN103308772A (zh) 半导体检测电路及检测方法
CN102035535B (zh) 低压输入缓冲器电路
CN104779294A (zh) 沟槽型功率mos晶体管及其制造方法和集成电路
CN102063516B (zh) 双极晶体管仿真方法
CN102709252B (zh) 一种提高静态随机存储器读出冗余度的方法
CN102194026B (zh) Sinker MOS电容模型及其建立方法
CN103745941B (zh) 栅介质的电学性能的测试方法
CN104576609A (zh) 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法
CN101174583A (zh) 一种降低模拟电路中寄生电容的方法
CN102323529B (zh) Mos晶体管的寄生双极型晶体管的特性表征方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140504

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140504

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai