CN108899320B - 一种mosfet栅氧化层电容校准结构 - Google Patents

一种mosfet栅氧化层电容校准结构 Download PDF

Info

Publication number
CN108899320B
CN108899320B CN201810800725.7A CN201810800725A CN108899320B CN 108899320 B CN108899320 B CN 108899320B CN 201810800725 A CN201810800725 A CN 201810800725A CN 108899320 B CN108899320 B CN 108899320B
Authority
CN
China
Prior art keywords
gate oxide
capacitance
electrode
mosfet gate
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810800725.7A
Other languages
English (en)
Other versions
CN108899320A (zh
Inventor
韩晓婧
彭兴伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810800725.7A priority Critical patent/CN108899320B/zh
Publication of CN108899320A publication Critical patent/CN108899320A/zh
Application granted granted Critical
Publication of CN108899320B publication Critical patent/CN108899320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出一种MOSFET栅氧化层电容校准结构，包括：有源区本体；栅极，位于所述有源区本体之上；源极和漏极，位于所述有源区本体的两端，且所述源极和所述漏极分别位于所述栅极的两侧；阱区，位于所述有源区本体和栅极外侧，所述阱区上设置有接触孔。本发明提出的MOSFET栅氧化层电容校准结构，在通常的MOSFET栅氧化层电容校准结构中保留有源区和栅极多晶硅，仅去除源漏极和栅极上的contact，可以去除包括源漏互联线对栅的寄生电容、源漏互联线对阱的寄生电容、栅上互联线对阱的寄生电容等在内的一系列寄生电容，从而进行更为精确的校准，得到更准确的MOSFET栅氧化层电容仿真模型。

Description

一种MOSFET栅氧化层电容校准结构
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种MOSFET栅氧化层电容校准结构。
背景技术
现有技术中用于提取MOSFET栅氧化层电容的测试结构一直包含源漏接触孔和互连，因此测量到的栅氧化层电容相应的包含这部分互连寄生电容。在线宽大于0.18微米的制成中，这部分互连寄生电容占的比重较小，被忽略掉，但是在线宽小于0.18微米制成中，互连寄生电容比重越来越大，并对电路性能具有较大影响，已经不能忽略，必须去除源漏接触孔和互连对栅同源漏交叠电容的影响。在特征线宽小于或等于0.13微米的制程中，提取栅与源漏的交叠电容时，会包含源漏接触孔到栅的电容。如果不减去这部分电容，最后生成器件模型时，这部分电容会包括在模型中。后仿提取电路网表时，倘若也提取了这部分电容，在电路仿真中，栅的电容就会被重复计算，得到的仿真结果也会有误差，并且这部分误差随着线宽的缩小会越来越大。
标准MOSFET栅氧化层电容结构示意图如图1，包括源级10，漏极20，栅极30，阱区40以及互连线50，所述源级10、漏极20、栅极30和阱区40分别具有接触孔60，目前普遍采用的MOSFET栅氧化层电容校准结构是在标准电容结构(图1)上去除有源区(源级10和漏极20)、多晶硅(栅极30)和其上的接触孔60的结构(图2)，通过对这种结构进行测量可以得到去除了一部分寄生效应影响的电容校准值，利用此值与标准电容结构测量值进行运算，可以达到校准电容的效果。但是这种结构校准精度有限，给仿真与后期电路设计带来了一定的误差。
因此，现在普遍采用的MOSFET栅氧化层电容校准结构虽然能去除一部分寄生电容，但是对于因源漏互连线和多晶硅以及栅上互连线产生的寄生电容却无法去除，导致这部分寄生电容仍然残留在栅氧化层电容中，以至于在电容拟合中产生误差，造成器件模型不够准确，给电路设计带来影响。
发明内容
测量MOSFET栅氧化层电容时量测数据会包含一部分互连寄生电容，给真正的栅氧化层电容带来误差，为了减小由于互连寄生电容造成的误差，需要增加栅氧化层电容校准结构，通过处理标准结构与校准结构数据，去除寄生电容对栅氧化层电容的影响，达到提高栅氧化层电容精确度的目的。但是现在常见的MOSFET栅氧化层电容校准结构能去除的寄生电容有限，电容精确度仍然有待提高。
本发明要解决的技术问题是改进现有的MOSFET栅氧化层电容校准结构，减小MOSFET栅氧化层电容测量值误差，以满足器件模型和电路设计对MOSFET电容精度的要求。
为了达到上述目的，本发明提出一种MOSFET栅氧化层电容校准结构，包括：
有源区本体；
栅极，位于所述有源区本体之上；
源极和漏极，位于所述有源区本体的两端，且所述源极和所述漏极分别位于所述栅极的两侧；
阱区，位于所述有源区本体和栅极外侧，所述阱区上设置有接触孔。
进一步的，所述源极、漏极和栅极不具有接触孔，通过测量此结构得到寄生电容。
进一步的，所述栅极和阱区设置有金属互连线。
进一步的，所述阱区通过金属互连线连接于所述源极和漏极。
本发明提出的MOSFET栅氧化层电容校准结构，在通常的MOSFET栅氧化层电容校准结构中保留有源区和栅极多晶硅，仅去除源漏极和栅极上的contact，可以去除包括源漏互连线对栅的寄生电容、源漏互连线对阱的寄生电容、栅上互连线对阱的寄生电容等在内的一系列寄生电容，从而进行更为精确的校准，得到更准确的MOSFET栅氧化层电容仿真模型。
附图说明
图1所示为标准MOSFET栅氧化层电容结构示意图。
图2所示为现有技术采用的MOSFET栅氧化层电容校准结构示意图。
图3所示为本发明较佳实施例的MOSFET栅氧化层电容校准结构示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图3，图3所示为本发明较佳实施例的MOSFET栅氧化层电容校准结构示意图。
本发明提出一种MOSFET栅氧化层电容校准结构，包括：有源区本体100；栅极200，位于所述有源区本体100之上；源极110和漏极120，位于所述有源区本体100的两端，且所述源极110和所述漏极120分别位于所述栅极200的两侧；阱区300，位于所述有源区本体100和栅极200外侧，所述阱区300上设置有接触孔500。
根据本发明较佳实施例，所述源极110、漏极120和栅极200不具有接触孔，通过测量此结构得到寄生电容。
所述栅极200和阱区300设置有金属互连线400。进一步的，所述阱区300通过金属互连线400连接于所述源极110和漏极120。
本发明要解决的技术问题是改进现有的MOSFET栅氧化层电容校准结构，减小MOSFET栅氧化层电容测量值误差，以满足电路设计的要求。
为解决上述技术问题，本发明提供一种新的MOSFET栅氧化层电容校准结构，在现有的结构中保留有源区、栅极多晶硅，仅去除源漏和栅上的接触孔(图3)，通过这一结构更好地去除金属互连线寄生电容，对栅氧化层电容进行校准，从而提高电容测量值精确度。
MOSFET栅氧化层电容的真实电容值Cox为标准栅氧化层电容结构测量值Cox_meas减去栅氧化层电容校准结构测量值Cox_cal，即MOSFET栅氧化层电容的真实电容值Cox＝Cox_meas-Cox_cal。
综上所述，本发明提出的MOSFET栅氧化层电容校准结构，在通常的MOSFET栅氧化层电容校准结构中保留有源区和栅极多晶硅，仅去除源漏极和栅极上的contact，可以去除包括源漏互连线对栅的寄生电容、源漏互连线对阱的寄生电容、栅上互连线对阱的寄生电容等在内的一系列寄生电容，从而进行更为精确的校准，得到更准确的MOSFET栅氧化层电容仿真模型。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (4)

1.一种MOSFET栅氧化层电容校准结构，其特征在于，包括：
有源区本体；
栅极，位于所述有源区本体之上；
源极和漏极，位于所述有源区本体的两端，所述源极和所述漏极分别位于所述栅极的两侧，所述源极、漏极和栅极不具有接触孔；
阱区，位于所述有源区本体和栅极外侧，所述阱区上设置有接触孔。
2.根据权利要求1所述的MOSFET栅氧化层电容校准结构，其特征在于，通过测量此结构得到寄生电容。
3.根据权利要求1所述的MOSFET栅氧化层电容校准结构，其特征在于，所述栅极和阱区设置有金属互连线。
4.根据权利要求1所述的MOSFET栅氧化层电容校准结构，其特征在于，所述阱区通过金属互连线连接于所述源极和漏极。
CN201810800725.7A 2018-07-20 2018-07-20 一种mosfet栅氧化层电容校准结构 Active CN108899320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810800725.7A CN108899320B (zh) 2018-07-20 2018-07-20 一种mosfet栅氧化层电容校准结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810800725.7A CN108899320B (zh) 2018-07-20 2018-07-20 一种mosfet栅氧化层电容校准结构

Publications (2)

Publication Number Publication Date
CN108899320A CN108899320A (zh) 2018-11-27
CN108899320B true CN108899320B (zh) 2021-08-20

Family

ID=64351343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810800725.7A Active CN108899320B (zh) 2018-07-20 2018-07-20 一种mosfet栅氧化层电容校准结构

Country Status (1)

Country Link
CN (1) CN108899320B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265315B (zh) * 2019-06-19 2021-08-10 上海华力集成电路制造有限公司 一种栅氧化层等效厚度的精确测试方法
CN117410194B (zh) * 2023-09-08 2024-04-05 山东大学 一种SiC MOSFET各部分栅电容及器件沟道电容的精确提取方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770965B (zh) * 2008-12-31 2012-05-16 中芯国际集成电路制造(上海)有限公司 接触孔与栅极之间电容的测试结构与测试方法
CN102136465B (zh) * 2010-01-27 2013-04-10 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的开路去嵌测试结构
CN201956352U (zh) * 2010-12-27 2011-08-31 上海集成电路研发中心有限公司 Mosfet栅与源漏交叠电容的测试及校准结构
CN103839921B (zh) * 2012-11-26 2016-06-08 上海华虹宏力半导体制造有限公司 硅通孔的射频测试结构及寄生提取方法
CN105161487B (zh) * 2015-08-20 2018-10-16 上海华力微电子有限公司 一种互连寄生电阻电容校准结构
CN105428271B (zh) * 2015-12-22 2018-05-29 上海集成电路研发中心有限公司 射频mos器件的建模方法及测试结构
CN205749689U (zh) * 2016-05-27 2016-11-30 中芯国际集成电路制造(北京)有限公司 一种鳍式场效应晶体管寄生电容的测试结构

Also Published As

Publication number Publication date
CN108899320A (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
CN101551831B (zh) 一种与总剂量辐射相关的器件建模方法
US20080021689A1 (en) Method for designing semiconductor integrated circuit and method of circuit simulation
US8691599B2 (en) Parameter extraction method for semiconductor device
TWI606357B (zh) 高精確度之半導體元件參數萃取方法
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
US9953118B2 (en) Modeling method of SPICE model series of SOI FET
KR20030017503A (ko) 하이브리드형, 비선형, 대 신호 마이크로파/밀리미터파 모델
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
KR100859475B1 (ko) 파라미터의 직접 추출법으로 가변 커패시터를 모델링하는방법
CN110265315B (zh) 一种栅氧化层等效厚度的精确测试方法
US8586981B2 (en) Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
CN106951586B (zh) 一种考虑温度效应的射频mos器件的建模方法
CN111104769B (zh) 一种mosfet bism4模型参数提取方法
US8275596B2 (en) Method for robust statistical semiconductor device modeling
CN101446606B (zh) 双极型晶体管结电容测试方法
CN109683078B (zh) 肖特基二极管测试方法及装置
US20140085003A1 (en) Reducing the effect of parasitic mismatch at amplifier inputs
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
CN107895089B (zh) 一种改进的集成电路mosfet晶体管测试结构参数提取方法
CN102982847A (zh) 一种静态随机存储器的寄生参数的测试系统和方法
CN112765922B (zh) 采用soi衬底的射频晶体管的仿真模型
CN116930711A (zh) 一种用于描述器件性能特征的版图结构、制作及测试方法
CN112666506A (zh) 集成电路校准用在片电容标准样片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant