CN110265315B - 一种栅氧化层等效厚度的精确测试方法 - Google Patents

一种栅氧化层等效厚度的精确测试方法 Download PDF

Info

Publication number
CN110265315B
CN110265315B CN201910529997.2A CN201910529997A CN110265315B CN 110265315 B CN110265315 B CN 110265315B CN 201910529997 A CN201910529997 A CN 201910529997A CN 110265315 B CN110265315 B CN 110265315B
Authority
CN
China
Prior art keywords
layer
oxide layer
gate oxide
capacitance
test key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910529997.2A
Other languages
English (en)
Other versions
CN110265315A (zh
Inventor
白文琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910529997.2A priority Critical patent/CN110265315B/zh
Publication of CN110265315A publication Critical patent/CN110265315A/zh
Application granted granted Critical
Publication of CN110265315B publication Critical patent/CN110265315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
    • G01B7/08—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness using capacitive means
    • G01B7/085—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness using capacitive means for measuring thickness of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

本发明提供一种栅氧化层等效厚度的精确测试方法，至少包括：采用Cgc测试方法测试常规测试键获得总电容；采用Cgc测试方法测试校准测试键获得寄生电容；将步骤一中获得的总电容减去步骤二中获得的寄生电容，得到栅氧化层电容；利用电容公式，计算出栅氧化层等效厚度。本发明的寄生电容测试键,用于扣除寄生电容数量，可更精确地获得栅氧化层等效厚度，测试简便，且无需增加额外的制程步骤及光罩，无成本增加。

Description

一种栅氧化层等效厚度的精确测试方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种栅氧化层等效厚度的精确测试方法。
背景技术
在半导体芯片代工,随着CMOS器件特征尺寸不断缩小，传统的SiO2栅由于栅漏电流等问题不能满足需求，高k介质栅成为解决这一问题的关键，而准确获得高k介质栅氧化层等效厚度是改进高k介质栅制程的基础。目前高k栅氧化层等效厚度主要采取Cgc方法，通过测试栅极在工作电压下的栅氧化层电容，根据公式计算栅氧化层等效厚度。但是在测试过程中，由于测得的电容包括栅氧化层电容及寄生电容两部分，因此导致栅氧化层等效厚度计算不准确，此亦影响器件研发之精度。
因此，需要提出一种新的测试方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种栅氧化层等效厚度的精确测试方法，用于解决现有技术中的一般测试方式导致栅氧化层等效厚度测试不准确的问题。
为实现上述目的及其他相关目的，本发明提供一种栅氧化层等效厚度的精确测试方法，方法至少包括以下步骤：步骤一、采用Cgc测试方法测试常规测试键获得总电容；步骤二、采用Cgc测试方法测试校准测试键获得寄生电容；步骤三、将步骤一中获得的所述总电容减去所述寄生电容，得到栅氧化层电容；步骤四、利用电容公式，计算出所述栅氧化层等效厚度。
优选地，步骤一中的所述常规测试键为源极和漏极的重掺杂区N+与接触孔之间存在金属硅化物层的器件结构。
优选地，所述金属硅化物层为NiSi层。
优选地，步骤一中的所述常规测试键的总电容包括栅氧化层电容和寄生电容。
优选地，所述栅氧化层电容为栅极与沟道之间的电容。
优选地，步骤二中所述寄生电容为金属层之间的电容、金属层与所述栅极之间的电容、栅极与所述接触孔之间的电容之和。
优选地，步骤二中的所述校准测试键为源极和漏极的重掺杂区N+与接触孔之间不存在金属硅化物层，但存在氧化层的器件结构。
优选地，步骤一中的采用Cgc测试方法获得常规测试键的总电容的方法包括以下步骤：(1)在与所述常规测试键的栅极连接的金属层上施加交流电压小信号；(2)在与所述常规测试键的源极或漏极的接触孔连接的金属层上连接测试焊垫，并收集电流信号；(3)对所收集的电流进行时间的积分，计算出电荷量；(4)根据电压与电荷量的关系，计算出该常规测试键的总电容C1，
Figure BDA0002099443240000021
其中，I1为电流信号，U1为电压信号。
优选地，步骤二中采用Cgc测试方法获得校准测试键的寄生电容的方法包括以下步骤：(a)在与所述校准测试键的栅极连接的金属层上施加交流电压小信号；(b)在与所述校准测试键的源极或漏极的接触孔连接的金属层的测试焊垫上收集电流信号；(c)对所收集的电流进行时间的积分，计算出电荷量；(d)根据电压与电荷量的关系，计算出该校准测试键的寄生电容C2，
Figure BDA0002099443240000022
其中，I2为电流信号，U2为电压信号。
优选地，步骤(1)或步骤(a)中所施加的电压信号为频率为50-200KHz的电压信号。
优选地，步骤四中的所述栅氧化层等效厚度为该栅氧化层的电学厚度。
优选地，所述常规测试键的源极和漏极的重掺杂区N+与接触孔之间还存在有Ti层和TiN层，其中所述NiSi层在所述重掺杂区N+的上表面，所述NiSi层上表面为所述Ti层，所述Ti层的上表面为所述TiN层。
优选地，所述校准测试键的源极和漏极的重掺杂区N+与接触孔之间还存在有氧化层、Ti层和TiN层，其中所述氧化层在所述重掺杂区N+之上，所述Ti层在所述氧化层之上，所述TiN层在所述Ti层之上。
优选地，所述接触孔内填充有金属钨。
所述常规测试键的源极和漏极的重掺杂区N+与接触孔之间存在金属硅化物层以及所述校准测试键的源漏极与接触孔之间存在氧化层，除此区别以外，所述常规测试键与所述校准测试键的器件结构相同。如上所述，本发明的栅氧化层等效厚度的精确测试方法，具有以下有益效果：寄生电容测试键,用于扣除寄生电容数量，可更精确地获得栅氧化层等效厚度，测试简便，且无需增加额外的制程步骤及光罩，无成本增加。
附图说明
图1显示为本发明常规测试键的器件结构示意图；
图2显示为本发明常规测试键中重掺杂区N+与接触孔之间的结构示意图；
图3显示为本发明的校准测试键的器件结构示意图；
图4显示为本发明校准测试键中重掺杂区N+与接触孔之间的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种氧化层等效厚度的精确测试方法，方法至少包括以下步骤：
步骤一、采用Cgc测试方法测试常规测试键获得总电容；本发明进一步地，该步骤中所述常规测试键为源极和漏极的重掺杂区N+与接触孔之间存在金属硅化物层的器件结构。参考图1，图1为本发明常规测试键的器件结构示意图；也就是说，为常规测试键(testkey)的器件结构在图1中包括有硅基底Si，浅沟道隔离区STI，位于两个浅沟道隔离区之间的有源区，在有源区中有源、漏极重掺杂区N+，以及位于所述源、漏极重掺杂区的金属硅化物，本发明更进一步地，所述金属硅化物层为NiSi层。
在该常规测试键的器件结构中，所述源漏极之间设有栅极，所述栅极以及源漏极的上方设有接触孔CT，用于将所述源漏极和栅极连接至位于所述接触孔CT上的金属层M1，与所述源漏极分别连接的金属层M1分别连接有焊垫PAD，用于收集电流信号，而连接所述栅极的金属层M1则用于接入电压交流小信号。
参考图1，本发明进一步优选地，步骤一中的采用Cgc测试方法获得常规测试键的总电容的方法包括以下步骤：
(1)在与所述常规测试键的栅极连接的金属层上施加电压信号H；如图1所示，所述常规测试键的栅极上连接的金属层M1施加有电压信号，更进一步地，该电压信号为频率为50-200KHz的电压信号U1。
(2)在与所述常规测试键的源极或漏极的接触孔连接的金属层上设置测试焊垫PAD，并收集电流信号I1；
(3)对所收集的电流进行时间的积分，计算出电荷量，即电荷量
Figure BDA0002099443240000031
(4)根据电压与电荷量的关系，计算出该常规测试键的总电容C1，即
Figure BDA0002099443240000032
进一步优选地，步骤一中的所述常规测试键的总电容包括栅氧化层电容和寄生电容。本发明中所述常规测试键的总电容C1由两部分构成，其中一部分为所述常规测试键的栅氧化层电容，如图1所示，所述栅氧化层电容Cinv为该常规测试键的栅极与该器件结构的沟道之间的电容。构成所述常规测试键的总电容C1的另一部分为寄生电容，如图1所示，该寄生电容又包含三部分，包括所述接触孔CT与栅极之间的电容Cctg、所述金属层与所述栅极之间的电容Cp2m、连接所述源极或漏极的金属层与所述栅极之间的电容Cm2m。
如图2所示，图2显示为本发明常规测试键中重掺杂区N+与接触孔之间的结构示意图。本发明进一步地，步骤一中的所述常规测试键的器件结构中，源极和漏极的重掺杂区N+与接触孔之间还存在有Ti层和TiN层，其中所述NiSi层在所述重掺杂区N+的上表面，所述NiSi层上表面为所述Ti层，所述Ti层的上表面为所述TiN层。也就是说图1中在源极和漏极的重掺杂区N+与所述接触孔CT之间的结构01呈现在图2，该结构01中包含金属硅化物，即本实施例中的NiSi层，所述NiSi层在所述重掺杂区N+上，在所述NiSi层上，自下而上依次为Ti层、TiN层和接触孔CT。
本发明进一步地，所述接触孔CT内填充有金属钨，用于将源极、漏极和栅极与金属层M1连接在一起。
步骤二、采用Cgc测试方法测试校准测试键获得寄生电容；如图3所示，图3显示为本发明的校准测试键的器件结构示意图，该步骤中的所述校准测试键的器件结构包括：所述源漏极之间设有的栅极，在所述栅极以及源漏极的上方设有接触孔CT，用于将所述源漏极和栅极连接至位于所述接触孔CT上的金属层M1，所述金属层中，与所述源漏极分别连接的金属层M1分别连接有焊垫PAD，用于收集电流信号，而连接所述栅极的金属层M1则用于接入电压交流小信号。
本发明进一步地，所述常规测试键的源极和漏极的重掺杂区N+与接触孔之间存在金属硅化物层以及所述校准测试键的源漏极与接触孔之间存在氧化层(SAB oxide)，除此区别以外，所述常规测试键与所述校准测试键的器件结构相同。步骤二中的所述校准测试键为源极和漏极的重掺杂区N+与接触孔之间不存在金属硅化物层，但存在氧化层的器件结构。所述常规测试键与所述校准测试键之间除了所述常规测试键的源极和漏极的重掺杂区N+与接触孔之间存在金属硅化物层，所述校准测试键的源漏极与接触孔之间存在氧化层(SAB oxide)，除此区别之外，所述常规测试键与所述校准测试键的器件结构相同。参考图2，所述常规测试键的器件结构中，在源极和漏极的重掺杂区N+与所述接触孔之间存在金属硅化物NiSi层，而在所述校准测试键的器件结构中的源极和漏极的重掺杂区N+与所述接触孔之间不存在该金属硅化物NiSi层，具体参考图4，图4显示为本发明校准测试键中重掺杂区N+与接触孔之间的结构示意图。因此校准测试键(testkey)和常规测试键(testkey)之间的区别有两点，一点是常规测试键存在NiSi层，一点是校准测试键存在SAB oxide层；由于SAB Oxide较厚，其电容非常小，使得从接触孔至栅氧化层的串联电容总和很小。
由图4可知，所述校准测试键的源极和漏极的重掺杂区N+与接触孔之间还存在有氧化层(SAB oxide)、Ti层和TiN层，其中所述氧化层(SAB oxide)在所述重掺杂区N+之上，所述Ti层在所述氧化层(SAB oxide)之上，所述TiN层在所述Ti层之上。也就是说，在所述重掺杂区N+的上表面自下而上依次为氧化层(SAB oxide)、Ti层、TiN层以及接触孔CT。本发明优选地，所述校准测试键的器件结构中所述接触孔中填充有金属钨，用于将所述源极、漏极和栅极与金属层M1连接在一起。
本发明进一步地，步骤二中所述寄生电容为所述接触孔与栅极之间的电容、所述金属层与所述栅极之间的电容、连接所述源极或漏极的金属层M1与所述栅极之间的电容之和。
由于所述校准测试键中在所述重掺杂区N+与接触孔之间不存在金属硅化物，而制作金属硅化物时，需要将位于所述重掺杂区N+上的氧化层(SAB oxide)刻蚀去除，而在该步骤二中的所述校准测试键的器件结构中由于不需要在所述重掺杂区N+上制作金属硅化物，因此，原本在所述重掺杂区N+上的氧化层没有被去除而留下，由于该氧化层的存在导致测试所述校准测试键得到的总电容被等效为该校准测试键的寄生电容，该寄生电容包括如图3中的所述接触孔CT与栅极之间的电容Cctg、所述金属层与所述栅极之间的电容Cp2m、连接所述源极或漏极的金属层M1与所述栅极之间的电容Cm2m。
本发明进一步地，步骤二中采用Cgc测试方法获得校准测试键的寄生电容的方法包括以下步骤：
(a)在与所述校准测试键的栅极连接的金属层M1上施加电压信号H；如图3所示，所述校准测试键的栅极上连接的金属层M1施加有电压信号，更进一步地，该电压信号为频率为50-200KHz的电压信号U2。
(b)在与所述校准测试键的源极或漏极的接触孔连接的金属层上设置测试焊垫PAD,并收集电流信号I2；
(c)对所收集的电流进行时间的积分，计算出电荷量；即电荷量
Figure BDA0002099443240000051
(d)根据电压与电荷量的关系，计算出该校准测试键的寄生电容C2，即
Figure BDA0002099443240000052
测试所得到的校准测试键的寄生电容也为该校准测试键的总电容，由于在校准测试键的所述重掺杂区N+与接触孔之间存在氧化层而不存在金属硅化物，所述氧化层将栅极与沟道之间的电荷隔离掉，从而测出的电容C2＝Cctg+Cp2m+Cm2m。
步骤三、将步骤一中获得的所述总电容减去步骤二中获得的所述寄生电容，得到栅氧化层电容；也就是说Cinv＝C1-C2，也就是说，所述常规测试键中的寄生电容等效为所述校准测试键中的总电容。
步骤四、利用电容公式，计算出所述栅氧化层等效厚度。电容计算公式为：
Figure BDA0002099443240000061
其中ε表示电容的介电常数，s为所述栅氧化层的面积，d为栅氧化层的等效厚度，在本发明中表示为所述栅氧化层的电学厚度Tox，因此，
Figure BDA0002099443240000062
综上所述，本发明中寄生电容测试键,用于扣除寄生电容数量，可更精确地获得栅氧化层等效厚度，测试简便，且无需增加额外的制程步骤及光罩，无成本增加。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种栅氧化层等效厚度的精确测试方法，其特征在于，所述方法至少包括以下步骤：
步骤一、采用Cgc测试方法测试常规测试键获得总电容,包括以下步骤：(1)在与所述常规测试键的栅极连接的金属层上施加交流电压小信号；(2)在与所述常规测试键的源极或漏极的接触孔连接的金属层上设置测试焊垫，并收集电流信号；(3)对所收集的电流进行时间的积分，计算出电荷量；(4)根据电压与电荷量的关系，计算出该常规测试键的总电容C1，
Figure FDA0003086387750000011
其中，I1为电流信号，U1为电压信号；所述常规测试键为源极和漏极的重掺杂区N+与接触孔之间存在金属硅化物层的器件结构；
步骤二、采用Cgc测试方法测试校准测试键获得寄生电容,包括以下步骤：(a)在与所述校准测试键的栅极连接的金属层上施加交流电压小信号；(b)在与所述校准测试键的源极或漏极的接触孔连接的金属层上设置测试焊垫，并收集电流信号；(c)对所收集的电流进行时间的积分，计算出电荷量；(d)根据电压与电荷量的关系，计算出该校准测试键的寄生电容C2，
Figure FDA0003086387750000012
其中，I2为电流信号，U2为电压信号；所述校准测试键为源极和漏极的重掺杂区N+与接触孔之间不存在金属硅化物层，但存在氧化层的器件结构；
步骤三、将步骤一中获得的所述总电容减去步骤二中获得的所述寄生电容，得到栅氧化层电容；
步骤四、利用电容公式，计算出所述栅氧化层等效厚度。
2.根据权利要求1所述的栅氧化层等效厚度的精确测试方法，其特征在于：所述金属硅化物层为NiSi层。
3.根据权利要求2所述的栅氧化层等效厚度的精确测试方法，其特征在于：步骤一中的所述常规测试键的总电容包括栅氧化层电容和寄生电容。
4.根据权利要求3所述的栅氧化层等效厚度的精确测试方法，其特征在于：所述栅氧化层电容为栅极与沟道之间的电容。
5.根据权利要求3所述的栅氧化层等效厚度的精确测试方法，其特征在于：步骤二中所述寄生电容为所述接触孔与栅极之间的电容、与栅极连接的金属层与所述栅极之间的电容、连接所述源极或漏极的金属层与连接所述栅极的金属层之间的电容之和。
6.根据权利要求4或5所述的栅氧化层等效厚度的精确测试方法，其特征在于：步骤(1)或步骤(a)中所施加的电压信号为频率为50-200KHz的电压信号。
7.根据权利要求1所述的栅氧化层等效厚度的精确测试方法，其特征在于：步骤四中的所述栅氧化层等效厚度为该栅氧化层的电学厚度。
8.根据权利要求2所述的栅氧化层等效厚度的精确测试方法，其特征在于：所述常规测试键的源极和漏极的重掺杂区N+与接触孔之间还存在有Ti层和TiN层，其中所述NiSi层在所述重掺杂区N+的上表面，所述NiSi层上表面为所述Ti层，所述Ti层的上表面为所述TiN层。
9.根据权利要求5所述的栅氧化层等效厚度的精确测试方法，其特征在于：所述校准测试键的源极和漏极的重掺杂区N+与接触孔之间还存在有氧化层、Ti层和TiN层，其中所述氧化层在所述重掺杂区N+之上，所述Ti层在所述氧化层之上，所述TiN层在所述Ti层之上。
10.根据权利要求1或5所述的栅氧化层等效厚度的精确测试方法，其特征在于：所述接触孔内填充有金属钨。
11.根据权利要求1或5所述的栅氧化层等效厚度的精确测试方法，其特征在于：所述常规测试键的源极和漏极的重掺杂区N+与接触孔之间存在金属硅化物层以及所述校准测试键的源漏极与接触孔之间存在氧化层，除此区别以外，所述常规测试键与所述校准测试键的器件结构相同。
CN201910529997.2A 2019-06-19 2019-06-19 一种栅氧化层等效厚度的精确测试方法 Active CN110265315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910529997.2A CN110265315B (zh) 2019-06-19 2019-06-19 一种栅氧化层等效厚度的精确测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910529997.2A CN110265315B (zh) 2019-06-19 2019-06-19 一种栅氧化层等效厚度的精确测试方法

Publications (2)

Publication Number Publication Date
CN110265315A CN110265315A (zh) 2019-09-20
CN110265315B true CN110265315B (zh) 2021-08-10

Family

ID=67919216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910529997.2A Active CN110265315B (zh) 2019-06-19 2019-06-19 一种栅氧化层等效厚度的精确测试方法

Country Status (1)

Country Link
CN (1) CN110265315B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366145A (zh) * 2020-10-26 2021-02-12 上海华力集成电路制造有限公司 一种用于ac校准的测试结构和测试方法
CN112881882B (zh) * 2021-01-08 2023-02-07 苏州苏纳光电有限公司 一种半导体芯片寄生电容的测试方法及装置
CN116936543B (zh) * 2023-09-19 2024-01-09 粤芯半导体技术股份有限公司 一种电容测试结构、制备方法、测试方法及应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465267B1 (en) * 2001-04-02 2002-10-15 Advanced Micro Devices, Inc. Method of measuring gate capacitance to determine the electrical thickness of gate dielectrics
US6964875B1 (en) * 2001-12-19 2005-11-15 Advanced Micro Devices, Inc. Array of gate dielectric structures to measure gate dielectric thickness and parasitic capacitance
KR20080054040A (ko) * 2006-12-12 2008-06-17 동부일렉트로닉스 주식회사 반도체 소자의 두께 측정 방법
US20090078985A1 (en) * 2002-04-18 2009-03-26 Shoji Shukuri Semiconductor integrated circuit device and a method of manufacturing the same
CN103915360A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN104022102A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 晶体管重叠电容的测试结构及其测试方法
CN104103628A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 晶体管重叠电容的测试结构及其测试方法
CN108899320A (zh) * 2018-07-20 2018-11-27 上海华力微电子有限公司 一种mosfet栅氧化层电容校准结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465267B1 (en) * 2001-04-02 2002-10-15 Advanced Micro Devices, Inc. Method of measuring gate capacitance to determine the electrical thickness of gate dielectrics
US6964875B1 (en) * 2001-12-19 2005-11-15 Advanced Micro Devices, Inc. Array of gate dielectric structures to measure gate dielectric thickness and parasitic capacitance
US20090078985A1 (en) * 2002-04-18 2009-03-26 Shoji Shukuri Semiconductor integrated circuit device and a method of manufacturing the same
KR20080054040A (ko) * 2006-12-12 2008-06-17 동부일렉트로닉스 주식회사 반도체 소자의 두께 측정 방법
CN103915360A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN104022102A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 晶体管重叠电容的测试结构及其测试方法
CN104103628A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 晶体管重叠电容的测试结构及其测试方法
CN108899320A (zh) * 2018-07-20 2018-11-27 上海华力微电子有限公司 一种mosfet栅氧化层电容校准结构

Also Published As

Publication number Publication date
CN110265315A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
CN110265315B (zh) 一种栅氧化层等效厚度的精确测试方法
US8691599B2 (en) Parameter extraction method for semiconductor device
US10396000B2 (en) Test structure macro for monitoring dimensions of deep trench isolation regions and local trench isolation regions
US20060107246A1 (en) Designing method for high-frequency transistor and high-frequency transistor having multi-finger gate
US20040044511A1 (en) Circuit simulation method
US7405090B2 (en) Method of measuring an effective channel length and an overlap length in a metal-oxide semiconductor field effect transistor
US20090166619A1 (en) Test pattern of semiconductor device and manufacturing method thereof
US7521946B1 (en) Electrical measurements on semiconductors using corona and microwave techniques
CN101635292B (zh) 用于测量栅介质层的电学厚度的接触焊盘及其测量结构
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
US20130027066A1 (en) Transistor test structure
CN103915360B (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN210156384U (zh) 半导体结构
CN210575846U (zh) 半导体测试结构
CN104022102B (zh) 晶体管重叠电容的测试结构及其测试方法
CN106252348A (zh) 一种适用于低电容密度电容测试结构的版图布局方法
KR100958623B1 (ko) 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
JP2008034431A (ja) 半導体装置の特性シミュレーション方法
CN101672888B (zh) 二极管反向电容的测量方法
CN116936543B (zh) 一种电容测试结构、制备方法、测试方法及应用
CN107037266A (zh) 一种mos电容三频率测量方法
CN105954600A (zh) 一种基于五元素模型的mos电容测量方法
WO2023130584A1 (zh) 电容测试结构及其形成方法
TWI232528B (en) Wafer acceptance testing method and structure of a test key used in the method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant