CN116936543B - 一种电容测试结构、制备方法、测试方法及应用 - Google Patents
一种电容测试结构、制备方法、测试方法及应用 Download PDFInfo
- Publication number
- CN116936543B CN116936543B CN202311209291.0A CN202311209291A CN116936543B CN 116936543 B CN116936543 B CN 116936543B CN 202311209291 A CN202311209291 A CN 202311209291A CN 116936543 B CN116936543 B CN 116936543B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- gate oxide
- substrate
- capacitance
- test structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 143
- 238000010998 test method Methods 0.000 title claims abstract description 12
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical group [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 238000011156 evaluation Methods 0.000 abstract description 9
- 239000007769 metal material Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000011165 process development Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
- G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
- G01B7/08—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness using capacitive means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/24—Arrangements for measuring quantities of charge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种电容测试结构、制备方法、测试方法及应用，涉及半导体制造技术领域。该电容测试结构包括有源区衬底、栅氧化层、金属接触层和下极板电极；有源区衬底包括两侧的掺杂区和中间的衬底区，有源区衬底为电容的下极板；栅氧化层为覆盖在衬底区和掺杂区的第一区域上的钴硅化合物阻挡层，栅氧化层制作有盲孔，栅氧化层为电容的绝缘体介质；金属接触层为通过盲孔沉积的金属，金属接触层为电容的上极板；下极板电极为覆盖在掺杂区的第二区域上的金属，下极板电极的侧壁接触栅氧化层。通过上述技术手段，解决了现有技术中无法准确测定衬底与栅氧化层之间的界面电荷的问题，保证栅氧化层的测试和评估结果的可靠性。
Description
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种电容测试结构、制备方法、测试方法及应用。
背景技术
随着集成电路晶体管的快速发展，栅氧化层的可靠性能逐渐成为重要研究方向之一。栅氧化层的特性直接影响晶体管使用过程中的栅漏电、饱和/线形电流阈值电压、跨导等关键参数。栅氧化层的界面态和缺陷将影响器件的长期使用，因此需要对晶体管的栅氧化层进行测试与评估。
在现有技术中，通过电容测试结构对栅氧化层的特性进行测试，电容测试结构采用高掺杂多晶硅作为上极板，采用衬底作为下极板，以测定衬底与栅氧化层之间的界面电荷。但是上极板的功函数由多晶硅的掺杂浓度决定，而且多晶硅本身为半导体，这容易影响衬底与栅氧化层之间的界面电荷的测定准确性，导致栅氧化层的测试和评估结果不够可靠。
发明内容
本申请提供一种电容测试结构、制备方法、测试方法及应用，以解决现有技术中无法准确测定衬底与栅氧化层之间的界面电荷的问题，保证栅氧化层的测试和评估结果的可靠性。
第一方面，本申请提供了一种电容测试结构，包括有源区衬底、栅氧化层、金属接触层和下极板电极，其中：
所述有源区衬底包括两侧的掺杂区和中间的衬底区，所述有源区衬底为电容的下极板；
所述栅氧化层为覆盖在所述衬底区和所述掺杂区的第一区域上的钴硅化合物阻挡层，所述栅氧化层制作有盲孔，所述栅氧化层为所述电容的绝缘体介质；
所述金属接触层为通过所述盲孔沉积的金属，所述金属接触层为所述电容的上极板；
所述下极板电极为覆盖在所述掺杂区的第二区域上的金属，所述下极板电极的侧壁接触所述栅氧化层。
第二方面，本申请提供了一种电容测试结构的制备方法，包括：
对衬底的两侧进行掺杂离子注入，形成有源区衬底；其中，所述有源区衬底包括两侧的掺杂区和中间的衬底区，所述有源区衬底为电容的下极板；
在所述衬底区和所述掺杂区的第一区域上覆盖钴硅化合物阻挡层，形成栅氧化层；其中，所述栅氧化层为所述电容的绝缘体介质；
在所述栅氧化层上制作盲孔，在所述盲孔中沉积金属，形成金属接触层；其中，所述金属接触层为所述电容的上极板；
在所述掺杂区的第二区域上覆盖金属，形成下极板电极；其中，所述下极板电极的侧壁接触所述栅氧化层。
第三方面，本申请提供了一种测试方法，包括：
提供如第一方面所述的电容测试结构；
将所述电容测试结构的两个下极板电极短接后加上多种测试电压，测量所述金属接触层对应的电容；
根据所述测试电压和对应电容，生成所述电容测试结构的电容电压曲线；
根据所述电容电压曲线评估所述栅氧化层的性能参数。
第四方面，本申请提供了一种如第一方面所述的电容测试结构或者通过第二方面所述的制备方法的电容测试结构在电路中作为寄生器件或高压器件的应用。
在本申请中，通过将包含两侧掺杂区和中间衬底区的有源区衬底作为电容下极板，将覆盖在衬底区和掺杂区上的栅氧化层作为电容的绝缘体介质，将通过制作在栅氧化层上的接触孔沉积在栅氧化层上的金属接触层作为电容上极板，将沉积在两侧掺杂区上的金属作为下极板电极。通过上述技术手段，采用功函数较为稳定的金属材料作为电容上极板，而且金属材料不存在半导体特性，因此可通过检测电容上极板的电容来精确测定栅氧化层和有源区衬底之间的界面电荷和栅氧化层的厚度，根据界面电荷和厚度精准评估栅氧化层的工艺质量，解决了现有技术中无法准确测定衬底与栅氧化层之间的界面电荷的问题，保证栅氧化层的测试和评估结果的可靠性。由于电容测试结构的制备流程完全兼容BCD制造工艺，因此不需要增加额外的光罩，有利于节约制造成本，而且电容测试结构也可用于检测BCD的制造工艺，有利于BCD的制造工艺的开发和研究。电容测试结构的有源区衬底是半导体材料，因此电容测试结构满足MOS管电容特性和转移特性，电容测试结构的击穿电压较高，可将电容测试结构作为电路中的高压器件和寄生器件，拓展了电容测试结构的应用场景。
附图说明
图1是本申请实施例提供的一种电容测试结构的剖面结构示意图之一；
图2是本申请实施例提供的一种电容测试结构的剖面结构示意图之二；
图3是本申请实施例提供的一种电容测试结构的制备方法的流程图；
图4是本申请实施例提供的一种电容测试结构制备过程的剖面结构示意图之一；
图5是本申请实施例提供的一种电容测试结构制备过程的剖面结构示意图之二；
图6是本申请实施例提供的一种电容测试结构制备过程的剖面结构示意图之三；
图7是本申请实施例提供的一种电容测试结构制备过程的剖面结构示意图之四；
图8是本申请实施例提供的一种测试方法的流程图；
图9是本申请实施例提供的电容电压曲线的示意图；
图中，11、衬底区；12、掺杂区；13、栅氧化层；14、金属接触层；15、下极板电极；16、轻掺杂区；17、重掺杂区；18、氧化硅层；19、氮化硅层。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作（或步骤）描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
在较为常见的现有实现方式中，通过电容测试结构对栅氧化层的特性进行测试，电容测试结构采用高掺杂多晶硅作为上极板，采用衬底作为下极板，以测定衬底与栅氧化层之间的界面电荷。但是上极板的功函数由多晶硅的掺杂浓度决定，而且多晶硅本身为半导体，这容易影响衬底与栅氧化层之间的界面电荷的测定准确性，导致栅氧化层的测试和评估结果不够可靠。而且在一些半导体器件中，栅氧化层覆盖在高掺杂多晶硅上，例如采用SAB（Cobalt Salicide block，钴硅化合物阻挡层）作为栅氧化层时，高掺杂多晶硅位于栅氧化层和衬底之间，从电容结构上来说，高掺杂多晶硅无法作为电容上极板来测量电容，进而无法对栅氧化层的特性进行测试。因此电容测试结构采用高掺杂多晶硅作为上极板对栅氧化层进行测试时存在较大的局限性，不适用于多种器件的制造工艺。
为解决上述问题，本实施例提供了一种电容测试结构，以保证栅氧化层的测试和评估结果的可靠性的同时，适用于多种器件的制造工艺。
图1给出了本申请实施例提供的一种电容测试结构的剖面结构示意图。参考图1，该电容测试结构具体包括有源区衬底、栅氧化层13、金属接触层14和下极板电极15。有源区衬底包括两侧的掺杂区12和中间的衬底区11，有源区衬底为电容的下极板；栅氧化层13为覆盖在衬底区11和掺杂区12的第一区域上的钴硅化合物阻挡层，栅氧化层13制作有盲孔，栅氧化层13为电容的绝缘体介质；金属接触层14为通过盲孔沉积的金属，金属接触层14为电容的上极板；下极板电极15为覆盖在掺杂区12的第二区域上的金属，下极板电极15的侧壁接触栅氧化层13。
在本实施例中，有源区衬底可以是P型衬底掺杂N型离子，相应的，衬底区11为P型衬底和掺杂区12为N型掺杂；也可以是N型衬底掺杂P型离子，相应的，衬底区11为N型衬底和掺杂区12为P型掺杂。在有源区衬底形成时，掺杂区12表面形成钴硅化合物，因此采用钴硅化合物的阻挡材料覆盖在衬底区11和掺杂区12的一部分区域上以形成栅氧化层13。在栅氧化层13中开设盲孔，在盲孔内沉积金属材料以形成金属接触层14，金属材料可以是钨或铝。在掺杂区12的另一部分区域上覆盖金属材料以形成连接有源区衬底的下极板电极15，且下极板电极15的侧壁接触栅氧化层13但不接触金属接触层14。由于有源区衬底的两侧均存在掺杂区12，因此该电容测试结构对应设置有两个下极板电极15。需要说明的，由于电容下极板也即有源区衬底的面积较大，若仅在一侧设置下极板电极15，则在测试时，通过下极板电极15输入的电压难以覆盖整个有源区衬底，导致有源区衬底和栅氧化层13之间的界面电荷分布不均，容易影响测试结果的准确性。
在基于该电容测试结构对栅氧化层13的性能参数进行测试时，可将两个下极板电极15短接并作为电容测试的High端，将金属接触层14作为电容测试的Low端，在High端加上电压并收集Low端的电容值。由于金属材料的功函数稳定，且不存在半导体特性，因此可基于在金属接触层14测得的电容值精准确定栅氧化层13与有源区衬底之间的界面电荷，进而根据界面电荷评估栅氧化层13的工艺质量，解决了现有技术中无法准确测定有源区衬底与栅氧化层13之间的界面电荷的问题，保证栅氧化层13的测试和评估结果的可靠性。除此之外，还可以基于金属接触层14测得的电容值精准确定栅氧化层13的电性厚度，通过电性厚度和界面电荷结合评估栅氧化层13的工艺质量，进一步提高栅氧化层13的测试和评估结果的可靠性。
在一实施例中，图2是本申请实施例提供的电容测试结构的剖面结构示意图。如图2所示，有源区衬底的掺杂区12包括轻掺杂区16和重掺杂区17，重掺杂区17位于掺杂区12中远离衬底区11的一侧，轻掺杂区16位于掺杂区12中靠近衬底区11的一侧。其中，重掺杂区17的掺杂离子浓度大于轻掺杂区16的掺杂离子浓度。由于有源区衬底两侧均存在掺杂区12，因此有源区衬底对应两侧均存在重掺杂区17和轻掺杂区16。两侧的重掺杂区17之间的间距大于轻掺杂区16之间的间距，重掺杂区17的深度小于轻掺杂区16的深度。
在该实施例中，掺杂区12的第一区域包括轻掺杂区16和重掺杂区17的一部分区域，第二区域包括重掺杂区17的另一部分区域。参考图2，栅氧化层13覆盖在衬底区11、两侧的轻掺杂区16和重掺杂区17的一部分区域上，而一侧的下极板电极15对应覆盖在同一侧的重掺杂区17的另一部分区域上，下极板电极15的侧壁与栅氧化层13接触。
在一实施例中，钴硅化合物阻挡层由氧化硅层18和氮化硅层19交替层叠而成，并且靠近有源区衬底的一侧为氧化硅层18。示例性的，钴硅化合物阻挡层可以由一层氧化硅、一层氮化硅和一层氧化硅从下往上叠加形成。需要说明的，氮化硅层19可作为制作栅氧化层13的盲孔时的蚀刻阻挡层，以便在制作盲孔时可控制作为电容上极板的金属接触层14与作为电容下极板的有源区衬底之间的距离。
在该实施例中，参考图2，盲孔的底部为有源区衬底一侧的氧化硅层18。示例性，在钴硅化合物阻挡层由一层氧化硅、一层氮化硅和一层氧化硅从下往上叠加形成的情况下，盲孔穿过上层的氧化硅和中间层的氮化硅后使得底层的氧化硅暴露于盲孔中。在盲孔中沉积金属材料以形成与底层氧化硅接触的金属接触层14。
在上述实施例的基础上，图3是本申请实施例提供的一种电容测试结构的制备方法的流程图。如图3所示，该电容测试结构的制备方法包括：
S110、对衬底的两侧进行掺杂离子注入，形成有源区衬底；其中，有源区衬底包括两侧的掺杂区和中间的衬底区，有源区衬底为电容的下极板。
示例性的，衬底可采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅等材料进行制作，例如在单晶硅中注入B原子形成P型衬底，也可以在P型衬底中注入P原子形成N型衬底。在采用P型衬底时，基于BCD的制作工艺，通过光刻掩膜版在P型衬底两侧进行N型离子掺杂注入，并退火激活。在采用N型衬底时，基于BCD的制作工艺，通过光刻掩膜版在N型衬底两侧进行P型离子掺杂注入，并退火激活。两侧掺杂区12的间距一般为10um。
本实施例以采用N型衬底为例进行描述。图4-7是本申请实施例提供的电容测试结构制备过程的剖面结构示意图。如图4所示，在制备掺杂区12的轻掺杂区P-和重掺杂区P+时，通过光刻掩膜版对N型衬底两侧进行P型离子的轻掺杂注入并退火激活，在衬底两侧形成轻掺杂区P-；通过光刻掩膜版对轻掺杂区P-远离N型衬底的一侧进行P型离子的重掺杂注入并退火激活，在轻掺杂区P-一侧形成重掺杂区P+。
S120、在衬底区和掺杂区的第一区域上覆盖钴硅化合物阻挡层，形成栅氧化层；其中，栅氧化层为电容的绝缘体介质。
如图5所示，在N型衬底区11、两侧的轻掺杂区P-和两侧的重掺杂区P+的一部分区域上覆盖钴硅化合物阻挡层，形成栅氧化层13。钴硅化合物阻挡层由两个氧化硅层18和一个氮化硅层19交替层叠而成。相应的，在制备栅氧化层13时，可先在N型衬底区11、两侧的轻掺杂区P-和两侧的重掺杂区P+的一部分区域上覆盖一层100nm厚度的氧化硅层18，再覆盖一层100nm厚度的氮化硅层19，最后覆盖一层100nm厚度的氧化硅层18，形成栅氧化层13。
S130、在栅氧化层上制作盲孔，在盲孔中沉积金属，形成金属接触层；其中，金属接触层为电容的上极板。
如图6所示，在钴硅化合物阻挡层由两个氧化硅层18和一个氮化硅层19交替层叠而成的情况下，制备金属接触层14时，对栅氧化层13进行刻蚀并保留底层的氧化硅层18，形成盲孔。在盲孔中沉积坞或铝的金属材料以形成金属接触层14。
S140、在掺杂区的第二区域上覆盖金属，形成下极板电极；其中，下极板电极的侧壁接触栅氧化层。
如图7所示，在一侧的重掺杂区P+的未覆盖钴硅化合物阻挡层的区域上沉积坞或铝的金属材料以形成对应侧的下极板电极15，在另一侧的重掺杂区P+的未覆盖钴硅化合物阻挡层的区域上沉积钨或铝的金属材料以形成对应侧的下极板电极15，两侧下极板电极15分别接触栅氧化层13的两侧。
在基于上述制备方法制成的电容测试结构对栅氧化层13的性能参数进行测试时，可将两个下极板电极15短接并作为电容测试的High端，将金属接触层14作为电容测试的Low端，在High端加上电压并收集Low端的电容值。由于金属材料的功函数稳定，且不存在半导体特性，因此可基于在金属接触层14测得的电容值精准确定栅氧化层13与有源区衬底之间的界面电荷，进而根据界面电荷评估栅氧化层13的工业质量，解决了现有技术中无法准确测定衬底与栅氧化层13之间的界面电荷的问题，保证栅氧化层13的测试和评估结果的可靠性。除此之外，还可以基于金属接触层14测得的电容值精准确定栅氧化层13的电性厚度，通过电性厚度和界面电荷结合评估栅氧化层13的工艺质量，进一步提高栅氧化层13的测试和评估结果的可靠性。
在上述实施例的基础上，图8是本申请实施例提供的一种测试方法的流程图。如图8所示，该测试方法包括：
S210、提供电容测试结构。
其中，电容测试结构采用上述实施例描述的电容测试结构。
S220、将电容测试结构的两个下极板电极短接后加上多种测试电压，测量金属接触层对应的电容。
示例性的，将两个下极板电极15短接后作为电容测试的High端，将金属接触层14作为电容测试的Low端，在High端加上不同的测试电压，并测量在不同测试电压下Low端的电容。
S230、根据测试电压和对应电容，生成电容测试结构的电容电压曲线。
图9是本申请实施例提供的电容电压曲线的示意图。如图9所示，测试电压为0V-15V，随着测试电压的增大，Low端的电容值发生积累、耗尽和反型的特性变化，说明电容测试结构具备MOS电容特性。
S240、根据电容电压曲线评估栅氧化层13的性能参数。
示例性的，可根据电容电压曲线确定栅氧化层13的电性厚度以及栅氧化层13与有源区衬底之间的界面电荷，进而根据电性厚度和界面电荷评估栅氧化层13的工艺质量。由于电容测试结构具备MOS电容特性，还可根据电容测试结构对应的电容电压曲线确定出有源区衬底的离子浓度。在该实施例中，还可以测量金属接触层14的电流，根据测试电压对应的电流生成电流电压曲线，基于电流电压曲线和电容电压曲线确定栅氧化层13的电性厚度以及栅氧化层13与有源区衬底之间的界面电荷，以进一步提高电性厚度和界面电荷的检测精度。
在不同工艺制程中，制作的电容测试结构的有源区衬底和栅氧化层13的性能参数不同，可对工艺参数不同的电容测试结构的High端加上相同范围的测试电压，确定工艺参数不同的电容测试结构的电容电压曲线。可将各个电容测试结构的电容电压曲线进行比较，分析工艺制程中的工艺参数对有源区衬底和栅氧化层13的性能参数的影响，有利于工艺开发。
除此之外，还可以在各个工艺制作环节中，对电容测试结构进行测试以获取对应的测试结果；根据各个工艺制作环节中电容测试结构的测试结果，分析各个工艺制作环节对栅氧化层13的影响。示例性的，在工艺制程中制作出电容测试结构后，先测试当前电容测试结构的电容电压曲线，后续在通过其他工艺在电容测试结构上叠加其他材料时，再测试当前电容测试结构的电容电压曲线，将前后两次测得的电容电压曲线进行比较，分析叠加其他材料的工艺对栅氧化层13的影响，有利于工艺开发。
在一实施例中，由于电容测试结构的电容下极板为半导体材料，因此电容测试结构具备MOS管特性。其中，可将电容测试结构的金属接触层14作为MOS管的栅极，将电容测试结构的两个下极板电极15分别作为MOS管的源极和漏极，将电容测试结构的有源区衬底作为MOS管的衬底。为了测试电容测试结构具体拥有的MOS管特性，可测试电容测试结构的转移特性曲线，根据转移特性曲线确定电容测试结构的工作参数。示例性的，在漏极加上0.1V的电压，在栅极加上从0V逐渐增大的电压，测量在不同栅极电压作用下的漏极电流。根据漏极电流和栅极电压生成电容测试结构的转移特性曲线，根据转移特性曲线确定电容测试结构的阈值电压、导通电流和击穿电压等工作参数。
经过实验测试，电容测试结构的击穿电压较高且具备一定的导通电流。对此本申请实施例还提供上述实施例描述的电容测试结构在电路中作为高压器件的应用。而且电容测试结构满足MOS电容特性和MOS管的转移特性，对此本申请实施例还提供上述实施例描述的电容测试结构在电路中作为寄生器件的应用。可理解，电容测试结构可看作应用在电路中的一种集成器件，可通过测试确定电容测试结构的工作参数以确定其具体的应用场景，拓展了集成机器列表，对于集成器件的发展具有重要意义。
综上，本申请实施例提供的电容测试结构、制备方法、测试方法和应用，通过将包含两侧掺杂区12和中间衬底区11的有源区衬底作为电容下极板，将覆盖在衬底区11和掺杂区12上的栅氧化层13作为电容的绝缘体介质，将通过制作在栅氧化层13上的接触孔沉积在栅氧化层13上的金属接触层14作为电容上极板，将沉积在两侧掺杂区12上的金属作为下极板电极15。通过上述技术手段，采用功函数较为稳定的金属材料作为电容上极板，而且金属材料不存在半导体特性，因此可通过检测电容上极板的电容来精确测定栅氧化层13和有源区衬底之间的界面电荷和栅氧化层13的厚度，根据界面电荷和厚度精准评估栅氧化层13的工艺质量，解决了现有技术中无法准确测定衬底与栅氧化层13之间的界面电荷的问题，保证栅氧化层13的测试和评估结果的可靠性。由于电容测试结构的制备流程完全兼容BCD制造工艺，因此不需要增加额外的光罩，有利于节约制造成本，而且电容测试结构也可用于检测BCD的制造工艺，有利于BCD的制造工艺的开发和研究。电容测试结构的有源区衬底是半导体材料，因此电容测试结构满足MOS管电容特性和转移特性，电容测试结构的击穿电压较高，可将电容测试结构作为电路中的高压器件和寄生器件，拓展了电容测试结构的应用场景。
上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由权利要求的范围决定。
Claims (9)
1.一种电容测试结构，其特征在于，包括有源区衬底、栅氧化层、金属接触层和下极板电极，其中：
所述有源区衬底包括两侧的掺杂区和中间的衬底区，所述有源区衬底为电容的下极板；
所述栅氧化层为覆盖在所述衬底区和所述掺杂区的第一区域上的钴硅化合物阻挡层，所述栅氧化层制作有盲孔，所述栅氧化层为所述电容的绝缘体介质；其中，所述钴硅化合物阻挡层由氧化硅层和氮化硅层交替层叠而成，并且靠近所述有源区衬底的一侧为氧化硅层；
所述金属接触层为通过所述盲孔沉积的金属，所述金属接触层为所述电容的上极板；
所述下极板电极为覆盖在所述掺杂区的第二区域上的金属，所述下极板电极的侧壁接触所述栅氧化层。
2.根据权利要求1所述的电容测试结构，其特征在于，所述掺杂区包括轻掺杂区和重掺杂区，所述重掺杂区位于所述掺杂区中远离所述衬底区的一侧，所述轻掺杂区位于所述掺杂区中靠近所述衬底区的一侧。
3.根据权利要求2所述的电容测试结构，其特征在于，所述第一区域包括所述轻掺杂区和所述重掺杂区的一部分区域，所述第二区域包括所述重掺杂区的另一部分区域。
4.根据权利要求1所述的电容测试结构，其特征在于，所述盲孔的底部为所述有源区衬底一侧的氧化硅层。
5.一种电容测试结构的制备方法，其特征在于，包括：
对衬底的两侧进行掺杂离子注入，形成有源区衬底；其中，所述有源区衬底包括两侧的掺杂区和中间的衬底区，所述有源区衬底为电容的下极板；
在所述衬底区和所述掺杂区的第一区域上覆盖钴硅化合物阻挡层，形成栅氧化层；其中，所述栅氧化层为所述电容的绝缘体介质，所述钴硅化合物阻挡层由氧化硅层和氮化硅层交替层叠而成，并且靠近所述有源区衬底的一侧为氧化硅层；
在所述栅氧化层上制作盲孔，在所述盲孔中沉积金属，形成金属接触层；其中，所述金属接触层为所述电容的上极板；
在所述掺杂区的第二区域上覆盖金属，形成下极板电极；其中，所述下极板电极的侧壁接触所述栅氧化层。
6.一种测试方法，其特征在于，包括：
提供如权利要求1-4任一项所述的电容测试结构；
将所述电容测试结构的两个下极板电极短接后加上多种测试电压，测量所述金属接触层对应的电容；
根据所述测试电压和对应电容，生成所述电容测试结构的电容电压曲线；
根据所述电容电压曲线评估所述栅氧化层的性能参数。
7.根据权利要求6所述的测试方法，其特征在于，所述测试方法还包括：
在各个工艺制作环节中，对所述电容测试结构进行测试以获取对应的测试结果；
根据各个工艺制作环节中所述电容测试结构的测试结果，分析各个工艺制作环节对所述栅氧化层的影响。
8.根据权利要求6所述的测试方法，其特征在于，所述测试方法还包括：
将所述电容测试结构的金属接触层作为栅极，将所述电容测试结构的两个下极板电极分别作为源极和漏极；
测试所述电容测试结构的转移特性曲线，根据所述转移特性曲线确定所述电容测试结构的工作参数。
9.一种如权利要求1-4中任一项所述的电容测试结构或者通过权利要求5所述的制备方法得到的电容测试结构在电路中作为寄生器件或高压器件的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311209291.0A CN116936543B (zh) | 2023-09-19 | 2023-09-19 | 一种电容测试结构、制备方法、测试方法及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311209291.0A CN116936543B (zh) | 2023-09-19 | 2023-09-19 | 一种电容测试结构、制备方法、测试方法及应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116936543A CN116936543A (zh) | 2023-10-24 |
| CN116936543B true CN116936543B (zh) | 2024-01-09 |
Family
ID=88390908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311209291.0A Active CN116936543B (zh) | 2023-09-19 | 2023-09-19 | 一种电容测试结构、制备方法、测试方法及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936543B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5672530A (en) * | 1993-03-22 | 1997-09-30 | Sharp Microelectronics Technology, Inc. | Method of making MOS transistor with controlled shallow source/drain junction |
| CN104103628A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 晶体管重叠电容的测试结构及其测试方法 |
| CN110265315A (zh) * | 2019-06-19 | 2019-09-20 | 上海华力集成电路制造有限公司 | 一种栅氧化层等效厚度的精确测试方法 |
| CN113793807A (zh) * | 2021-11-18 | 2021-12-14 | 南京华瑞微集成电路有限公司 | 一种集成源漏电容的超结mos器件及其制作方法 |
| CN114695317A (zh) * | 2020-12-28 | 2022-07-01 | 无锡华润上华科技有限公司 | 一种浮置源极接触刻蚀工艺的测试结构以及监控方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040056248A1 (en) * | 2002-09-25 | 2004-03-25 | Chih-Cheng Liu | Test key for detecting electrical isolation between a word line and a deep trench capacitor in dram cells |
-
2023
- 2023-09-19 CN CN202311209291.0A patent/CN116936543B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5672530A (en) * | 1993-03-22 | 1997-09-30 | Sharp Microelectronics Technology, Inc. | Method of making MOS transistor with controlled shallow source/drain junction |
| CN104103628A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 晶体管重叠电容的测试结构及其测试方法 |
| CN110265315A (zh) * | 2019-06-19 | 2019-09-20 | 上海华力集成电路制造有限公司 | 一种栅氧化层等效厚度的精确测试方法 |
| CN114695317A (zh) * | 2020-12-28 | 2022-07-01 | 无锡华润上华科技有限公司 | 一种浮置源极接触刻蚀工艺的测试结构以及监控方法 |
| CN113793807A (zh) * | 2021-11-18 | 2021-12-14 | 南京华瑞微集成电路有限公司 | 一种集成源漏电容的超结mos器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116936543A (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807997B2 (en) | Test element group (TEG) system for measurement of SOI-MOSFET without a body contact comprising first and second TEGs of unequal gate electrode areas | |
| CN109309079B (zh) | 半导体测试结构、制造方法及方块电阻测量方法 | |
| CN111735549A (zh) | 集成于igbt芯片的温度传感器及其制造方法 | |
| CN101022105B (zh) | 半导体器件的测试装置和用于制造测试装置的基版 | |
| CN116936543B (zh) | 一种电容测试结构、制备方法、测试方法及应用 | |
| CN104584218A (zh) | 具有由沟槽隔离限定的jfet宽度的半导体器件 | |
| CN109449098A (zh) | 半导体结构、测试系统、测试方法及半导体结构的制作方法 | |
| CN209434179U (zh) | 半导体结构及测试系统 | |
| CN109300878B (zh) | 界面缺陷表征结构的形成方法 | |
| CN103258813A (zh) | 部分耗尽soi mosfet的测试结构及其形成方法 | |
| CN105448993A (zh) | 半导体装置 | |
| CN109300799A (zh) | 半导体结构、测试系统、测试方法及半导体结构的制作方法 | |
| US11367790B2 (en) | Body-contacted field effect transistors configured for test and methods | |
| US8890551B2 (en) | Test key structure and method for measuring step height by such test key structure | |
| Kammeugne et al. | Parasitic Capacitance Analysis in Short Channel GaN MIS-HEMTs | |
| CN109192676B (zh) | 界面缺陷的表征方法 | |
| CN100421230C (zh) | 一种用以评估等离子体天线效应的高灵敏度测试结构 | |
| Fukuhara et al. | Admittance frequency dispersion in lateral AlGaN/GaN Schottky barrier diodes: Other origins of two Gp/ω peaks | |
| CN113496904A (zh) | 功率器件套刻偏差电性测量结构及方法 | |
| KR100958623B1 (ko) | 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법 | |
| CN102468272A (zh) | 用于多晶硅栅耗尽测试的mos结构及制造方法 | |
| WO2021190539A1 (zh) | 晶体管的模型参数测试结构及其制备方法 | |
| US20240118332A1 (en) | Test device for determining an effective work function, method of manufacturing the same and method of determining an effective work function | |
| CN112993004B (zh) | 半导体结构及其制作方法、电容检测方法 | |
| WO2023130584A1 (zh) | 电容测试结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |