CN100421230C - 一种用以评估等离子体天线效应的高灵敏度测试结构 - Google Patents
一种用以评估等离子体天线效应的高灵敏度测试结构 Download PDFInfo
- Publication number
- CN100421230C CN100421230C CNB021285365A CN02128536A CN100421230C CN 100421230 C CN100421230 C CN 100421230C CN B021285365 A CNB021285365 A CN B021285365A CN 02128536 A CN02128536 A CN 02128536A CN 100421230 C CN100421230 C CN 100421230C
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- test structure
- plasma
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开一种用以评估天线效应的测试结构。该测试结构包含有:一衬底;一ONO介电层,形成于该衬底上,其中该ONO介电层由一下层氧化层、一氮化硅层以及一上层氧化层所构成;一电极,形成于该ONO介电层之上;以及一天线结构,电连接该电极,用来收集由一等离子体所诱发的电荷。
Description
技术领域
本发明涉及一种测试晶片,用以评估并监测晶片表面的等离子体电势(plasma potential),尤其涉及一种类NROM(NROM-like)天线测试结构,其形成于一测试晶片上,可针对等离子体造成的电荷累积进行高灵敏度监测并且提供定量数据。
背景技术
随着集成电路的微小化,多层内连线技术也越来越复杂。此时,高密度各向异性等离子体蚀刻即在半导体工艺中扮演重要的角色。等离子体蚀刻技术可在介电层中定义出极小线宽的沟槽结构,并产生直立的沟槽剖面侧壁。举例而言,反应离子蚀刻(reactive-ion-etching,RIE)等离子体就常被用在半导体工艺中以达到精密的尺寸控制。等离子体的形成通常需藉助无线电波的诱发,然而,近来也发现等离子体处理会造成晶片表面元件的伤害。
天线效应(antenna effect)是半导体工艺中常发生的问题。通常当进行等离子体工艺时,半导体基材表面会受到等离子体离子的轰击,此时会产生许多的带电粒子,例如电子,而累积在半导体基材表面。有时这些带电粒子会被暴露在等离子体环境中的内连线金属结构所收集,并累积在元件结构上,进而导致元件的电性能受到影响,严重时甚至会伤害元件本身。天线效应的强弱基本上可用下列关系式表达:
R=Aa/Ag
其中R称为电线比值(antenna ratio);Aa是所谓的连接栅极的电荷收集电极(charge collection electrode,CCE)面积;Ag代表的是栅极面积。
现有的监测等离子体天线效应是采用电荷监测晶片(charge monitorwafer),有时又称为CHARM晶片。现有的电荷监测晶片以E2PROM为主要的单位测试结构,其可重复写入及重复使用。相关的文献可参考“CHARMwafer characterization”Reedholm Technical Note TN-1,June 1996,在此不多赘述。本领域技术人员均知E2PROM结构基本上包括浮置栅极以及控制栅极堆叠在浮置栅极上方。浮置栅极与半导体基材之间为一氧化层,控制栅极与浮置栅极之间由另一层介电层隔开。然而,现有的采用E2PROM结构的电荷监测晶片具有下列缺点。首先,现有的采用E2PROM结构的电荷监测晶片的E2PROM单元的耦合比(coupling ratio)不足,因而导致电荷监测晶片的侦测灵敏度大打折扣。一般,可以利用启始电压差(ΔVt)来换算天线效应的等离子体衍生电荷,其关系式如下:
ΔVt=(R ×QF)/Ctotal
其中R代表电荷监测晶片的E2PROM单元的耦合比;QF代表陷于浮置栅极的电荷数量;Ctotal代表E2PROM单元的整体电容值。如本领域技术人员所知,E2PROM单元的耦合比约介于0.5至0.6之间,此乃电荷监测晶片的侦测灵敏度不足的主因。此外,现有的采用E2PROM结构的电荷监测晶片结构较为复杂,这表明需要较多的工艺步骤以及较高的制造成本。
由上可知,现有的采用E2PROM结构的电荷监测晶片具有很大的改进空间,目前业界也迫切需要一种更低成本、可提供更高侦测灵敏度并且可准确定量分析的电荷监测晶片,以提高产品优良率以及降低生产成本。
发明内容
据此,本发明的主要目的在于提供一种类NROM(NROM-like)天线测试结构,其形成于一测试晶片上,可针对等离子体造成的电荷累积进行高灵敏度监测并且提供定量数据。
根据本发明的目的,本发明的优选实施例公开一种定量侦测等离子体天线效应的高灵敏度测试结构,该测试结构包含有:一衬底;一ONO介电层,形成于该衬底上,其中该ONO介电层由一下层氧化层、一氮化硅层以及一上层氧化层所构成;一电极,形成于该ONO介电层之上;以及一天线结构,电连接该电极,用来收集由一等离子体所诱发的电荷。
根据本发明的目的,本发明公开了一种测试晶片,用于定量评估等离子体诱发电荷效应,该测试晶片包含有:一硅晶片;以及一测试结构阵列,形成于该硅晶片表面,用来侦测由一等离子体所诱发的电荷效应,其中每一该测试结构包含有:一衬底;一ONO介电层,形成于该衬底上,其中该ONO介电层由一下层氧化层、一氮化硅层以及一上层氧化层所构成;一电极,形成于该ONO电层之上;以及一天线结构,电连接该电极,用来收集由一等离子体所诱发的电荷。
为了让本发明的上述以及其它目的、特征与优点能更明确易懂,下文特举一优选实施例,配合附图,作详细说明。
附图说明
图1为本发明上视示意图;
图2为本发明剖面示意图;以及
图3为本发明第二实施例的剖面示意图。
附图中的附图标记说明如下:
10晶片 12场效应晶体管
14栅极 15天线结构
16接触插塞 22源极
24漏极 26扩散区
30ONO介电层 32下氧化层
34氮化硅层 36上氧化层
50电容测试结构 52掺杂阱
54上电极
具体实施方式
如前所述,现有的采用E2PROM结构的电荷监测晶片的缺点之一在于需要制作两层多晶硅堆叠层,亦即要分别定义浮置栅极以及控制栅极结构。因此,在制作过程中需要至少多一道光刻蚀刻工艺以及清洗步骤,造成成本的增加。此外,评估累积在晶片表面的等离子体衍生电荷亦需要有更灵敏的测试结构来完成。本发明的测试结构具有高灵敏度、低制作成本以及可定量分析的优点,可完全弥补现有技艺的不足。
请参阅图1,图1为本发明测试结构的上视示意图。如图1所示,场效应晶体管12提供于一衬底10上。衬底10为一硅衬底构成。晶体管12包含有一栅极14经由一接触插塞16电连接一天线结构15。栅极14由多晶硅所构成。天线结构15可为单层内连线结构或多层内连线结构,用以收集以等离子体工艺中所衍生的电荷。源极22以及漏极24分别提供于栅极14两侧的衬底10中。另有一扩散区26形成于衬底10靠近晶体管12处。
请参阅图2,图2为图1中测试结构沿切线AA′的剖面示意图。如图2所示,栅极14由一ONO介电层30与衬底10隔开。ONO介电层30包括一底氧化层32、一上氧化层36以及一氮化硅层34介于底氧化层32及一上氧化层36之间。图中,源极、漏极、栅极以及金属电极分别以S、D、G以及P表示。ONO介电层30以现有的制法完成。例如,美国专利第5966603号中所提的步骤,包括在低温操作下于衬底表面形成一底氧化层,随后再以化学气相沉积法沉积一氮化硅层于该底氧化层上,随后在利用氧化方式或者沉积方式在氮化硅层上形成一上氧化层。上氧化层36的厚度建议在80到100埃之间,优选在90埃左右。氮化硅层34的厚度介于60至80埃,优选在70埃左右。底氧化层32厚约50至70埃。栅极14以及源极漏极区域22及24皆以传统光刻步骤及蚀刻法形成。
当进行一等离子体操作时,等离子体衍生电荷,例如电子,会累积于天线结构15,导致电荷累积在ONO介电层30的一侧以及电位差形成在衬底10以及栅极14之间。带能量的带电粒子射入氮硅层34并被捕陷于其中,进而导致启始电压偏移(ΔVt),其可用下列关系式表达:
ΔVt=Q/C
其中Q为捕陷于氮化硅层34中的电荷量;C为栅极14与衬底10之间的电容。利用测量启始电压偏移(ΔVt),即可定量计算出捕陷于氮化硅层34中等离子体衍生电荷总量Q,亦即Q=ΔVt×C。与现有采用E2PROM结构的电荷监测晶片相比,本发明的测试结构可产生较大幅度的启始电压偏移(ΔVt)。这是由于本发明的类NROM测试结构的耦合值接近1所致。
进行启始电压(Vt)测量时,源极22以及衬底10都接地。大约1.6V的正电压被施加于漏极24。逐步增加的正电压被施加在栅极14上。启始电压偏移(ΔVt)可由比较一参考启始电压与测量的启始电压值而得到。由于启始电压(Vt)的测量为本领域技术人员所熟知,因此其细节不再赘述。
请参考图3,图3显示本发明另一优选实施例中具有ONO介电层的CV测试结构的剖面示意图。如图3所示,电容式测试结构50形成于衬底10上。衬底10可为一P型掺杂硅衬底。电容50具有一以多晶硅构成的上电极54。此外,上电极54亦可由金属或金属硅化合物所构成。上电极54电连接一电荷收集天线结构(未显示于图3中)。在衬底10中,一充当下电极的掺杂阱52形成于上电极54下方。上电极54与下电极52之间为一ONO介电层30。同样地,ONO介电层30包括一底氧化层32、一上氧化层36以及一氮化硅层34介于底氧化层32及一上氧化层36之间。大致上,测试结构50占据约100微米×100微米的晶片面积。现有的C-V量测方法可有效地在本发明的测试结构50上执行。进行C-V测试时,一般是将衬底10接地,利用一探针测量栅极54的启始电压值。接着,再以现有的“平带偏移”计算方法(flat-band shift)与一参考启始电压进行比较计算出启始电压偏移(ΔVt)。
简言之,本发明的主要技术特征在于提供一具有高灵敏度的类NROM测试结构或以此概念衍生的具有ONO介电层的电容测试结构。由于灵敏度的提高,本发明的测试结构即使在只有少量等离子体衍生电荷的环境中亦可以利用C-V法或者现有的启始电压测量步骤进行定量及分析。
以上所述仅为本发明的优选实施例,凡依本发明权利要求书所做的均等变化与修饰,皆应属本发明专利的涵盖范围。
Claims (12)
1. 一种定量侦测等离子体天线效应的高灵敏度测试结构,该测试结构包含有:
一衬底;
一ONO介电层,形成于该衬底上,其中该ONO介电层由一下层氧化层、一氮化硅层以及一上层氧化层所构成;
一电极,形成于该ONO介电层之上;以及
一天线结构,电连接该电极,用来收集由一等离子体所诱发的电荷。
2. 如权利要求1所述的测试结构,其中由该等离子体所诱发的电荷将穿过该上层氧化层注入该氮化硅层中。
3. 如权利要求1所述的测试结构,其中该电极由多晶硅构成。
4. 如权利要求1所述的测试结构,其中该电极由金属所构成。
5. 如权利要求1所述的测试结构,其中该ONO介电层的上氧化层的厚度约介于80至100埃之间,该氮化硅层的厚度约介于60至80埃之间,该下氧化层的厚度约介于50至70埃之间。
6. 如权利要求1所述的测试结构,其中该天线结构是一单层或多层的金属内连线。
7. 如权利要求1所述的测试结构,另包含有一漏极以及一源极形成于该电极两侧的该衬底表面。
8. 一种测试晶片,用于定量评估等离子体诱发电荷效应,该测试晶片包含有:
一硅晶片;以及
一测试结构阵列,形成于该硅晶片表面,用来侦测由一等离子体所诱发的电荷效应,其中每一该测试结构包含有:
一衬底;
一ONO介电层,形成于该衬底上,其中该ONO介电层由一下层氧化层、一氮化硅层以及一上层氧化层所构成;
一电极,形成于该ONO介电层之上;以及
一天线结构,电连接该电极,用来收集由一等离子体所诱发的电荷。
9. 如权利要求8所述的测试晶片,其中由该等离子体所诱发的电荷将穿过该上层氧化层注入该氮化硅层中。
10. 如权利要求8所述的测试晶片,其中该电极由多晶硅构成。
11. 如权利要求8所述的测试晶片,其中该ONO介电层的上氧化层的厚度约介于80至100埃之间,该氮化硅层的厚度约介于60至80埃之间,该下氧化层的厚度约介于50至70埃之间。
12. 如权利要求8所述的测试晶片,其中该测试结构另包含有一漏极以及一源极形成于该电极两侧的该衬底表面。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/063,389 US20030197175A1 (en) | 2002-04-17 | 2002-04-17 | Test structure for evaluating antenna effects |
US10/063,389 | 2002-04-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1452230A CN1452230A (zh) | 2003-10-29 |
CN100421230C true CN100421230C (zh) | 2008-09-24 |
Family
ID=29214352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021285365A Expired - Fee Related CN100421230C (zh) | 2002-04-17 | 2002-08-09 | 一种用以评估等离子体天线效应的高灵敏度测试结构 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030197175A1 (zh) |
CN (1) | CN100421230C (zh) |
HK (1) | HK1057290A1 (zh) |
TW (1) | TW576925B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090013881A (ko) * | 2007-08-03 | 2009-02-06 | 주식회사 동부하이텍 | 테스트 웨이퍼, 그 제조 방법 및 이를 이용한 플라즈마데미지 측정 방법 |
CN102054083B (zh) * | 2009-10-30 | 2015-07-01 | 新思科技有限公司 | 集成电路的天线效应的检查方法及其装置 |
US8889021B2 (en) * | 2010-01-21 | 2014-11-18 | Kla-Tencor Corporation | Process condition sensing device and method for plasma chamber |
US9070652B2 (en) * | 2012-04-13 | 2015-06-30 | United Microelectronics Corp. | Test structure for semiconductor process and method for monitoring semiconductor process |
CN102800658B (zh) * | 2012-08-29 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 测试键结构以及晶圆测试方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5959311A (en) * | 1998-07-08 | 1999-09-28 | United Microelectronics Corp. | Structure of an antenna effect monitor |
US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
-
2002
- 2002-04-17 US US10/063,389 patent/US20030197175A1/en not_active Abandoned
- 2002-07-25 TW TW091116638A patent/TW576925B/zh not_active IP Right Cessation
- 2002-08-09 CN CNB021285365A patent/CN100421230C/zh not_active Expired - Fee Related
-
2003
- 2003-12-31 HK HK03109481A patent/HK1057290A1/xx not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
US5959311A (en) * | 1998-07-08 | 1999-09-28 | United Microelectronics Corp. | Structure of an antenna effect monitor |
Also Published As
Publication number | Publication date |
---|---|
HK1057290A1 (en) | 2004-03-19 |
TW576925B (en) | 2004-02-21 |
US20030197175A1 (en) | 2003-10-23 |
CN1452230A (zh) | 2003-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6586765B2 (en) | Wafer-level antenna effect detection pattern for VLSI | |
US8232115B2 (en) | Test structure for determination of TSV depth | |
CN107452715B (zh) | 用于测试晶体管结构的栅极绝缘的半导体器件和方法 | |
US6806101B2 (en) | Ferroelectric capacitor plasma charging monitor | |
US8193824B2 (en) | Monitoring plasma induced damage during semiconductor wafer processes | |
US8241928B2 (en) | Test structure and method for detecting charge effects during semiconductor processing | |
US6391668B1 (en) | Method of determining a trap density of a semiconductor/oxide interface by a contactless charge technique | |
CN100421230C (zh) | 一种用以评估等离子体天线效应的高灵敏度测试结构 | |
JP2003218225A (ja) | 電荷検出半導体素子、電荷検出半導体素子および基準半導体素子を有するシステム、ウェハー、ウェハーの使用、およびウェハー帯電の定性的および定量的な測定方法 | |
US6885214B1 (en) | Method for measuring capacitance-voltage curves for transistors | |
US5904490A (en) | Method of measuring electron shading damage | |
US5861634A (en) | Charge collector structure for detecting radiation induced charge during integrated circuit processing | |
CN100590828C (zh) | 浅沟槽隔离结构平坦化性能检测方法 | |
US6582977B1 (en) | Methods for determining charging in semiconductor processing | |
Tsai et al. | 7nm FinFET plasma charge recording device | |
KR101875837B1 (ko) | 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체 | |
US20090032813A1 (en) | Test Wafer, Manufacturing Method Thereof and Method for Measuring Plasma Damage | |
CN116936543B (zh) | 一种电容测试结构、制备方法、测试方法及应用 | |
JP3915729B2 (ja) | 可動電荷の検出方法 | |
Yang et al. | An investigation of plasma charging effect on FinFET front-end-of-line processes | |
CN113497001B (zh) | 半导体结构 | |
JP3871131B2 (ja) | 空乏層容量測定方法 | |
CN113497002B (zh) | Pid测试结构及半导体测试结构 | |
JP3341694B2 (ja) | プラズマ損傷の検査方法、およびその検査素子 | |
CN114999941A (zh) | 硅通孔的测试结构及测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1057290 Country of ref document: HK |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080924 Termination date: 20190809 |