CN112881882B - 一种半导体芯片寄生电容的测试方法及装置 - Google Patents

一种半导体芯片寄生电容的测试方法及装置 Download PDF

Info

Publication number
CN112881882B
CN112881882B CN202110027707.1A CN202110027707A CN112881882B CN 112881882 B CN112881882 B CN 112881882B CN 202110027707 A CN202110027707 A CN 202110027707A CN 112881882 B CN112881882 B CN 112881882B
Authority
CN
China
Prior art keywords
capacitance
testing
chip
parasitic capacitance
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110027707.1A
Other languages
English (en)
Other versions
CN112881882A (zh
Inventor
黄寓洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Suna Photoelectric Co ltd
Original Assignee
Suzhou Suna Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Suna Photoelectric Co ltd filed Critical Suzhou Suna Photoelectric Co ltd
Priority to CN202110027707.1A priority Critical patent/CN112881882B/zh
Publication of CN112881882A publication Critical patent/CN112881882A/zh
Application granted granted Critical
Publication of CN112881882B publication Critical patent/CN112881882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种半导体芯片寄生电容的测试方法及装置，所述方法包括：测试芯片的总电容，测试芯片内部的Pad寄生电容，测试芯片的有源区电容，根据总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容。本发明可以有效地计算出芯片的爬坡寄生电容，从而可以对该电容进行具体调整，进而减小该电容对高速芯片带宽的影响。

Description

一种半导体芯片寄生电容的测试方法及装置
技术领域
本发明属于半导体芯片制造技术领域，具体涉及一种半导体芯片电容的测试方法及装置。
背景技术
功率半导体器件由于受到材料及制造工艺的影响不可避免的在电极之间分布有寄生电容。在激光器、探测器等芯片领域，寄生电容是影响芯片带宽的重要因素，也会影响客户端匹配电路参数的设计，因此，弄清楚芯片的电容组成，具有重大的意义。
因此，如何提供一种半导体芯片寄生电容的测试方案，是一个急需解决的问题。
发明内容
本发明的主要目的在于提供一种半导体芯片寄生电容的测试方法，从而克服现有技术的不足。
本发明的另一目的在于提供一种半导体芯片寄生电容的测试装置。
为实现前述发明目的，本发明采用的技术方案包括：一种半导体芯片寄生电容的测试方法，包括以下步骤：
S100，测试芯片的总电容；
S200，测试芯片内部的Pad寄生电容；
S300，测试芯片的有源区电容；
S400，根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容。
在一优选实施例中，步骤S100～S300中，均采用半导体测试仪分别测得所述总电容、Pad寄生电容和有源区电容。
在一优选实施例中，将所述测试仪直接与芯片的电极相连接进行测试。
在一优选实施例中，所述爬坡寄生电容＝总电容-Pad寄生电容-有源区电容。
在一优选实施例中，所述100中，首先进行芯片制备，制备完成后，再测试芯片的总电容。
在一优选实施例中，所述200中，首先进行Pad制备，制备完成后，再测试芯片的Pad寄生电容。
在一优选实施例中，所述半导体芯片为探测器芯片，所述探测器芯片为铟镓砷探测器。
本发明实施例提供了一种半导体芯片寄生电容的测试装置，包括：
总电容测试单元，用于测试芯片的总电容；
Pad寄生电容测试单元，用于测试芯片内部的Pad寄生电容；
有源区电容测试单元，用于测试芯片的有源区电容；
爬坡寄生电容计算单元，与所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均相连，用于根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容。
在一优选实施例中，所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均为半导体测试仪。
与现有技术相比较，本发明的有益效果至少在于：本发明提供一种半导体芯片的爬坡寄生电容的测试方案，通过测试芯片不同区域的电容和总电容，最终计算出爬坡寄生电容，该方案可以有效地计算出芯片的爬坡寄生电容，从而可以对该电容进行具体调整(如减小该爬坡寄生电容)，进而减小该电容对高速芯片带宽的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施方式中测试方法的流程示意图；
图2是本发明一实施方式中总电容的测试结构示意图；
图3是本发明一实施方式中有源区电容的测试结构示意图；
图4是本发明一实施方式中寄生电容的测试结构示意图；
图5是本发明一实施方式中爬坡电容的结构示意图；
图6是本发明一实施方式中测试装置的结构框图。
具体实施方式
通过应连同所附图式一起阅读的以下具体实施方式将更完整地理解本发明。本文中揭示本发明的详细实施例；然而，应理解，所揭示的实施例仅具本发明的示范性，本发明可以各种形式来体现。因此，本文中所揭示的特定功能细节不应解释为具有限制性，而是仅解释为权利要求书的基础且解释为用于教示所属领域的技术人员在事实上任何适当详细实施例中以不同方式采用本发明的代表性基础。
本发明所揭示的一种半导体芯片寄生电容的测试方法及装置，通过测试芯片不同区域的电容和总电容，最终有效地计算出芯片的爬坡寄生电容。
结合图1和图2所示，本发明所揭示的一种半导体芯片寄生电容的测试方法，包括以下步骤：
S100，测试芯片的总电容。
具体地，首先先完成半导体芯片的制作，本实施例中，半导体芯片为铟镓砷(InGaAs)探测器芯片，该芯片的制作流程可采用现有制作流程实现，这里不做赘述。芯片制作完成后，测试该芯片的总电容C总，如图2所示，将半导体测试仪直接扎芯片的P电极和N电极进行测试，测量得到芯片的总电容C总。
S200，测试芯片内部的Pad寄生电容。
具体地，同样进行芯片内部的Pad的制备，具体可通过光刻，金属镀膜和剥离工艺来制备芯片内部的Pad，金属镀膜的金属成分主要是金(Au)。其中，如何光刻，金属镀膜和剥离也可采用现有制作流程实现，这里不做赘述。制备结束后，测试芯片内部的Pad寄生电容，具体地，如图4所示，将半导体测试仪直接扎芯片的电极1和电极2，测试得到电极和衬底之间Pad寄生电容C寄生。
S300，测试芯片的有源区电容。
具体地，如图3所示，将半导体测试仪直接扎芯片的P电极和N电极进行测试，测试会自行完成不同偏压下的电容测试，测量得到芯片的有源区电容C有源区。
上述步骤S100～300中的半导体测试仪可采用半导体CV测试仪。
S400，根据上述总电容C总、Pad寄生电容C寄生和有源区电容C有源区，计算芯片的爬坡寄生电容C爬坡寄生电容。
具体地，如图5所示，根据公式：C爬坡寄生电容＝C总-C寄生-C有源区，计算出芯片的爬坡寄生电容。
与上述方法对应的，如图6所示，本发明所揭示的一种半导体芯片寄生电容的测试装置，包括：
总电容测试单元，用于测试芯片的总电容；
Pad寄生电容测试单元，用于测试芯片内部的Pad寄生电容；
有源区电容测试单元，用于测试芯片的有源区电容；
爬坡寄生电容计算单元，与所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均相连，用于根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容。
其中，总电容测试单元、Pad寄生电容测试单元、有源区电容测试单元和爬坡寄生电容计算单元的测试原理及过程可参照上述步骤S100～S400中的描述，这里不再赘述。实施时，总电容测试单元、Pad寄生电容测试单元、有源区电容测试单元可采用半导体CV测试仪实现。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本发明案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
在本发明案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。
应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
此外，本案发明人还参照前述实施例，以本说明书述及的其它原料、工艺操作、工艺条件进行了试验，并均获得了较为理想的结果。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。

Claims (9)

1.一种半导体芯片寄生电容的测试方法，其特征在于：所述方法包括：
S100，测试芯片的总电容；
S200，测试芯片内部的Pad寄生电容；
S300，测试芯片的有源区电容；
S400，根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容；
其中，所述爬坡寄生电容=总电容-Pad寄生电容-有源区电容。
2.根据权利要求1所述的一种半导体芯片寄生电容的测试方法，其特征在于：步骤S100~S300中，均采用半导体测试仪分别测得所述总电容、Pad寄生电容和有源区电容。
3.根据权利要求2所述的一种半导体芯片寄生电容的测试方法，其特征在于：将所述测试仪直接与芯片的电极相连接进行测试。
4.根据权利要求1所述的一种半导体芯片寄生电容的测试方法，其特征在于：所述100中，首先进行芯片制备，制备完成后，再测试芯片的总电容。
5.根据权利要求1所述的一种半导体芯片寄生电容的测试方法，其特征在于：所述200中，首先进行Pad制备，制备完成后，再测试芯片的Pad寄生电容。
6.根据权利要求1所述的一种半导体芯片寄生电容的测试方法，其特征在于：所述半导体芯片为探测器芯片，所述探测器芯片为铟镓砷探测器。
7.一种半导体芯片寄生电容的测试装置，其特征在于：所述装置包括：
总电容测试单元，用于测试芯片的总电容；
Pad寄生电容测试单元，用于测试芯片内部的Pad寄生电容；
有源区电容测试单元，用于测试芯片的有源区电容；
爬坡寄生电容计算单元，与所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均相连，用于根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容；
其中，所述爬坡寄生电容=总电容-Pad寄生电容-有源区电容。
8.根据权利要求7所述的一种半导体芯片寄生电容的测试装置，其特征在于：所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均为半导体测试仪。
9.根据权利要求8所述的一种半导体芯片寄生电容的测试装置，其特征在于：所述半导体测试仪与芯片的相应电极相连接分别进行总电容、Pad寄生电容和有源区电容的测试。
CN202110027707.1A 2021-01-08 2021-01-08 一种半导体芯片寄生电容的测试方法及装置 Active CN112881882B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110027707.1A CN112881882B (zh) 2021-01-08 2021-01-08 一种半导体芯片寄生电容的测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110027707.1A CN112881882B (zh) 2021-01-08 2021-01-08 一种半导体芯片寄生电容的测试方法及装置

Publications (2)

Publication Number Publication Date
CN112881882A CN112881882A (zh) 2021-06-01
CN112881882B true CN112881882B (zh) 2023-02-07

Family

ID=76046170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110027707.1A Active CN112881882B (zh) 2021-01-08 2021-01-08 一种半导体芯片寄生电容的测试方法及装置

Country Status (1)

Country Link
CN (1) CN112881882B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225678B1 (en) * 1998-12-23 2001-05-01 Microchip Technology Incorporated Layout technique for a matching capacitor array using a continuous top electrode
CN201207394Y (zh) * 2008-04-10 2009-03-11 捷顶微电子（上海）有限公司 半导体芯片中的电容
CN102243275A (zh) * 2011-04-25 2011-11-16 上海宏力半导体制造有限公司 电容dc模型中寄生电容的测量方法
CN102854398A (zh) * 2012-08-23 2013-01-02 上海宏力半导体制造有限公司 寄生电容的测量方法以及栅介质层厚度的计算方法
CN109683078A (zh) * 2018-12-18 2019-04-26 中国电子科技集团公司第十三研究所 肖特基二极管测试方法及装置
CN110265315A (zh) * 2019-06-19 2019-09-20 上海华力集成电路制造有限公司 一种栅氧化层等效厚度的精确测试方法
CN111668192A (zh) * 2020-07-24 2020-09-15 上海华虹宏力半导体制造有限公司 半导体器件的测试结构及其制备方法、测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122123A1 (en) * 2001-12-31 2003-07-03 Texas Instruments Incorporated Method and apparatus for determining parasitic capacitances in an integrated circuit
US20050260776A1 (en) * 2004-05-19 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for extraction of parasitic junction capacitance in deep submicron technology
US9874603B2 (en) * 2014-07-07 2018-01-23 Avery Dennison Retail Information Services, Llc System and method for capacitive coupling testing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225678B1 (en) * 1998-12-23 2001-05-01 Microchip Technology Incorporated Layout technique for a matching capacitor array using a continuous top electrode
CN201207394Y (zh) * 2008-04-10 2009-03-11 捷顶微电子（上海）有限公司 半导体芯片中的电容
CN102243275A (zh) * 2011-04-25 2011-11-16 上海宏力半导体制造有限公司 电容dc模型中寄生电容的测量方法
CN102854398A (zh) * 2012-08-23 2013-01-02 上海宏力半导体制造有限公司 寄生电容的测量方法以及栅介质层厚度的计算方法
CN109683078A (zh) * 2018-12-18 2019-04-26 中国电子科技集团公司第十三研究所 肖特基二极管测试方法及装置
CN110265315A (zh) * 2019-06-19 2019-09-20 上海华力集成电路制造有限公司 一种栅氧化层等效厚度的精确测试方法
CN111668192A (zh) * 2020-07-24 2020-09-15 上海华虹宏力半导体制造有限公司 半导体器件的测试结构及其制备方法、测试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
40nm工艺代中道寄生效应及模型研究;任佳琪;《中国优秀硕士学位论文全文数据库信息科技辑》;20180115;I135-207 *
基于半解析法MOSFET寄生电容的研究;王敏;《中国优秀硕士学位论文全文数据库 信息科技辑》;20140815;I135-353 *

Also Published As

Publication number Publication date
CN112881882A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
DE10222428A1 (de) Integrierte Lanzetten und Systeme zum Messen einer biologischen Größe
CN103675459A (zh) 一种在集成电路中测量导线电阻的方法
CN107167724B (zh) 一种小信号量测的去嵌方法
TW200528729A (en) Device monitor for RF and DC measurements
TW202219532A (zh) 一種用於晶片測試機的自動校準方法及測試元件
US10097147B2 (en) Circuit for automatically measuring gain of built-in trans-impedance amplifier
DE102009029906A1 (de) Verfahren zur Ermittlung elektrischer Eigenschaften elektronischer Bauelemente und Verfahren zur Kalibrierung der Messeinheit
CN100552460C (zh) 可去除测试结构上寄生效应的射频片上电感测量方法
JPS6341041A (ja) 半導体装置
CN112881882B (zh) 一种半导体芯片寄生电容的测试方法及装置
CN103792473A (zh) 一种栅极开启电压的测量方法
CN101368990A (zh) 一种消除探针针迹偏移的方法
CN111337812A (zh) 一种mosfet晶圆临近颗粒测试方法及其测试电路
CN106249048A (zh) 一种精确测量电阻阻值的方法和系统
CN107271498B (zh) 基于微波贴片谐振器的葡萄糖定量测试传感器及制备方法
CN113985244B (zh) 一种基于传输线件和开路件的去嵌方法及系统
WO2016065531A1 (zh) 利用引入器件判断射频器件去嵌入精度的测试结构及方法
CN105548713B (zh) 阻抗调节器校准系统及校准方法
CN204514995U (zh) 用于芯片ate测试的高精度电压测量电路
CN112731241B (zh) 晶圆测试机台的校准工具和校准方法
CN212410776U (zh) 一种晶圆测试探针接触电阻的测量装置
TWI463147B (zh) Calibration method of radio frequency scattering parameters with two correctors
CN109683078B (zh) 肖特基二极管测试方法及装置
CN208847794U (zh) 一种微电感测量装置
CN108710056B (zh) 一种倒装焊工艺良率和寄生参数定量评估装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant