CN107464847A - 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法 - Google Patents

基于碱金属溶液掺杂的二硫化钼晶体管及制备方法 Download PDF

Info

Publication number
CN107464847A
CN107464847A CN201710610914.3A CN201710610914A CN107464847A CN 107464847 A CN107464847 A CN 107464847A CN 201710610914 A CN201710610914 A CN 201710610914A CN 107464847 A CN107464847 A CN 107464847A
Authority
CN
China
Prior art keywords
mos
film
electrode
doping
molybdenum disulfide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710610914.3A
Other languages
English (en)
Inventor
林珍华
常晶晶
郭兴
张春福
陈大正
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710610914.3A priority Critical patent/CN107464847A/zh
Publication of CN107464847A publication Critical patent/CN107464847A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于碱金属溶液掺杂的二硫化钼晶体管及制备方法,主要解决现有二硫化钼晶体管接触电阻过高的问题。该晶体管结构包括底栅(1)、介电层(2)、源电极(3)、漏电极(4)、半导体层(5)。其中:介质层(2)设置于底栅(1)上方,半导体层(5)设于介质层(2)上方,源电极(3)与漏电极(4)设于半导体层(5)的两端,半导体层(5)与源电极(3)之间的接触区域设为源掺杂区域(6),半导体层(5)与漏电极(4)之间的接触区域设为漏掺杂区域(7),这两个掺杂区均采用浓度为10%‑30%的氢氧化钾水溶液进行掺杂。本发明降低了二硫化钼晶体管的接触电阻,提高了晶体管的迁移率和开关比,可用于数字电路。

Description

基于碱金属溶液掺杂的二硫化钼晶体管及制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种二硫化钼晶体管及制备方法,可用于数字电路。
背景技术
近年来,二维层状结构材料由于在热学、光学和电子器件上其独特的物理特性引起了人们的极大兴趣。其中,半导体过渡金属硫化物TMDS材料已被公认为最有可能应用于固态器件的另一种类型的二维材料。二硫化钼是一种典型的层状结构过渡金属硫化物,其由共价键硫-钼-硫(S-Mo-S)结合的薄片通过弱范德华力而组成,它以大于1eV的较大的带隙和合理的载流子迁移率优势在器件应用方面具有潜在的应用前景。此外,它的二维性质在减少器件尺寸对短沟道影响的同时,增加了力学上的柔韧性。MoS2单层的场效应晶体管在首次成功展示后不久,单层或多层的MoS2数字电路的构建模块,如逻辑门,静态随机存取存储器和环形振荡器已经实现。由于这些设备都是基于单个MOSFET,这对于MoS2单个晶体管的性能要求越来越高。为了提高器件的性能,近年来对MoS2场效应晶体管FET的研究已主要集中在以下几个方面:1)缩小器件尺寸;2)使用高介电常数材料的顶栅器件;3)降低接触电阻;4)研究MoS2场效应晶体管在不同衬底上的传输行为。
由于迄今所报道的大部分MoS2场效应晶体管通常受到金属/半导体界面肖特基势垒的限制,因此其电学性能受到的阻碍主要来源于接触电阻而不是本身固有的材料特性。通过对MoS2掺杂从而降低界面接触电阻是一种有效的提高MoS2场效应晶体管器件性能的方法,但是由于MoS2层状晶体其本身超薄的性质,通过掺杂的方法提高电子性能仍然研究的比较少。MoS2的超薄体性质决定了不能采用传统的掺杂方法如离子注入对它进行掺杂,若采用面内取代等方法进行掺杂又存在制作工艺复杂、成本高昂的问题。
发明内容
本发明的目的在于针对目前MoS2场效应晶体管接触电阻过高的不足,提供一种基于碱金属溶液掺杂的MoS2场效应晶体管及制备方法,以在提高MoS2场效应晶体管载流子迁移率的同时,简化制作工艺,降低成本。
为实现上述目的,本发明基于碱金属溶液掺杂的MoS2的场效应晶体管,包括自下而上依次设置的底栅和介电层,介质层上方设置有源电极、漏电极和半导体层,其特征在于:半导体层与源电极之间设有源掺杂区域,半导体层与漏电极之间设有漏掺杂区域,这两个掺杂区均采用10%-30%氢氧化钾水溶液进行掺杂。
为实现上述目的,本发明基于碱金属溶液掺杂的MoS2的场效应晶体管制备方法,包括
1)将带有200-300nm SiO2的p型重掺杂硅片衬底清洗干净后用氮气枪吹干;
2)采用胶带撕拉剥离的方法从MoS2固体上获取MoS2薄膜,粘在吹干后的硅片上,去掉胶带,将MoS2薄膜转移到硅片上;
3)在覆盖有MoS2薄膜的硅片衬底上旋涂180-300nm厚的聚甲基丙烯酸甲脂光刻胶,采用电子束光刻的方法在光刻胶上刻出电极的图形,去掉电极区域的光刻胶,暴露出需要掺杂部分的MoS2薄膜;
4)将刻有电极图形的MoS2薄膜置于浓度为10%-30%的KOH溶液中浸泡5-30分钟,完成对已刻有电极图案的MoS2薄膜的表面掺杂;
5)在已刻有电极图形的MoS2薄膜上淀积50-100nm厚的Au,再将其置于丙酮中浸泡5-12小时,以去除电极图形以外多余的Au薄膜,形成器件的源漏电极。
本发明具有以下有益效果:
1.降低了二硫化钼与源漏电极的接触电阻,提高了器件的性能
本发明采用浓度为10-30%的氢氧化钾水溶液作为掺杂剂,利用溶液中的钾离子对单层或多层MoS2进行有效地n型表面掺杂,从而降低了二硫化钼与源漏电极的接触电阻,增加了器件的源漏电流,降低了阈值电压降低,提高了载流子的迁移率。
2.降低了二硫化钼掺杂工艺的复杂性
本发明采用KOH溶液对二硫化钼进行表面掺杂,其操作简单,可以实现大面积掺杂;同时KOH水溶液的制备方法十分简单,成本低廉,且性质稳定,有利于降低碱金属掺杂的二硫化钼晶体管的成本。
附图说明
图1是本发明基于碱金属溶液掺杂的二硫化钼晶体管的结构示意图;
图2是本发明制备碱金属溶液掺杂的二硫化钼场效应晶体管的流程图;
图3是本发明制备的碱金属钾掺杂的二硫化钼晶体管的源漏电流-栅电压曲线图;
图4是本发明在一片二硫化钼薄膜上同时制备碱金属溶液掺杂的二硫化钼晶体管A与无掺杂的二硫化钼晶体管B的源漏电流-栅电压曲线对比图。
具体实施方式
下面结合附图和实施例对本发明做进一步说明。
参见图1,本发明基于碱金属溶液掺杂的二硫化钼晶体管结构,包括底栅1、介电层2、源电极3、漏电极4、半导体层5。其中:底栅1为p型重掺杂硅,介质层2设置于底栅1上方,介质层2采用厚度为200-300nm的二氧化硅,半导体层5设于介质层2上方,半导体层5采用厚度为1-6nm的二硫化钼薄膜,源电极3与漏电极4设于半导体层5的两端,均采用厚度为50-100nm的Au,半导体层5与源电极3之间的接触区域设为源掺杂区域6,半导体层5与漏电极4之间的接触区域设为漏掺杂区域7,这两个掺杂区均采用浓度为10%-30%的氢氧化钾水溶液进行掺杂。
参见图2,本发明制备上述二硫化钼晶体管结构的方法,给出以下三个实施例:
实施例1,基于厚度为5.2nm的二硫化钼薄膜,制备碱金属溶液掺杂的二硫化钼晶体管。
步骤1:清洗硅衬底。
将带有200nm厚的SiO2的p型重掺杂硅片依次置于丙酮和异丙醇中各超声清洗15min,去除表面污染物,清洗完成后用氮气枪吹干。
步骤2:在衬底上制备MoS2薄膜。
先使用透明胶带将MoS2薄膜从MoS2固体上剥离;再将粘有MoS2薄膜的胶带紧密的贴到步骤1中已经清洗好的硅衬底上,然后将透明胶带撕下,使MoS2薄膜留在硅片上。
步骤3:在MoS2薄膜上制备电极图形。
3a)在带有MoS2薄膜的硅片上旋涂180nm厚的聚甲基丙烯酸甲脂,其中旋涂转速为6000rpm,旋涂时间为60s,然后将衬底置于温度为130℃的烘箱里退火15min,形成光刻胶层;
3b)用光学显微镜在光刻胶层上找到所需的MoS2薄膜并标记位置;
3c)采用电子束光刻的方法在MoS2薄膜中的半边上制备2μm宽的带状电极图案;
3d)将甲基异丁基酮与异丙醇按1:3的体积比进行混合配置显影液,将衬底置于显影液中浸泡30秒,以去除电极区域的光刻胶,使MoS2薄膜暴露出来,形成带有电极图形的样品。
步骤4:对电极图案下的MoS2进行掺杂。
4a)将10mg的KOH颗粒溶解于90ml的去离子水中,形成浓度为10%的KOH水溶液;
4b)将步骤3所得的样品置于浓度为10%的KOH水溶液中,浸泡30分钟,取出样品,并用氮气枪吹干,得到电极区域已掺杂的样品。
步骤5:制备Au金属电极。
5a)将步骤4所得到的样品转入到金属蒸镀室中,在真空度小于5×10-4Pa,电流为38A的条件下热蒸发厚度为50nm的Au薄膜;
5b)将带有Au薄膜的样品浸泡在丙酮中5小时,以剥离掉电极图案以外的多余的Au薄膜,完成源漏电极的制作。
实施例2,基于厚度为4.5nm的二硫化钼薄膜,制备碱金属溶液掺杂的二硫化钼晶体管。
步骤一:清洗硅衬底。
将带有270nm厚的SiO2的p型重掺杂硅片依次置于丙酮和异丙醇中各超声清洗15min,去除表面污染物,清洗完成后用氮气枪吹干。
步骤二:在衬底上制备MoS2薄膜。
本步骤与实施例1中的步骤2相同。
步骤三:在MoS2薄膜上制备电极图形。
首先在带有MoS2薄膜的硅片上旋涂240nm厚的聚甲基丙烯酸甲脂,其中旋涂转速为5500rpm,旋涂时间为55s,然后将衬底置于温度为140℃的烘箱里退火15min,形成光刻胶层;再用光学显微镜在光刻胶层上找到所需的MoS2薄膜并标记位置;之后采用电子束光刻的方法在MoS2薄膜中的半边上制备2.5μm宽的带状电极图案;然后将甲基异丁基酮与异丙醇按1:3的体积比进行混合配置显影液,将衬底置于显影液中浸泡35秒,以去除电极区域的光刻胶,使MoS2薄膜暴露出来,形成带有电极图形的样品。
步骤四:对电极图案下的MoS2进行掺杂。
首先将20mg的KOH颗粒溶解于80ml的去离子水中,形成浓度为20%的KOH水溶液;然后将步骤三所得的样品置于浓度为20%的KOH水溶液中,浸泡20分钟,取出样品,并用氮气枪吹干,得到电极区域已掺杂的样品。
步骤五:制备Au金属电极。
首先将步骤四所得到的样品转入到金属蒸镀室中,在真空度小于5×10-4Pa,电流为40A的条件下热蒸发厚度为70nm的Au薄膜;然后将带有Au薄膜的样品浸泡在丙酮中7小时,以剥离掉电极图案以外的多余的Au薄膜,完成源漏电极的制作。
实施例3,基于厚度为3.4nm的二硫化钼薄膜,制备碱金属溶液掺杂的二硫化钼晶体管。
步骤A:清洗硅衬底。
将带有300nm厚的SiO2的p型重掺杂硅片依次置于丙酮和异丙醇中各超声清洗15min,去除表面污染物,清洗完成后用氮气枪吹干。
步骤B:在衬底上制备MoS2薄膜。
本步骤与实施例1中的步骤2相同。
步骤C:在MoS2薄膜上制备电极图形。
C1)在带有MoS2薄膜的硅片上旋涂300nm厚的聚甲基丙烯酸甲脂,其中旋涂转速为5000rpm,旋涂时间为50s,然后将衬底置于温度为150℃的烘箱里退火30min,形成光刻胶层;
C2)用光学显微镜在光刻胶层上找到所需的MoS2薄膜并标记位置;
C3)采用电子束光刻的方法在MoS2薄膜中的半边上制备3μm宽的带状电极图案;
C3)将甲基异丁基酮与异丙醇按1:3的体积比进行显影液的混合配置,再将衬底置于显影液中浸泡40秒,以去除电极区域的光刻胶,使MoS2薄膜暴露出来,形成带有电极图形的样品。
步骤D:对电极图案下的MoS2进行掺杂。
D1)将30mg的KOH颗粒溶解于70ml的去离子水中,形成浓度为30%的KOH水溶液;
D2)将步骤C所得的样品置于浓度为30%的KOH水溶液中,浸泡5分钟,取出样品,并用氮气枪吹干,得到电极区域已掺杂的样品。
步骤E:制备Au金属电极。
E1)将步骤D所得到的样品转入到金属蒸镀室中,在真空度小于5×10-4Pa,电流为42A的条件下热蒸发厚度为100nm的Au薄膜;
E2)将带有Au薄膜的样品浸泡在丙酮中12小时,以剥离掉电极图案以外的多余的Au薄膜,完成源漏电极的制作。
本发明的效果由实测结果进一步说明,
测试1,使用keithley4200系统对本发明实施例1制备的二硫化钼晶体管在不同的漏源电压下测试漏源电流随栅源电压的变化,测试结果如图3所示。
根据图3测试结果计算出载流子迁移率为38cm2V-1s-1,晶体管的阈值电压为-40V,晶体管的开关比为105
测试2,使用keithley4200系统对本发明实施例3制备的二硫化钼晶体管A和现有未掺杂的二硫化钼晶体管B进行电学测试,结果如图4所示。其中:
图4(a)为在不同的漏源电压下测试两种器件的漏源电流随栅源电压的变化图,
图4(b)为在不同的漏源电压下测试两种器件的漏源电流的变化图,
图4(c)是图4(b)在漏源电压在0-0.5V范围内的局部放大图。
根据图4测试结果计算出,本发明器件A载流子的迁移率为66cm2V-1s-1,阈值电压为-24V,开关比为106;现有器件B载流子的迁移率为23cm2V-1s-1,阈值电压-36V,开关比为102
测试结果表明,通过碱金属溶液对二硫化钼薄膜进行掺杂,可以有效降低二硫化钼晶体管的接触电阻,提供器件载流子的迁移率,降低阈值电压,提高器件的开关比。

Claims (9)

1.基于碱金属溶液掺杂的二硫化钼晶体管,其特征在于,包括自下而上依次设置的底栅(1)和介电层(2),介质层(2)上方设置有源电极(3)、漏电极(4)和半导体层(5),其特征在于:半导体层(5)与源电极(3)之间设有源掺杂区域(6),半导体层(5)与漏电极(4)之间设有漏掺杂区域(7),这两个掺杂区均采用10%-30%氢氧化钾水溶液进行掺杂。
2.根据权利要求1所述的晶体管,其特征在于:所述底栅(1)采用P型重掺杂硅。
3.根据权利要求1所述的晶体管,其特征在于:所述介电层(2)采用二氧化硅,其厚度为200-300nm。
4.根据权利要求1所述的晶体管,其特征在于:所述半导体层(5)采用二硫化钼,其厚度为1-6nm。
5.根据权利要求1所述的晶体管,其特征在于:所述源电极(3)和漏电极(4)均采用厚度为50-100nm的Au。
6.基于碱金属溶液掺杂的二硫化钼晶体管的制备方法,其特征在于,包括以下步骤:
1)将带有200-300nm SiO2的p型重掺杂硅片衬底清洗干净后用氮气枪吹干;
2)采用胶带撕拉剥离的方法从MoS2固体上获取MoS2薄膜,粘在吹干后的硅片上,去掉胶带,将MoS2薄膜转移到硅片上;
3)在覆盖有MoS2薄膜的硅片衬底上旋涂180-300nm厚的聚甲基丙烯酸甲脂光刻胶,采用电子束光刻的方法在光刻胶上刻出电极的图形,去掉电极区域的光刻胶,暴露出需要掺杂部分的MoS2薄膜;
4)将刻有电极图形的MoS2薄膜置于浓度为10%-30%的KOH溶液中浸泡5-30分钟,完成对已刻有电极图案的MoS2薄膜的表面掺杂;
5)在已刻有电极图形的MoS2薄膜上淀积50-100nm厚的Au,再将其置于丙酮中浸泡5-12小时,以去除电极图形以外多余的Au薄膜,形成器件的源漏电极。
7.根据权利要求6所述的方法,其特征在于,所述步骤2)中,采用胶带撕拉剥离的方法获取MoS2薄膜,是先使用透明胶带将MoS2薄膜从MoS2固体上剥离;再将粘有MoS2薄膜的胶带紧密的贴到已经清洗好的硅片上;然后将透明胶带撕下,使MoS2薄膜将留在硅片上。
8.根据权利要求6所述的方法,其特征在于,所述步骤3)中,采用电子束光刻的方法在光刻胶上刻出电极的图形,按以下步骤进行:
8a)在带有MoS2薄膜的硅片上旋涂180-300nm厚的聚甲基丙烯酸甲脂,其中旋涂转速为5000-6000rpm,旋涂时间为50-60s;
8b)将涂有聚甲基丙烯酸甲酯的硅片衬底置于温度为130-150℃的烘箱里退火15-30min,形成光刻胶层;
8c)用光学显微镜在硅片衬底上找到所需的MoS2薄膜并标记位置;
8d)采用电子束光刻的方法在MoS2薄膜中的半边上制备2-3μm宽的带状电极图形;
8e)将甲基异丁基酮与异丙醇按1:3的体积比进行混合得到显影液,将衬底置于显影液中,浸泡30-40秒,去除电极区域的光刻胶,将MoS2薄膜暴露出来。
9.根据权利要求6所述的方法,其特征在于,所述步骤5)中淀积Au金属电极,是将已完成掺杂的样品转入到金属蒸镀室中,在真空度小于5×10-4Pa,电流为38A-42A的条件下热蒸发50-100nm厚的Au薄膜。
CN201710610914.3A 2017-07-25 2017-07-25 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法 Pending CN107464847A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710610914.3A CN107464847A (zh) 2017-07-25 2017-07-25 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710610914.3A CN107464847A (zh) 2017-07-25 2017-07-25 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN107464847A true CN107464847A (zh) 2017-12-12

Family

ID=60546973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710610914.3A Pending CN107464847A (zh) 2017-07-25 2017-07-25 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN107464847A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285900A (zh) * 2018-10-31 2019-01-29 东北林业大学 二维Ca1-xInxSe合金及其制备方法及在制备光电探测中的应用
CN109326678A (zh) * 2018-10-11 2019-02-12 西安电子科技大学 柔性二硫化钼光电晶体管及其制备方法
CN109346410A (zh) * 2018-09-18 2019-02-15 山东大学 一种二硫化钼晶体管及其制造方法
CN109347469A (zh) * 2018-10-11 2019-02-15 西安电子科技大学 基于二硫化钼晶体管的光控开关电路
CN109920852A (zh) * 2019-02-28 2019-06-21 华中科技大学 器件制备方法、二维材料器件与MoS2场效应晶体管
CN114388653A (zh) * 2021-12-07 2022-04-22 华南师范大学 一种基于水蒸气处理二硫化钨表面p型掺杂的光电晶体管及其制备方法
CN114813851A (zh) * 2021-01-22 2022-07-29 西湖大学 一种挥发性有机污染物探测器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137691A (zh) * 2011-11-29 2013-06-05 西安电子科技大学 场效应晶体管及其制作方法
CN105470001A (zh) * 2015-12-08 2016-04-06 武汉理工大学 MoS2纳米薄片双栅场效应晶体管/超级电容器复合器件及其制备方法
US20160141174A1 (en) * 2014-11-18 2016-05-19 Imec Vzw Molybdenum disulfide film formation and transfer to a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137691A (zh) * 2011-11-29 2013-06-05 西安电子科技大学 场效应晶体管及其制作方法
US20160141174A1 (en) * 2014-11-18 2016-05-19 Imec Vzw Molybdenum disulfide film formation and transfer to a substrate
CN105470001A (zh) * 2015-12-08 2016-04-06 武汉理工大学 MoS2纳米薄片双栅场效应晶体管/超级电容器复合器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邢垒、焦丽颖: "二硫化钼二维原子晶体化学掺杂研究进展", 《物理化学学报》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346410A (zh) * 2018-09-18 2019-02-15 山东大学 一种二硫化钼晶体管及其制造方法
CN109326678A (zh) * 2018-10-11 2019-02-12 西安电子科技大学 柔性二硫化钼光电晶体管及其制备方法
CN109347469A (zh) * 2018-10-11 2019-02-15 西安电子科技大学 基于二硫化钼晶体管的光控开关电路
CN109326678B (zh) * 2018-10-11 2020-01-31 西安电子科技大学 柔性二硫化钼光电晶体管及其制备方法
CN109285900A (zh) * 2018-10-31 2019-01-29 东北林业大学 二维Ca1-xInxSe合金及其制备方法及在制备光电探测中的应用
CN109920852A (zh) * 2019-02-28 2019-06-21 华中科技大学 器件制备方法、二维材料器件与MoS2场效应晶体管
CN114813851A (zh) * 2021-01-22 2022-07-29 西湖大学 一种挥发性有机污染物探测器及其制备方法
CN114388653A (zh) * 2021-12-07 2022-04-22 华南师范大学 一种基于水蒸气处理二硫化钨表面p型掺杂的光电晶体管及其制备方法
CN114388653B (zh) * 2021-12-07 2023-09-26 华南师范大学 一种基于水蒸气处理二硫化钨表面p型掺杂的光电晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN107464847A (zh) 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法
Georgiadou et al. 100 GHz zinc oxide Schottky diodes processed from solution on a wafer scale
Ju et al. Low operating voltage single ZnO nanowire field-effect transistors enabled by self-assembled organic gate nanodielectrics
US20120295399A1 (en) Oxide-based thin film transistor, method of fabricating the same, zinc oxide etchant, and a method of forming the same
CN106206710A (zh) 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN107833940A (zh) 一种基于二维二硫化钼‑二硫化铼异质结的光电子器件、制备方法及应用
Takenaka et al. Quantitative evaluation of energy distribution of interface trap density at MoS 2 MOS interfaces by the Terman method
CN107146815A (zh) 一种肖特基栅场效应晶体管及其制备方法与应用
Sultan et al. Effect of atomic layer deposition temperature on the performance of top-down ZnO nanowire transistors
CN110010710B (zh) 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法
Meyers et al. Low-voltage DNTT-based thin-film transistors and inverters for flexible electronics
Porwal et al. Fabrication and ph sensing characteristics measurement of back gate zno thin film planar fet
Lee et al. Tungsten Dichalcogenide Nanoflake/InGaZnO Thin‐Film Heterojunction for Photodetector, Inverter, and AC Rectifier Circuits
CN109300989A (zh) 一种硒化铟晶体管及其制造方法
CN113224143B (zh) 基于二硫化钨/锑化镓结型场效应晶体管及其制备方法
CN112447858B (zh) 结型场效应晶体管及其制备方法
Sultan et al. Top-down fabricated ZnO nanowire transistors for application in biosensors
Firoz et al. Extraction of source resistance in thin film transistors using a single gated-probe outside the channel
CN103855305B (zh) 一种含氟石墨烯修饰层有机场效应晶体管的制备方法
Lee et al. Simple active-layer patterning of solution-processed a-IGZO thin-film transistors using selective wetting method
CN111403485A (zh) 一种新型铁电晶体管及其制备方法
Zhu et al. Transparent in-plane-gate junctionless oxide-based TFTs directly written by laser scribing
CN204424320U (zh) 阶梯平面异质结结构的对称双极型有机场效应管
CN209150120U (zh) 一种硒化铟晶体管
CN103745941B (zh) 栅介质的电学性能的测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171212

RJ01 Rejection of invention patent application after publication