CN103745941B - 栅介质的电学性能的测试方法 - Google Patents

栅介质的电学性能的测试方法 Download PDF

Info

Publication number
CN103745941B
CN103745941B CN201310745281.9A CN201310745281A CN103745941B CN 103745941 B CN103745941 B CN 103745941B CN 201310745281 A CN201310745281 A CN 201310745281A CN 103745941 B CN103745941 B CN 103745941B
Authority
CN
China
Prior art keywords
metal electrode
gate dielectric
substrate
testing method
dielectric membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310745281.9A
Other languages
English (en)
Other versions
CN103745941A (zh
Inventor
魏星
曹铎
狄增峰
方子韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201310745281.9A priority Critical patent/CN103745941B/zh
Publication of CN103745941A publication Critical patent/CN103745941A/zh
Application granted granted Critical
Publication of CN103745941B publication Critical patent/CN103745941B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种栅介质的电学性能的测试方法，包括如下步骤：提供一衬底，所述衬底包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层；在所述顶层半导体层表面制作一第一金属电极及生长一栅介质薄膜；在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；在所述第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。本发明栅介质的电学性能的测试方法，其能够简单方便准确的测量栅介质材料的漏电流及电容。

Description

栅介质的电学性能的测试方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种栅介质的电学性能的测试方法。
背景技术
集成电路技术以令人难以置信的速度发展着，其规律基本符合众所周知的摩尔定律，即集成电路上可容纳晶体管数目每十八个月就会增加一倍，金属氧化物半导体场效应晶体管（MOSFET）的特征尺寸也一直遵循着规律不断地缩小。然而，MOS管栅介质厚度越来越小，已接近其极限。二氧化硅的栅介质在10纳米厚度以下时（硅材料的加工极限一般认为是10纳米线宽），将出现隧道电流增大，针孔缺陷和性能可靠性变差等问题。为了解决这些问题，一些集成电路研究之中机构已经开始探索，采用高介电常数栅介质材料代替SiO2表现出了很好的效果，Intel公司的45纳米高介电常数制程技术就是很好的例子，已经引领了人们对高介电常数栅介质材料进行了广泛的研究。
所谓SOI（绝缘体上硅，silicon-on-Insulator），即利用绝缘层将顶部制造器件的硅膜和硅衬底隔离。由于SOI晶圆上制作的MOS器件实现了全介质隔离，可免受来自衬底和相邻器件的干扰，避免了许多寄生效应。因此，SOICMOS电路与传统硅CMOS电路相比具有众多优势，被誉为“21世纪的硅集成电路技术”。SOI技术是在顶层硅和背衬底之间引入一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小鸡特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
通常研究栅介质的电学性能常用的方法是制作一个MOS电容器，但是由于SOI材料中存在埋氧层，如果直接在材料两边长电极则会引入至少三个附加的界面层，其中包含两个埋氧层界面，这样界面层存储电荷。在CV测试时是多个电容串联，测量值很小，无法提取出栅介质的电容，在IV测试时无法提取出栅介质本身的漏电流，使得栅介质材料的电学性能的测试难度加大。
发明内容
本发明所要解决的技术问题是，提供一种栅介质的电学性能的测试方法，其能够简单方便准确的测量栅介质材料的电容及漏电流。
为了解决上述问题，本发明提供了一种栅介质的电学性能的测试方法，包括如下步骤：
提供一衬底，所述衬底包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层；在所述顶层半导体层表面制作一第一金属电极及生长一栅介质薄膜；
在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；
在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；
在第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。
所述制作第一金属电极的步骤包括：
对衬底的顶层半导体层进行光刻处理，确定第一金属电极的位置及形状；
沉积金属薄膜；
采用剥离工艺，去除光刻胶及多余金属薄膜，在顶层半导体层上形成一第一金属电极。
所述生长栅介质薄膜的步骤包括：
将带有第一金属电极的衬底进行清洗；
将清洗后的带有第一金属电极的衬底置于原子层沉积反应腔中，利用原子层沉积的方式生长栅介质薄膜；
原位对生长的栅介质薄膜进行氧等离子体处理。
所述制作第二金属电极及第三金属电极的步骤包括：
对衬底的具有第一金属电极及栅介质薄膜的表面进行掩膜处理，确定第二金属电极及第三金属电极的位置及形状；
沉积金属薄膜；
采用剥离工艺，去除掩膜，在栅介质薄膜上形成一第二金属电极及第三金属电极。
在所述栅介质薄膜上制作第二金属电极及第三金属电极后，进一步包括一退火步骤，以形成欧姆接触。
所述衬底经过一清洗干燥步骤。
在衬底上制作第一金属电极后进一步包括一采用标准的RCA清洗工艺对衬底进行清洗的步骤。
所述栅介质薄膜为高介电常数介质薄膜。
所述第一金属电极的面积及第二金属电极的面积大于100倍的第三金属电极的面积。
本发明的优点在于，通过在包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层的衬底的顶层半导体层表面设置第一金属电极及栅介质薄膜，在栅介质薄膜上设置第二金属电极及第三金属电极，其中第一金属电极及第二金属电极的面积大于第三金属电极的面积，来进行栅介质材料电容及漏电流的测试。在进行电容电压测试时使用第二金属电极与第三金属电极，实际上相当于两个MOS电容串联，由于第二金属电极的面积大于第三金属电极的面积，第二金属电极对应的电容的作用可以忽略不计，从而栅介质的电容测量值近似认为是第三金属电极对应的电容的电容值。在进行电流电压测试时使用第一金属电极与第三金属电极，因为第一金属电极直接与顶层半导体层接触，可以与顶层半导体层形成良好的欧姆接触，不存在多层界面的影响，且第一金属电极的面积大于第三金属电极的面积，所以，所测得的漏电流即为栅介质的漏电流。
附图说明
附图1所示为本发明栅介质的电学性能的测试方法的步骤流程图；
附图2A~附图2C所示为本发明栅介质的电学性能的测试方法工艺流程图；
附图3所示为采用本发明测试方法测得的电流-电压曲线；
附图4A及附图4B所示为采用本发明测试方法测得的电容-电压曲线。
具体实施方式
下面结合附图对本发明提供的栅介质的电学性能的测试方法的具体实施方式做详细说明。
附图1所示为本发明栅介质的电学性能的测试方法的步骤流程图，所述方法包括如下步骤：步骤S10、提供一衬底，所述衬底包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层；步骤S11、在所述顶层半导体层表面制作一第一金属电极及生长一栅介质薄膜；步骤S12、在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；步骤S13、在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；步骤S14、在第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。
附图2A~附图2C所示为本发明栅介质的电学性能的测试方法工艺流程图。
参见附图2A及步骤S10，提供一衬底100，所述衬底100包括一绝缘埋层102以及位于述绝缘埋层102表面的一用于制造器件的顶层半导体层101。在本具体实施方式中，所述衬底100为SOI衬底，则所述衬底还包括一位于绝缘埋层102下的支撑衬底103。在本具体实施方式中进一步包括一清洗并干燥衬底100的步骤，以去除衬底100的顶层半导体层101的表面污渍。
参见附图2B及步骤S11，在所述顶层半导体层101表面制作一第一金属电极104及生长一栅介质薄膜105。
所述制作第一金属电极104的方法包括如下步骤：
对衬底100的顶层半导体层101进行光刻处理，确定第一金属电极104的位置及形状。所述光刻处理为本领域技术人员熟知的方法，在此不赘述。
沉积金属薄膜。在本具体实施方式中，所述第一金属电极为Pt金属电极。在本具体实施方式中采用电子束蒸发或者磁控溅射的方法沉积金属薄膜。
采用lift-off剥离工艺，去除光刻处理时的光刻胶及多余的金属薄膜，在顶层半导体层101上形成一第一金属电极104。lift-off剥离工艺为本领域技术人员熟知的方法，在此不赘述。
所述生长栅介质薄膜105的方法包括如下步骤：
将带有第一金属电极104的衬底100进行清洗。在本步骤中，采用标准的RCA清洗工艺对带有第一金属电极104的衬底100进行清洗。标准的RCA清洗工艺为本领域技术人员熟知的技术，在此不赘述。
将清洗后的带有第一金属电极104的衬底100置于原子层沉积反应腔中，利用原子层沉积的方式生长栅介质薄膜105。在本具体实施方式中，所述栅介质薄膜105为高介电常数介质薄膜，例如，HfO2或Al2O3。
原位对生长的栅介质薄膜105进行氧等离子体处理。该处理方法为本领域技术人员熟知的技术，在此不赘述。
参见附图2C及步骤S12，在所述栅介质薄膜105表面制作一第二金属电极106及一第三金属电极107。
所述制作第二金属电极106及第三金属电极107的步骤包括：
对衬底100的具有第一金属电极104及栅介质薄膜105的表面进行mask掩膜处理，确定第二金属电极106及第三金属电极107的位置及形状。所述掩膜处理为本领域技术人员熟知的方法，在此不赘述。
沉积金属薄膜；在本具体实施方式中，所述第二金属电极106及第三金属电极107均为Pt金属电极。在本具体实施方式中采用电子束蒸发或者磁控溅射的方法沉积金属薄膜。
采用剥离工艺，去除掩膜，在栅介质薄膜105上形成一第二金属电极106及第三金属电极107。所述剥离工艺为现有技术中本领域技术人员熟知的方法，在此不赘述。
所述第一金属电极104的面积及第二金属电极106的面积大于所述第三金属电极107的面积。优选地，所述第一金属电极104的面积及第二金属电极106的面积大于100倍的第三金属电极107的面积。
进一步，在步骤S12之后，还包括退火步骤，以形成欧姆接触。将制作好的带有第一金属电极104、栅介质薄膜105、第二金属电极106及第三金属电极107的衬底100置于氮气及氢气的混合气体中（氮气：氢气=19:1）退火处理。所述退火处理的温度为450℃，时间为3min。
参见步骤S13，在所述第一金属电极104与所述第三金属电极107上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流。本发明栅介质的电学性能的测试方法在进行电流-电压测试时，采用的是第一金属电极104及第三金属电极107。由于第一金属电极104直接与顶层半导体层101接触，且第一金属电极104的面积大于第三金属电极107的面积，优选地，第一金属电极104的面积大于100倍的第三金属电极107的面积，可以与顶层半导体层101形成良好的欧姆接触，不存在多层界面的影响，所以，所测得的漏电流即为栅介质薄膜105的漏电流。因此，我们可以利用第一金属电极104及第三金属电极107来测量栅介质薄膜105的IV曲线。
附图3为采用本发明测试方法测得的电流-电压曲线。参见附图3，在此列举HfO2及HfLaO两种高介电常数的材料分别作为栅介质薄膜105的材料，进行电流-电压曲线测试。HfO2及HfLaO两种高介电常数的材料分别作为栅介质薄膜105在步骤S21之后没有进行退火步骤及进行了800℃退火步骤的两种情况下，对上述栅介质薄膜进行电流-电压测试。
参见步骤S14，在第二金属电极106与第三金属电极107上施加电压，进行电容-电压测试，以得到所述栅介质的电容。本发明栅介质的电学性能的测试方法在进行电容-电压测试时，第二金属电极106与栅介质薄膜105及顶层半导体层101形成一MOS电容，第三金属电极107与栅介质薄膜105及顶层半导体层101形成一MOS电容，本发明测试方法采用的是第二金属电极106及第三金属电极107，进行电容-电压测试，这相当于将两个MOS电容串联。当两个电容不同的电容串联时，大电容越大，其对串联电容的贡献越小。而本发明中，第二金属电极106的面积大于第三金属电极107的面积，优选地，第二金属电极106的面积大于100倍的第三金属电极107的面积，所以，第二金属电极106所在的MOS电容可以忽略不计，则栅介质的电容即为第三金属电极107的电容。因此，我们可以利用第二金属电极106及第三金属电极107来测量栅介质薄膜105的CV曲线。
附图4A及附图4B为采用本发明测试方法测得的电容-电压曲线。参见附图4A及附图4B，在此列举HfO2及HfLaO两种高介电常数的材料分别作为栅介质薄膜105的材料，进行电流-电压曲线测试。HfO2及HfLaO两种高介电常数的材料分别作为栅介质薄膜105在步骤S21之后进行了800℃退火，对上述栅介质薄膜进行电流-电压测试。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种栅介质的电学性能的测试方法，其特征在于，包括如下步骤:提供一衬底，所述衬底包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层；在所述顶层半导体层表面制作一第一金属电极及生长一栅介质薄膜；在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；在所述第一金属电极与所述第三金属电极上施加电压，进行电流一电压测试，以得到所述栅介质的漏电流；在所述第一金属电极与第三金属电极上施加电压，进行电容一电压测试，以得到所述栅介质的电容，其中，所述第一金属电极的面积及第二金属电极的面积大于100倍的第三金属电极的面积。
2.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述制作第一金属电极的步骤包括:对衬底的顶层半导体层进行光刻处理，确定第一金属电极的位置及形状；沉积金属薄膜；采用剥离工艺，去除光刻胶及多余金属薄膜，在顶层半导体层上形成一第一金属电极。
3.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述生长栅介质薄膜的步骤包括:将带有第一金属电极的衬底进行清洗；将清洗后的带有第一金属电极的衬底置于原子层沉积反应腔中，利用原子层沉积的方式生长栅介质薄膜；原位对生长的栅介质薄膜进行氧等离子体处理。
4.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述制作第二金属电极及第三金属电极的步骤包括:对衬底的具有第一金属电极及栅介质薄膜的表面进行掩膜处理，确定第二金属电极及第二金属电极的位置及形状；沉积金属薄膜；采用剥离工艺，去除掩膜，在栅介质薄膜上形成一第二金属电极及第三金属电极。
5.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，在所述栅介质薄膜上制作第二金属电极及第三金属电极后，进一步包括一退火步骤，以形成欧姆接触。
6.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述衬底经过一清洗干燥步骤。
7.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，在衬底上制作第一金属电极后进一步包括一采用标准的RCA清洗工艺对衬底进行清洗的步骤。
8.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述栅介质薄膜为高介电常数介质薄膜。
CN201310745281.9A 2013-12-30 2013-12-30 栅介质的电学性能的测试方法 Active CN103745941B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310745281.9A CN103745941B (zh) 2013-12-30 2013-12-30 栅介质的电学性能的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310745281.9A CN103745941B (zh) 2013-12-30 2013-12-30 栅介质的电学性能的测试方法

Publications (2)

Publication Number Publication Date
CN103745941A CN103745941A (zh) 2014-04-23
CN103745941B true CN103745941B (zh) 2016-06-08

Family

ID=50502951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310745281.9A Active CN103745941B (zh) 2013-12-30 2013-12-30 栅介质的电学性能的测试方法

Country Status (1)

Country Link
CN (1) CN103745941B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373905B (zh) * 2016-11-23 2019-04-30 武汉新芯集成电路制造有限公司 一种栅氧化层漏电点的定位方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101526394A (zh) * 2009-03-31 2009-09-09 深圳先进技术研究院 低频振动测量装置
CN102254821A (zh) * 2011-07-11 2011-11-23 中国科学院上海微系统与信息技术研究所 基于soi材料的mos电容器及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023699A1 (en) * 2006-07-26 2008-01-31 Macronix International Co., Ltd. A test structure and method for detecting charge effects during semiconductor processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101526394A (zh) * 2009-03-31 2009-09-09 深圳先进技术研究院 低频振动测量装置
CN102254821A (zh) * 2011-07-11 2011-11-23 中国科学院上海微系统与信息技术研究所 基于soi材料的mos电容器及其制作方法

Also Published As

Publication number Publication date
CN103745941A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
WO2018006779A1 (zh) 一种基于二维半导体的电子器件及其制造方法
Chen et al. Analysis of ultrahigh apparent mobility in oxide field‐effect transistors
Mondal Controllable surface contact resistance in solution-processed thin-film transistors due to dimension modification
US9064842B2 (en) Semiconductor device including graphene layer and method of making the semiconductor device
US20110057163A1 (en) Nano-wire field effect transistor, method for manufacturing the transistor, and integrated circuit including the transistor
Ciofi et al. Capacitance measurements and k-value extractions of low-k films
US9722094B2 (en) TFT, array substrate and method of forming the same
EP2075839B1 (en) Method for evaluating soi wafer
CN107464847A (zh) 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法
O’Connor et al. Observation of peripheral charge induced low frequency capacitance-voltage behaviour in metal-oxide-semiconductor capacitors on Si and GaAs substrates
CN106684012B (zh) SiO2中电荷与SiO2/Si界面态的分离测试方法
Bao et al. Critical elements for next generation high performance computing nanosheet technology
Liu et al. Large‐Scale Ultrathin Channel Nanosheet‐Stacked CFET Based on CVD 1L MoS2/WSe2
CN103745941B (zh) 栅介质的电学性能的测试方法
TWI529134B (zh) Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device
CN112151403A (zh) 基于无结型晶体管的表征方法
CN110034178B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
Lyu et al. A film-profile-engineered 3-D InGaZnO inverter technology with systematically tunable threshold voltage
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
Gottlob et al. Introduction of crystalline high-k gate dielectrics in a CMOS process
TWI603480B (zh) Thin film transistor for semiconductor layer oxide, thin film transistor and display device
Caimi et al. Scaled III–V-on-Si transistors for low-power logic and memory applications
CN103745923A (zh) 氮化镓衬底上生长栅介质的方法及电学性能测试方法
Kamei et al. Effects of plasma-induced charging damage on random telegraph noise in metal–oxide–semiconductor field-effect transistors with SiO2 and high-k gate dielectrics
Schwarzenbach et al. Systematic evaluation of SOI buried oxide reliability for partially depleted and fully depleted applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant