CN106684012B - SiO2中电荷与SiO2/Si界面态的分离测试方法 - Google Patents

SiO2中电荷与SiO2/Si界面态的分离测试方法 Download PDF

Info

Publication number
CN106684012B
CN106684012B CN201710031104.2A CN201710031104A CN106684012B CN 106684012 B CN106684012 B CN 106684012B CN 201710031104 A CN201710031104 A CN 201710031104A CN 106684012 B CN106684012 B CN 106684012B
Authority
CN
China
Prior art keywords
sio
interface state
energy level
test
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710031104.2A
Other languages
English (en)
Other versions
CN106684012A (zh
Inventor
董鹏
宋宇
李沫
侯世尧
代刚
张健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201710031104.2A priority Critical patent/CN106684012B/zh
Publication of CN106684012A publication Critical patent/CN106684012A/zh
Application granted granted Critical
Publication of CN106684012B publication Critical patent/CN106684012B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种SiO2中电荷与SiO2/Si界面态的分离测试方法，具体包括：(1)在硅片表面生长SiO2薄膜后，进一步在SiO2表面生长金属薄膜，制得MIS器件；(2)对MIS器件进行C/V测试，获取平带电压Vfb，进而计算得到总的电荷密度Ntot；(3)对上述MIS器件进行深能级瞬态谱测试，获取界面态的能级态密度随能级的分布，积分后获取总的界面态Nit；(4)Ntot与Nit相减获取Not，进而实现Not与Nit的分离测试。本发明用到的测试结构（MIS）制备工艺简单快捷，对设备的要求较低，利于科学与产业界的推广使用。

Description

SiO2中电荷与SiO2/Si界面态的分离测试方法
技术领域
本发明属于半导体技术领域，具体涉及一种SiO2中电荷与SiO2/ Si界面态的分离测试方法。
背景技术
从1947年世界上第一只晶体管的诞生到1958年世界上第一块集成电路的问世，微电子技术仅仅发展了50余年，微电子技术改变了整个社会，带来了信息技术的革命。直到现在，集成电路中器件的特征线宽逐年降低，依然在按照“摩尔定律”继续发展。2014年英特尔与三星已经实现了14nm的FinFET芯片的量产。如果英特尔能够在未来的几年内继续按照其制定的路线发展，那么将分别会在2017年与2019年实现7nm与5nm的制程工艺。不过器件特征线宽的进一步减小，需要克服很多问题。除了要面临极紫外光光刻的研发难题与逼近原子极限的问题外，SiO2、Si及其界面上缺陷的控制将显得尤为关键。
SiO2常被用作栅氧或者埋氧而广泛地应用于集成电路中。但是，在实际使用过程中，往往会发现SiO2中存在着电荷，并在SiO2/ Si界面上形成界面态。这两种缺陷都会对器件的性能产生不利的影响。例如，界面态与SiO2中的电荷就会引起金属-氧化物-半导体（MIS）器件阈值电压的偏移。与此同时，界面态会作为载流子的复合中心，导致漏电流的增加，从而增加了MIS器件低频下的噪声信号。在双极型晶体管中，埋氧中与埋氧/半导体界面上同样分别存在着电荷与界面态，导致基极漏电流的增加，从而导致增益系数的显著降低，最终使得集成电路的失效。不同的工艺下，例如干氧氧化、湿氧氧化与化学溅射法，SiO2中电荷与界面态的分布可能存在着明显的差异。另外，半导体元器件的使用环境同样会对此产生较为显著的影响。随着器件特征线宽的进一步减小，界面态与SiO2中电荷等缺陷对器件性能的影响将变得尤为显著。因此，充分有效的检测界面态与SiO2中电荷就变得更加重要，进而实现对器件性能实现分析与预测，同时为工艺的改进提供借鉴与指导。
一般来说，可以通过C-V测试的方法，根据MIS器件的平带电压，来间接获取界面态或者SiO2中的电荷浓度。然而，当界面态与SiO2中电荷同时存在时，这二者都会导致MIS器件阈值电压的变化。此时，这种根据C/V测试MIS器件阈值电压的方法，已经不再适用于SiO2中电荷浓度的测试。因此，需要发明一种方法实现SiO2中电荷与界面态二者的剥离。
美国Sandia国家实验室开发了一种基于场效应晶体管的I/V测试的方法，实现了这二者的剥离。但在这种测试方法中，所用到的测试结构是场效应晶体管（MOSFET）器件。MOSFET器件的制备中需要用到离子注入，已形成源极与漏极。但是，往往只有大规模集成电路制造公司才具有离子注入机，一般的实验室很难满足这样的测试需求。所以，美国Sandia国家实验室开发的这种分离测试方法不利于广泛的推广使用。
因此，目前需要寻找一种新的有效的测试方法，实现界面态与SiO2中电荷的分离测试，这对于理解与调制半导体元器件的性能有着重要的意义。
发明内容
本发明所要解决的技术问题是提供一种SiO2中电荷与SiO2/ Si界面态的分离测试方法，通过深能级瞬态谱与C/V测试相结合的方法，在金属-氧化硅-硅（MIS）结构上实现了界面态与SiO2中电荷的分离测试。
本发明采用以下的技术方案：
SiO2中电荷与SiO2/ Si界面态的分离测试方法，包括以下步骤：
(1) 在硅片表面生长SiO2薄膜后，进一步在SiO2表面生长金属薄膜，进而制得MIS器件；
(2) 对步骤(1)中所述的MIS器件进行C/V测试，获取平带电压Vfb，进而计算得到总的电荷密度Ntot；
(3) 对步骤(1)中所述的MIS器件进行深能级瞬态谱（DLTS）测试，获取界面态的能级态密度随能级的分布，将界面态的能级密度对能级进行积分后获取总的界面态Nit；
(4) 根据Ntot = Not + Nit，将步骤(2)中所述的Ntot与步骤(3)中所述的Nit相减而获得Not，进而实现SiO2电荷（Not）与SiO2/ Si界面态（Nit）的分离测试。
步骤(1)的主要作用：制得Not与Nit分离测试中所需的测试结构-MIS器件。
作为优选，步骤(1)中所述的硅片的电阻率介于0.1 – 50 Ω. cm之间，导电类型为n型或者p型；硅片上氧化硅的生长方法包括但不局限于干氧氧化、湿氧氧化、化学溅射法，氧化硅薄膜的厚度为30 – 300 nm；作为优选，MIS器件的金属薄膜类型包括但不局限于金、铝，金属薄膜的生长方法包括但不局限于磁控溅射法、电子束蒸发、热蒸发。
步骤(2)的主要作用：通过MIS器件的C/V曲线，测得平带电压Vfb，进而计算得到总的电荷密度Ntot。
作为优选，步骤(2)中所述的C/V测试温度为室温。
步骤(3)的主要作用：通过DLTS测试，获得MIS器件的深能级瞬态谱；结合DLTS谱，进一步计算得到界面态的能级态密度随能级的分布；随后，将界面态的能级密度对能级进行积分后，获取总的界面态密度（Nit）。
作为优选，步骤(3)所述的深能级瞬态谱测试中采用的填充时间是1 - 100 ms，测试的温度范围介于20 - 350 K之间。
步骤(4)的主要作用：获取SiO2中电荷浓度（Not），实现Not与Nit的分离测试。
本发明提出通过深能级瞬态谱与C/V测试相结合的方法，实现了界面态与SiO2中电荷的分离测试。相对于Sandia国家实验室提出的基于MOSFET器件的测试方法，无需用到离子注入这样苛刻的实验工艺。本发明提出的这种新型的测试方法中用到的测试结构（MIS）制备工艺简单快捷，设备要求较低（不需要使用离子注入机等设备），利于科学与产业界的推广使用。
附图说明
图1是MIS器件中Not与Nit的分布示意图；
图2是MIS器件的C/V测试结果图；
图3是MIS器件的深能级瞬态谱测试结果；
图4是SiO2/Si界面态的能级态密度随能级的分布图。
具体实施方式
下面结合实施例和附图详细说明本发明。
实施例1
(1) 利用干氧氧化的方法，在电阻率为50 Ω. cm的p型硅片表面生长150 nm厚的SiO2薄膜；随后，利用热蒸发的方法在SiO2表面生长铝薄膜，进而制得MIS器件。相应的MIS器件的结构图以及其中Not与Nit的分布，如图1所示。
(2) 在常温下，对步骤(1)中所述的MIS器件进行C/V测试，相应的C/V曲线如图1所示。由C/V曲线，获取平带电压Vfb，进而计算得到总的电荷密度Ntot（Ntot = Not + Nit）。相应的C/V曲线如图2所示：
Ntot= (Wms- Vfb).Cox （1）
其中，Ntot为总电荷浓度，Ntot = Not + Nit；Wms是金属与半导体功函数的差值，具体的数值可以由相应的数据库直接获取；Vfb与Cox分别是MIS器件的平带电压与氧化层电容，均可以从C/V曲线中读取。将这些参数代入公式（1）中，就可以计算求得Ntot的大小。
(3) 进一步地，对步骤(1)中所述的MIS器件进行深能级瞬态谱（DLTS）测试，测试温度范围为20-300K；结合测得的深能级瞬态谱曲线（如图3所示），利用公式（2）计算得到界面态的能级态密度随能级的分布，如图4所示；将界面态的能级密度对能级进行积分后获取总的界面态（Nit）；
Figure DEST_PATH_IMAGE001
Figure 7137DEST_PATH_IMAGE002
Figure DEST_PATH_IMAGE003
Dit与ET分别是界面态的能级态密度与陷阱能级，εSi代表硅的介电常数，Cacc与CR分别是是正向填充电压与反向电压下的电容大小，△C是瞬态谱的振幅，k是玻尔兹曼常数，β是能量分布因子，大小一般取作2.5。T是瞬态谱测试中的绝对温度，σn是电子的俘获截面，τ0是发射时间常数，A是电极的面积，Ndop是硅中施主或受主的掺杂浓度，可以直接从瞬态谱曲线中读取。其中，εSi、k、β都是已知的常数；Ndop、A是器件的基本参数，可以直接获取；Cacc、CR、△C、T、σn、τ0大小可以从瞬态谱曲线中获取。将以上所述的各项参数带入公式（2）中，就可以计算得到界面态的能级态密度随能级的分布，如图4所示。随后，将能级态密度对能级求积分，从而计算得到总的界面态密度Nit。
(4) 将步骤(2)中所述的Ntot与步骤(3)中所述的Nit相减而获得Not，进而实现SiO2电荷（Not）与SiO2/ Si界面态（Nit）的分离测试。
实施例2
(1) 利用等离子体增强化学气相沉积的方法，在电阻率为0.1 Ω. cm的n型硅片表面生长30 nm厚的SiO2薄膜；随后，利用磁控溅射的方法在SiO2表面生长金薄膜，进而制得MIS器件；
(2) 在常温下，对步骤(1)中所述的MIS器件进行C/V测试，获取平带电压Vfb，进而计算得到总的电荷密度Ntot（Ntot = Not + Nit）；
(3) 进一步地，对步骤(1)中所述的MIS器件进行深能级瞬态谱（DLTS）测试，测试温度范围为20-300K。根据测得的深能级瞬态谱曲线，结合公式（2）计算得到界面态的能级态密度随能级的分布，将界面态的能级密度对能级进行积分后获取总的界面态（Nit）；
(4) 将步骤(2)中所述的Ntot与步骤(3)中所述的Nit相减而获得Not，进而实现SiO2电荷（Not）与SiO2/ Si界面态（Nit）的分离测试。

Claims (5)

1.SiO2中电荷与SiO2/Si界面态的分离测试方法，其特征在于包括以下步骤：
(1)在硅片表面生长SiO2薄膜后，进一步在SiO2薄膜表面生长金属薄膜，制得MIS器件；所述硅片的电阻率介于0.1–50Ω.cm之间，导电类型为n型或者p型；所述SiO2薄膜的厚度为30–300nm；
(2)在常温下，对步骤(1)中得到的MIS器件进行C/V测试，由C/V曲线，获取平带电压Vfb，进而通过公式(1)计算得到总的电荷密度Ntot：
Ntot＝(Wms-Vfb).Cox (1)
其中，Wms是金属与半导体功函数的差值，具体的数值由相应的数据库直接获取；Vfb与Cox分别是MIS器件的平带电压与氧化层电容，均从C/V曲线中读取；
(3)对经过步骤(2)C/V测试的MIS器件进行深能级瞬态谱测试，根据测得的深能级瞬态谱曲线，结合公式(2)计算得到界面态的能级态密度随能级的分布，公式(2)如下：
Figure FDA0002972935600000011
其中，Dit与ET分别是界面态的能级态密度与陷阱能级，εSi代表硅的介电常数，Cacc与CR分别是是正向填充电压与反向电压下的电容大小，△C是瞬态谱的振幅，k是玻尔兹曼常数，β是能量分布因子，T是瞬态谱测试中的绝对温度，σn是电子的俘获截面，τ0是发射时间常数，A是电极的面积；Ndop是硅中施主或受主的掺杂浓度；Cacc、CR、△C、T、σn、τ0、Ndop均从瞬态谱曲线中获取；
随后，将界面态的能级密度对能级进行积分后获取总的界面态Nit；
(4)根据公式Ntot＝Not+Nit，获得SiO2中电荷浓度Not，实现SiO2中电荷与SiO2/Si界面态的分离测试。
2.根据权利要求1所述的SiO2中电荷与SiO2/Si界面态的分离测试方法，其特征在于：所述SiO2薄膜的生长方法采用干氧氧化法，或者湿氧氧化，或者化学溅射法。
3.根据权利要求1所述的SiO2中电荷与SiO2/Si界面态的分离测试方法，其特征在于：步骤(1)中所述的金属薄膜为金薄膜，或者铝薄膜。
4.根据权利要求1所述的SiO2中电荷与SiO2/Si界面态的分离测试方法，其特征在于：所述金属薄膜的生长方法采用磁控溅射法，或者电子束蒸发法，或者热蒸发法。
5.根据权利要求1所述的SiO2中电荷与SiO2/Si界面态的分离测试方法，其特征在于：步骤(2)中所述C/V测试时的温度为室温。
CN201710031104.2A 2017-01-17 2017-01-17 SiO2中电荷与SiO2/Si界面态的分离测试方法 Expired - Fee Related CN106684012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710031104.2A CN106684012B (zh) 2017-01-17 2017-01-17 SiO2中电荷与SiO2/Si界面态的分离测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710031104.2A CN106684012B (zh) 2017-01-17 2017-01-17 SiO2中电荷与SiO2/Si界面态的分离测试方法

Publications (2)

Publication Number Publication Date
CN106684012A CN106684012A (zh) 2017-05-17
CN106684012B true CN106684012B (zh) 2021-05-25

Family

ID=58859338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710031104.2A Expired - Fee Related CN106684012B (zh) 2017-01-17 2017-01-17 SiO2中电荷与SiO2/Si界面态的分离测试方法

Country Status (1)

Country Link
CN (1) CN106684012B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107589361B (zh) * 2017-09-06 2020-10-02 中国工程物理研究院电子工程研究所 一种半导体器件的氧化层中陷阱能级分布的测量方法
CN109085486B (zh) * 2018-07-31 2020-02-21 浙江大学 一种半导体-绝缘体界面态密度和俘获截面的测试方法
CN109270423B (zh) * 2018-10-03 2020-11-20 大连理工大学 一种SiC MOSFET器件低温稳定性的评价测试方法
CN109473369B (zh) * 2018-10-29 2020-10-27 西安微电子技术研究所 一种监控高温炉管内掺杂浓度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687800A (zh) * 2005-04-15 2005-10-26 中国科学院上海微系统与信息技术研究所 一种绝缘体上硅的电学参数的表征方法
CN1734277A (zh) * 2005-08-31 2006-02-15 中国科学院上海微系统与信息技术研究所 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法
CN102944588A (zh) * 2012-11-23 2013-02-27 中国科学院微电子研究所 一种测量高Al组分AlGaN材料刻蚀诱生界面态参数的方法
CN103868973A (zh) * 2014-04-04 2014-06-18 哈尔滨工业大学 一种基于深能级瞬态谱技术的双极型器件电离辐射损伤缺陷检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687800A (zh) * 2005-04-15 2005-10-26 中国科学院上海微系统与信息技术研究所 一种绝缘体上硅的电学参数的表征方法
CN1734277A (zh) * 2005-08-31 2006-02-15 中国科学院上海微系统与信息技术研究所 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法
CN102944588A (zh) * 2012-11-23 2013-02-27 中国科学院微电子研究所 一种测量高Al组分AlGaN材料刻蚀诱生界面态参数的方法
CN103868973A (zh) * 2014-04-04 2014-06-18 哈尔滨工业大学 一种基于深能级瞬态谱技术的双极型器件电离辐射损伤缺陷检测方法

Also Published As

Publication number Publication date
CN106684012A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
Eriguchi et al. Quantitative and comparative characterizations of plasma process-induced damage in advanced metal-oxide-semiconductor devices
CN106684012B (zh) SiO2中电荷与SiO2/Si界面态的分离测试方法
Yang et al. Modeling study of ultrathin gate oxides using direct tunneling current and capacitance-voltage measurements in MOS devices
Simoen et al. Low-frequency noise behavior of SiO/sub 2/--HfO/sub 2/dual-layer gate dielectric nMOSFETs with different interfacial oxide thickness
US9299622B2 (en) On-chip plasma charging sensor
Ngo et al. Fermi‐level pinning free high‐performance 2D CMOS inverter fabricated with van der Waals bottom contacts
JP2014146789A (ja) 半導体デバイス内のゲート構造の有効仕事関数を調整する方法
Bermundo et al. Highly reliable photosensitive organic-inorganic hybrid passivation layers for a-InGaZnO thin-film transistors
Lartigau et al. Low temperature noise spectroscopy of 0.1 μm partially depleted silicon on insulator metal-oxide-semiconductor field effect transistors
Hlali et al. High-k dielectric materials for the gate oxide of a MIS capacitor: effect of interface states on the C–V characteristics
Ngo et al. Selective Electron Beam Patterning of Oxygen‐Doped WSe2 for Seamless Lateral Junction Transistors
Kumar Bhaskar et al. Surface states and conductivity of silicon nano-wires
Zebrev et al. Using capacitance methods for interface trap level density extraction in graphene field-effect devices
CN109085486B (zh) 一种半导体-绝缘体界面态密度和俘获截面的测试方法
Yamaguchi et al. Band diagram and carrier conduction mechanisms in ZrO/sub 2/MIS structures
Park et al. Impact of fast transient charging and ambient on mobility of WS2 field-effect transistor
Van Den Daele et al. Low-temperature characterization and modeling of advanced GeOI pMOSFETs: Mobility mechanisms and origin of the parasitic conduction
Usagawa et al. Device characteristics for Pt–Ti–O gate Si–MISFETs hydrogen gas sensors
Wu et al. A conductive AFM nanoscale analysis of NBTI and channel hot-carrier degradation in MOSFETs
Chakraborty et al. Characterization of high-k gate dielectrics using MOS capacitors
JP7013049B2 (ja) トンネル電界効果トランジスタ及びその設計方法
Kamei et al. Comparative study of plasma-charging damage in high-k dielectric and p–n junction and their effects on off-state leakage current of metal–oxide–semiconductor field-effect transistors
Karsenty et al. Comparative study of NSB and UTB SOI MOSFETs characteristics by extraction of series resistance
Cho et al. Observation of slow oxide traps at MOSFETs having metal/high-k gate dielectric stack in accumulation mode
TWI650820B (zh) 以鍺層作爲通道區域的半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210525

Termination date: 20220117

CF01 Termination of patent right due to non-payment of annual fee