CN107589361B - 一种半导体器件的氧化层中陷阱能级分布的测量方法 - Google Patents

一种半导体器件的氧化层中陷阱能级分布的测量方法 Download PDF

Info

Publication number
CN107589361B
CN107589361B CN201710796063.6A CN201710796063A CN107589361B CN 107589361 B CN107589361 B CN 107589361B CN 201710796063 A CN201710796063 A CN 201710796063A CN 107589361 B CN107589361 B CN 107589361B
Authority
CN
China
Prior art keywords
temperature
trap
current
semiconductor device
carriers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710796063.6A
Other languages
English (en)
Other versions
CN107589361A (zh
Inventor
张光辉
董鹏
宋宇
杨萍
李沫
代刚
张健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201710796063.6A priority Critical patent/CN107589361B/zh
Publication of CN107589361A publication Critical patent/CN107589361A/zh
Application granted granted Critical
Publication of CN107589361B publication Critical patent/CN107589361B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件的氧化层中陷阱能级分布的测量方法，基本原理是：首先，通过可见光照射衬底激发自由载流子，同时施加一定电压将载流子注入二氧化硅层中，被陷阱能级俘获；然后，通过线性升温的方法将被陷阱俘获的束缚载流子重新激发出来，变成自由载流子，测量这部分载流子贡献的电流随温度的变化曲线；最后，根据热刺激电流模型，得到二氧化硅中陷阱的能级分布。本发明的测量方法采用可见光和加电压向二氧化硅中注入载流子，避免了使用X光照射注入载流子的方式，以及其对二氧化硅的进一步损伤。

Description

一种半导体器件的氧化层中陷阱能级分布的测量方法
技术领域
本发明涉及半导体器件质量及可靠性研究，特别涉及一种半导体器件的氧化层中陷阱能级分布的测量方法。
背景技术
随着芯片制造工艺的飞速发展和芯片集成度的大幅提高，集成电路的性能越来越先进，器件尺寸越来越小，氧化层厚度越来越薄。而氧化层的质量直接关系到器件的性能和稳定性。器件中氧化层的陷阱能级，会俘获载流子，形成半导体电荷，导致器件的阈值电压偏移，同时增大器件的栅漏电流，降低了器件的使用可靠性和长期稳定性。因此，有必要测量氧化层中陷阱态密度及其能级分布，同时对氧化层中陷阱态的测量研究可以为器件设计制造提供优化方案。
但是由于二氧化硅是非晶材料，而且带隙非常宽，本身载流子浓度低，导电性非常差，因此对二氧化硅层陷阱的表征非常困难。另外，在氧化层中注入载流子，经常要用到X光照射，对设备的要求很高，实验步骤繁琐；而且有可能对氧化层造成进一步损伤。
目前，针对氧化层中的陷阱态及其能级分布的测试表征，是表征器件稳定性和寿命的重要方式之一，也是半导体器件表征中的难点之一。
发明内容
本发明提供一种半导体器件的氧化层中陷阱能级分布的测量方法，不采用X光照射向氧化层注入载流子的方式，主要利用可见光照射，并采用从衬底向氧化层中注入载流子的方式，可以有效避免对对二氧化硅的进一步损伤，最后根据加拿大的西蒙斯（J.G.Simmons）等人提出的热刺激电流模型得到氧化层中陷阱态能级分布。
本发明的技术方案如下：
一种半导体器件的氧化层中陷阱能级分布的测量方法，其特征在于具体步骤如下：
步骤S1，将半导体器件固定在密封腔内，源极和漏极接地，半导体器件的硅衬底和栅极连接源表；
步骤S2，在没有载流子注入的情况下，在栅极和硅衬底之间施加电压Vg1，控制密封腔内的半导体器件从室温T1开始以升温速率线性升温，直到温度T2，测量栅极和硅衬底之间电流随温度的变化，得到本底电流I0(T)；
步骤S3，将半导体器件温度降到室温，在栅极施加电压Vg2，在硅衬底施加电压Vs1，利用可见光照射硅衬底，激发硅中的自由载流子，使自由载流子在偏置电压的作用下注入二氧化硅层，被陷阱能级俘获；可见光照射和施加偏置电压保持一定时间t；
步骤S4，撤去可见光，与步骤S2相同设置，在栅极和硅衬底之间施加电压Vg1，控制密封腔内的半导体器件从室温T1开始，以升温速率线性升温，直到温度T2，激发二氧化硅层中被陷阱俘获的载流子，变成自由载流子，测量栅极和硅衬底之间电流随温度的变化，即总电流I1(T)；
步骤S5，利用步骤S4中测量的总电流I1(T)减去步骤S2中测量的本底电流I0(T)，得到激发出二氧化硅层陷阱中俘获自由载流子产生的电流随温度的变化曲线，即热激发电流I(T)；根据热刺激电流（Simmons）模型，得出二氧化硅层中陷阱态密度随能级的分布曲线。
所述步骤S2和S4中，电压Vg1的取值范围均是-7V~ -18V；室温T1取值均是25℃；T2取值均是350℃。
所述步骤S3中，可见光的光子能量小于2.5eV；电压Vg2的取值范围是-7V~-18V；电压Vs1的取值范围是9V~36V；时间t的取值范围是40~90分钟。
所述步骤S5中，根据Simmons模型，二氧化硅中陷阱态密度n由电流I(T)计算得到：
Figure DEST_PATH_IMAGE001
其中，e为元电荷。
所述陷阱能级和温度T的关系式为：
Figure 100002_DEST_PATH_IMAGE003
其中，
Figure DEST_PATH_IMAGE005
为陷阱能级；T为温度，单位为K；
Figure 674428DEST_PATH_IMAGE006
为逃逸频率；
Figure DEST_PATH_IMAGE007
为升温速率，
Figure 131954DEST_PATH_IMAGE007
的取值范围是0.05~1℃/min。
本发明的有益效果如下：
本发明利用可见光照射衬底，同时施加一定偏置电压，从衬底向氧化层中注入载流子，填充氧化层中陷阱能级；然后，线性升温，激发被陷阱能级俘获的束缚载流子，使其变成自由载流子，测量这部分载流子贡献的电流；最后根据热刺激电流模型得到氧化层中陷阱态能级分布；本发明避免了使用X光照射向氧化层注入载流子的方式，以及其对二氧化硅的进一步损伤，可以对二氧化硅层陷阱的表征，同时具有步骤较为简单的优点。
附图说明
图1是本发明的测量步骤流程图。
图2是本发明适用的测量装置示意图。
图3是本发明步骤S3的半导体器件连接示意图。
图4是本发明步骤S3载流子注入时的能级示意图。
图5是本发明步骤S4测量时的能级示意图。
具体实施方式
下面结合附图对本发明的半导体器件氧化层中陷阱能级的测量方法做详细说明。以p沟道MOS晶体管为例，器件的氧化层是900℃干法氧化制备的，厚度为80纳米：
图1是本发明的测试流程图，包括以下步骤：
步骤S1，将半导体器件固定在密封腔中，如图2所示，半导体器件的源极和漏极接地，衬底端和栅极一端连接源表HP4140B，用来加电压和测量电流。
步骤S2，在没有载流子注入的情况下，在栅极和衬底之间施加偏置电压-10V，控制密封腔中半导体器件从室温25℃开始，以0.1℃/min的升温速率线性升温，直到350℃，测量栅极和衬底之间电流随温度的变化，得到本底电流I0(T)。
步骤S3，将半导体器件降温到室温，源极和漏极接地，在栅极加负向偏置电压-9V，衬底加偏置电压12V，如图3所示。
利用氙灯作为入射光源，光路放置滤光片，使光子能量小于2.5eV的可见光照射半导体器件，使硅衬底价带的电子激发到导带，产生自由载流子，此时，二氧化硅的能级和其中陷阱态占据情况如图4所示，衬底硅中激发出的空穴在偏置电压的作用下加速，越过硅与二氧化硅的势垒，注入二氧化硅层，被陷阱能级俘获。保持偏置电压并维持光照40min，确保二氧化硅层中陷阱全部俘获载流子。
步骤S4，撤去光照，实施与步骤S2相同的实验设置，即在栅极和衬底之间施加偏置电压-10V，控制密封腔半导体器件从室温25℃开始，以0.1℃/min的线性升温，直到350℃。此时，二氧化硅的能级和其中陷阱态情况如图5所示，被陷阱俘获的束缚载流子被再次激发到价带上变成自由载流子，在栅极和衬底电压作用下，对电流有贡献，测量栅极和衬底之间总电流I1(T)随温度的变化。
步骤S5，利用步骤S4中测量的总电流I1(T)减去步骤S2中测量的本底电流I0(T)，得到激发出二氧化硅层陷阱中俘获载流子产生的电流随温度的变化曲线，即热激发电流I(T)。根据热刺激电流模型，将电流随温度变化的曲线转变为二氧化硅层中陷阱态密度随能级的分布曲线。
二氧化硅中陷阱态密度n由电流I(T)计算得到：
Figure 274223DEST_PATH_IMAGE001
其中，e为元电荷。
陷阱能级和温度T的关系式为：
Figure 627844DEST_PATH_IMAGE003
其中，
Figure 160456DEST_PATH_IMAGE005
为陷阱能级；T为温度，单位为K；
Figure DEST_PATH_IMAGE009
为逃逸频率；
Figure DEST_PATH_IMAGE011
为升温速率，
Figure 749569DEST_PATH_IMAGE007
的取值范围是0.05~1℃/min。

Claims (3)

1.一种半导体器件的氧化层中陷阱能级分布的测量方法，其特征在于具体步骤如下：
步骤S1，将半导体器件固定在密封腔内，源极和漏极接地，半导体器件的硅衬底和栅极连接源表；
步骤S2，在栅极和硅衬底之间施加电压Vg1，控制密封腔内的半导体器件从室温T1开始以升温速率β线性升温，直到温度T2，测量栅极和硅衬底之间电流随温度的变化，得到本底电流I0（T）；
步骤S3，将半导体器件温度降到室温，在栅极施加电压Vg2，在硅衬底施加电压Vs1，通过可见光照射硅衬底激发硅中的自由载流子，使自由载流子在偏置电压的作用下注入二氧化硅层，被陷阱能级俘获；可见光照射和施加偏置电压保持一定时间t；所述可见光的光子能量小于2.5eV；电压Vg2的取值范围是-7V~-18V；电压Vs1的取值范围是9V~36V；时间t的取值范围是40~90分钟；
步骤S4，撤去可见光，与步骤S2实施相同的实验设置，即在栅极和硅衬底之间施加电压Vg1，控制密封腔内的半导体器件从室温T1开始，以升温速率
Figure 176327DEST_PATH_IMAGE001
线性升温，直到温度T2，激发二氧化硅层中被陷阱俘获的载流子，变成自由载流子，测量栅极和硅衬底之间电流随温度的变化，即总电流I1（T）；
步骤S5，利用步骤S4中测量的总电流I1(T)减去步骤S2中测量的本底电流I0(T)，得到激发出二氧化硅层陷阱中俘获自由载流子产生的电流随温度的变化曲线热激发电流I(T)；根据热刺激电流模型，得出二氧化硅层中陷阱态密度随能级的分布曲线。
2.如权利要求1所述的氧化层中陷阱能级分布的测量 方法，其特征在于，所述步骤S2和S4中，电压Vg1的取值范围均是-7V~ -18V；室温T1取值均是25℃；T2取值均是350℃。
3.如权利要求1所述的氧化层中陷阱能级分布的测量 方法，其特征在于，所述步骤S5中，根据热刺激电流模型，二氧化硅中陷阱态密度n由电流I(T)计算得到：
Figure DEST_PATH_IMAGE002
其中，e为元电荷；
所述陷阱能级和温度T的关系式为：
Figure DEST_PATH_IMAGE003
其中，
Figure DEST_PATH_IMAGE004
为陷阱能级；T为温度，单位为K；
Figure 749260DEST_PATH_IMAGE005
为逃逸频率；
Figure 794576DEST_PATH_IMAGE001
为升温速率，
Figure DEST_PATH_IMAGE006
的取值范围是0.05~1℃/min。
CN201710796063.6A 2017-09-06 2017-09-06 一种半导体器件的氧化层中陷阱能级分布的测量方法 Expired - Fee Related CN107589361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710796063.6A CN107589361B (zh) 2017-09-06 2017-09-06 一种半导体器件的氧化层中陷阱能级分布的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710796063.6A CN107589361B (zh) 2017-09-06 2017-09-06 一种半导体器件的氧化层中陷阱能级分布的测量方法

Publications (2)

Publication Number Publication Date
CN107589361A CN107589361A (zh) 2018-01-16
CN107589361B true CN107589361B (zh) 2020-10-02

Family

ID=61050231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710796063.6A Expired - Fee Related CN107589361B (zh) 2017-09-06 2017-09-06 一种半导体器件的氧化层中陷阱能级分布的测量方法

Country Status (1)

Country Link
CN (1) CN107589361B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901038B (zh) * 2019-03-01 2021-06-08 西安太乙电子有限公司 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法
CN111505474B (zh) * 2020-04-24 2021-11-02 中国科学院长春光学精密机械与物理研究所 Co2激光放大器的上能级寿命测试装置及方法
CN115389891B (zh) * 2022-07-26 2023-07-25 安庆师范大学 一种检测分子半导体材料中电学输运带隙的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5918650A (ja) * 1982-07-22 1984-01-31 Toshiba Corp 半導体単結晶の評価装置
US4796996A (en) * 1987-08-14 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Laser temperature modulation and detection method
JP4694970B2 (ja) * 2006-01-16 2011-06-08 三洋電機株式会社 半導体素子解析方法
JP5301861B2 (ja) * 2008-03-28 2013-09-25 株式会社日立製作所 電子放出特性の解析システム及び解析方法
JP5355115B2 (ja) * 2009-01-30 2013-11-27 株式会社東芝 極端紫外光光源装置及びその調整方法
CN101719971B (zh) * 2009-11-18 2011-06-08 南京大学 光敏复合介质栅mosfet探测器的信号读出放大方法
US8384404B2 (en) * 2010-08-24 2013-02-26 YewSavin, Inc. Systems and methods of preparation of photovoltaic films and devices
CN102353882B (zh) * 2011-06-09 2014-02-19 北京大学 一种半导体器件的栅介质层陷阱密度和位置的测试方法
CN102522386B (zh) * 2011-12-02 2014-06-11 北京大学 栅氧化层界面陷阱密度测试结构及测试方法
CN102520331B (zh) * 2011-12-02 2013-12-11 北京大学 用于sti型ldmos器件的界面陷阱测试方法
CN102832203B (zh) * 2012-08-29 2014-10-08 北京大学 栅氧化层界面陷阱密度测试结构及测试方法
CN103367193B (zh) * 2013-07-24 2015-10-07 北京大学 栅氧化层陷阱密度及位置的测试方法及装置
JP2016046352A (ja) * 2014-08-21 2016-04-04 株式会社東芝 半導体デバイス検査装置、半導体デバイス検査方法および半導体デバイス製造方法
CN106684012B (zh) * 2017-01-17 2021-05-25 中国工程物理研究院电子工程研究所 SiO2中电荷与SiO2/Si界面态的分离测试方法

Also Published As

Publication number Publication date
CN107589361A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
Fleetwood Total ionizing dose effects in MOS and low-dose-rate-sensitive linear-bipolar devices
Ning Thermal reemission of trapped electrons in SiO2
CN107589361B (zh) 一种半导体器件的氧化层中陷阱能级分布的测量方法
Zhang X-ray radiation damage studies and design of a silicon pixel sensor for science at the XFEL
CN110187251B (zh) 一种采用频率噪声分析位移损伤缺陷能级的方法
Sayadi et al. The role of silicon substrate on the leakage current through GaN-on-Si epitaxial layers
Lipovetzky et al. Field oxide n-channel MOS dosimeters fabricated in CMOS processes
Cheng et al. Characterization of Edge Fringing Effect on the $ C $–$ V $ Responses From Depletion to Deep Depletion of MOS (p) Capacitors With Ultrathin Oxide and High-$\kappa $ Dielectric
Larcher et al. A model of the stress induced leakage current in gate oxides
US9559222B2 (en) Method and tool to reverse the charges in anti-reflection films used for solar cell applications
Verhulst et al. Experimental details of a steep-slope ferroelectric InGaAs tunnel-FET with high-quality PZT and modeling insights in the transient polarization
Zhang et al. Electrical stress and total ionizing dose effects on graphene-based non-volatile memory devices
Ding et al. Total ionizing dose effects in Si-based tunnel FETs
Popelka et al. Effect of neutron irradiation on high voltage 4H-SiC vertical JFET characteristics: characterization and modeling
Besnard et al. Reliability of ultra-thin buried oxides for multi-VT FDSOI technology
Jiang et al. Nonuniform mechanism for positive and negative bias stress instability in β-Ga 2 O 3 MOSFET
Lipovetzky et al. Electrically erasable metal–oxide–semiconductor dosimeters
Zhang et al. Comparison of total ionizing dose effects in SOI FinFETs between room and high temperature
Shiozaki et al. Characteristic degradation of power MOSFETs by X-ray irradiation and their recovery
Cheong et al. Investigation of ultralow leakage in MOS capacitors on 4H SiC
Mustafaev et al. Thin layers of oxide coating in very-large-scale integration
Marka et al. Two-color optical technique for characterization of X-ray radiation-enhanced electron transport in SiO 2
Miura-Mattausch et al. Modeling of dynamic trap density increase for aging simulation of any MOSFET circuits
Tadjer et al. Spatial localization of carrier traps in 4H-SiC MOSFET devices using thermally stimulated current
Kamei et al. Comparative study of plasma-charging damage in high-k dielectric and p–n junction and their effects on off-state leakage current of metal–oxide–semiconductor field-effect transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201002

Termination date: 20210906