CN102353882B - 一种半导体器件的栅介质层陷阱密度和位置的测试方法 - Google Patents

一种半导体器件的栅介质层陷阱密度和位置的测试方法 Download PDF

Info

Publication number
CN102353882B
CN102353882B CN201110153759.XA CN201110153759A CN102353882B CN 102353882 B CN102353882 B CN 102353882B CN 201110153759 A CN201110153759 A CN 201110153759A CN 102353882 B CN102353882 B CN 102353882B
Authority
CN
China
Prior art keywords
port
volt
voltage
semiconductor devices
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110153759.XA
Other languages
English (en)
Other versions
CN102353882A (zh
Inventor
黄如
邹积彬
刘长泽
王润声
樊捷闻
王阳元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201110153759.XA priority Critical patent/CN102353882B/zh
Publication of CN102353882A publication Critical patent/CN102353882A/zh
Priority to PCT/CN2012/071708 priority patent/WO2012167636A1/zh
Priority to US13/879,967 priority patent/US9018968B2/en
Application granted granted Critical
Publication of CN102353882B publication Critical patent/CN102353882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公布了一种半导体器件的栅介质层陷阱密度和位置的测试方法。所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积(有效沟道面积小于0.5平方微米)半导体器件栅介质层中陷阱密度和二维的陷阱位置。本发明尤其适用于超小面积器件(有效沟道面积小于0.05平方微米)的测试。本方法可以得出栅介质在不同材料、不同工艺情况下的陷阱分布情况；本方法要求设备简单，测试结构简单，测试成本低廉；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。

Description

一种半导体器件的栅介质层陷阱密度和位置的测试方法
技术领域
本发明涉及半导体器件的可靠性测试方法，特别涉及一种利用泄漏通路提供的栅泄漏电流（gate current through percolation paths）来测试半导体器件栅介质层中陷阱密度和陷阱位置的方法。
背景技术
半导体器件是制造电子产品的重要元件。半导体器件的更新换代推进了半导体技术的发展和半导体工业的进步，特别是对中央处理器CPU和存储器的性能提升。从上世纪末开始，芯片制造工艺发展十分迅速，先后从微米级别，一直发展到今天小于32nm的技术。
在光刻技术提升有限，且先进光刻技术无法达到批量生产目的的背景下，不断减小最小图形实现能力意味着成本的不断提高和成品率的下降。目前，以32nm平面管工艺为例，该技术接近了工艺的极限，会引入各种严重的短沟道效应，同时致使器件的关态电流增大、跨导减小等。在一个新工艺投入使用时，这种工艺所制造的半导体器件的栅介质可靠性测试是十分重要的课题。半导体器件栅介质层中的电子、空穴陷阱，即某些悬挂键或者说是缺陷，会导致器件的阈值电压漂移，开态电流减小，产生严重的负/正偏压温度不稳定性（NBTI/PBTI），同时增大栅漏电流，降低了器件的使用可靠性和使用寿命，因此针对介质层中的陷阱的研究测试可以为器件制造提供优化方案，同时针对陷阱的可靠性测试也是表征器件工作寿命的重要方式之一。
针对传统平面管器件的较为准确的陷阱测试方法主要是电荷泵测试，这种测试无法用于面积超小的半导体器件；而新型的器件，例如32nm体硅工艺器件，只有不足0.002平方微米的有效沟道面积。换句话说，在先进的工艺条件下，每个半导体器件所有的陷阱个数少了，如果采用针对传统平面管器件的电荷泵测试，测试只能在相对大一些的器件上进行，无法代表超小器件内陷阱的真实状况，且对超小器件直接进行电荷泵测试的话，测试结果将有很大的误差，所以经典的电荷泵测试无法应用在目前的新型器件上，尤其是22nm以下的工艺技术。目前，针对超小器件的栅介质陷阱数量/密度/位置的测试，业已成为集成电路制造中关注的焦点问题。
发明内容
本发明的目的是弥补现有技术的空白，提供一种利用泄漏通路产生的栅泄漏电流（gatecurrent through percolation paths）来测试超小面积半导体器件栅介质层中陷阱密度和二维的陷阱位置的方法。
本发明的技术方案如下：
一种半导体器件的栅介质层陷阱密度和位置的测试方法，所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积（有效沟道面积小于0.5平方微米）半导体器件栅介质层中陷阱密度和二维的陷阱位置，其特征在于，
A.首先，对半导体器件进行结构改造：如图1和图2所示，改造区域包含沟道区，栅介质层，源漏区域，和栅区；将栅区沿四个不同的方向做四端引出，引出端为A1，A2，B1，B2，这四个端口的末端都连接栅区，所以它们是有互联关系的；端口A1，A2沿着沟道方向，端口B1，B2沿着沟宽方向；
B.然后，执行如下步骤：
1)提取栅介质层中沿沟道方向靠近端口A1一侧的陷阱密度和分布：
-把两路测试电压信号分别接A1，A2端口，让B1，B2端口悬空；半导体器件的源漏悬空，不接任何电信号；电流表的一端接半导体器件的衬底，另一端接地，用以测量衬底电流；
-将A2端口接地，令A1端口电压为V1，从V1开始缓慢改变A1端口的电压，至V2，此时A1端为应力端；电压增加步长为Vstep1；当所测试半导体器件为n型晶体管时，V1，V2，Vstep1均取正值；当所测试半导体器件为p型晶体管时，V1，V2，Vstep1均取负值；
-在改变A1端口电压的时候，监测衬底电流Ib1；
2)提取栅介质层中沿沟道方向靠近端口A2一侧的陷阱密度和分布：
-把两路测试电压信号分别接A1，A2端口，让B1，B2端口悬空；半导体器件的源漏悬空，不接任何电信号；电流表的一端接半导体器件的衬底，另一端接地，用以测量衬底电流；
-将A1端口接地，令A2端口电压为V3，从V3开始缓慢改变A2端口的电压，至V4，此时A2端为应力端；电压增加步长为Vstep2；当所测试半导体器件为n型晶体管时，V3，V4，Vstep2均取负值；当所测试半导体器件为p型晶体管时，V3，V4，Vstep2均取正值；
-在改变A2端口电压的时候，监测衬底电流Ib2；
3)提取栅介质层中沿沟宽方向靠近端口B1一侧的陷阱密度和分布：
-将两路测试电压信号分别接B1，B2端口，让A1，A2端口悬空；半导体器件的源漏悬空，不接任何电信号；电流表的一端接半导体器件的衬底，另一端接地，用以测量衬底电流；
-将B2端口接地，令B1端口电压为V5，从V5开始缓慢改变B1端口的电压，至V6，此时B1端为应力端；电压增加步长为Vstep3；当所测试半导体器件为n型晶体管时，V5，V6，Vstep3均取正值；当所测试半导体器件为p型晶体管时，V5，V6，Vstep3均取负值；
-在改变B1端口电压的时候，监测衬底电流Ib3；
4)提取栅介质层中沿沟宽方向靠近端口B2一侧的陷阱密度和分布：
-将两路测试电压信号分别接B1，A2端口，让B1，B2端口悬空；半导体器件的源漏悬空，不接任何电信号；电流表的一端接半导体器件的衬底，另一端接地，用以测量衬底电流；
-将B1端口接地，令B2端口电压为V7，从V7开始缓慢改变B2端口的电压，至V8，此时B2端为应力端；电压增加步长为Vstep4；当所测试半导体器件为n型晶体管时，V7，V8，Vstep4均取负值；当所测试半导体器件为p型晶体管时，V7，V8，Vstep4均取正值；
-在改变B2端口电压的时候，监测衬底电流Ib4；
5)将Ib2拼接在Ib1尾部，得到IbL，将Ib4拼接在Ib3尾部，得到IbW，所得的IbL和IbW中包含了缺陷的信息；利用这两个电流IbL和IbW的导数的峰值，计算出半导体器件栅介质中的陷阱密度和二维的陷阱位置分布信息。
所述步骤1）中，V1的取值范围是0伏特～±0.2伏特；V2的取值范围是0伏特～±5伏特；Vstep1的取值范围是0伏特～±0.1伏特。
所述步骤2）中，V3的取值范围是0伏特～±0.2伏特；V4的取值范围是0伏特～±5伏特；Vstep2的取值范围是0伏特～±0.1伏特。
所述步骤3）中，V5的取值范围是0伏特～±0.2伏特；V6的取值范围是0伏特～±5伏特；Vstep3的取值范围是0伏特～±0.1伏特。
所述步骤4）中，V7的取值范围是0伏特～±0.2伏特；V8的取值范围是0伏特～±5伏特；Vstep4的取值范围是0伏特～±0.1伏特。
所述步骤5）中，计算半导体器件栅介质中的陷阱密度和二维的陷阱位置分布信息的方法如下：
-利用IbL的导数峰值个数统计出IbL中如图6（a）或6（b）中的台阶个数N（导数峰值个数等于台阶个数），每个台阶高度分别设为I1，I2，I3…IN，则沿沟道方向陷阱密度的计算公式为：
NL(x)=IbL×N/(I1+I2+…+IN)，
上式中x=V×L/(V2+V4)，其中V为如图6所示应力端电压，L为半导体器件的沟长，x代表沿沟道方向位置；
-利用IbW的导数峰值个数统计出IbW中的台阶个数M，每个台阶高度分别设为I1’，I2’，I3’…IM’，则沿沟宽方向陷阱密度的计算公式为：
NW(y)=IbW×M/(I1’+I2’+…+IM’)，
上式中y=V×W/(V6+V8)，其中V为如图6所示应力端电压，W为半导体器件的沟宽，y代表沿沟宽方向位置，M为IbW中台阶个数；
-结合NL(x)和NW(y)，做出如图7所示二维图，在栅介质层俯视图中记录了半导体栅介质层中二维的陷阱位置分布和密度信息；
不同台阶代表不同的泄漏通路，台阶的高度代表电流差。
本发明所提供的半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出小器件（有效沟道面积小于0.5平方微米）栅介质的质量情况，尤其适用于超小面积器件（有效沟道面积小于0.05平方微米）。这种测试方法可以得出栅介质在不同材料、不同工艺情况下的陷阱分布情况。本方法要求设备简单，测试结构简单，测试成本低廉；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试；操作与经典的可靠性测试（电荷泵）兼容，简单易操作，非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。
附图说明
图1为本发明实施例所测试的半导体器件沿沟道方向的剖面图。
图2为栅区和它的四个引出端俯视图。
图3为测试步骤1）～测试步骤4）中电流流动方向示意图。图3（a）为控制引出端A1，A2，将B1，B2悬空时栅中电流流动方向示意图，适用于测试步骤1）和2）。图3（b）为控制引出端B1，B2，将A1，A2悬空时栅中电流流动方向示意图，适用于测试步骤3）和4）。
图4为栅介质中的陷阱和泄漏通路示意图。
图5为当改变A1，A2，B1，B2口电压时栅介质中电场示意图和泄漏通路形成过程示意图。
图6为检测的衬底电流Ib1，Ib2，Ib3，Ib4示意图和电流导数示意图。
图7为综合沟道方向和沟宽方向陷阱信息求解二维的栅介质陷阱密度和陷阱位置示意图。
本发明图例中标号说明：
1-栅区；2-源端；3-漏端；4-栅介质层；5-沟道区；6-衬底；7-栅泄漏电流；8-栅内沟道方向电场；9-栅内沟宽方向电场；10-未被载流子占据的陷阱；11-被载流子占据的陷阱；12-栅区与栅介质层界面；13-栅介质层与沟道区界面；14-高低电场区边界；15-高电场区；16-低电场区；17-第一条通过泄漏通路的栅泄漏电流；18-第二条通过泄漏通路的栅泄漏电流；19-台阶状的栅泄漏电流；20-第一个台阶高度；21-近似于台阶状的栅泄漏电流；22-栅泄漏电流导数的峰值P1；23-栅泄漏电流导数的峰值P2；24-沟宽方向陷阱密度；25-沟道方向陷阱密度；26-陷阱密度较大区域S1；27-陷阱密度加大区域S2；28-栅介质层俯视图。
具体实施方式
下面结合附图，详细描述本发明的测试方法：
首先注意本测试方法需在一般的半导体器件上进行改造，栅区分别沿四个不同的方向做引出端A1，A2，B1，B2。由于这四个端口的连接线的末端都是栅区，所以它们是有互联关系的。端口A1，A2是沿着沟道方向的，而端口B1，B2沿着沟宽方向。如图1和图2所示。图1给出沿沟道方向的剖面图，图2为栅区和它的四个引出端俯视图。
测试步骤如下：
1）本测试步骤目的在于提取栅介质层中沿沟道方向靠近端口A1一侧的陷阱密度和分布。两路测试电压信号分别接A1，A2端口，B1，B2端口悬空。这样可以控制A1，A2，形成如图1中所示的栅中电流，栅中的载流子在电场作用下会激发出电子空穴对，一部分载流子在电场的作用下将渗入栅介质层，形成栅泄漏电流。栅泄漏电流随后会在电场作用下进入沟道区，最后从衬底流出。电流表一端接半导体器件的衬底，另一端接地，达到测量衬底电流，也就是栅泄漏电流的目的。（衬底电流等于栅泄漏电流）。半导体器件的源漏悬空，不接任何电信号，是为了保证上述经过沟道区的电流不被源漏吸走。
如图1所示，将栅引出端A1接地，此时A1端为应力端，令A1端口电压为V1，从V1开始缓慢增加或减少A1端口的电压，至V2。当所测试半导体器件为n型晶体管时，V1，V2，Vstep1取值范围统一取正号；当所测试半导体器件为p型晶体管时，V1，V2，Vstep1取值范围统一取负号。此时栅区电场方向如图3（a）中栅内沟道方向电场8所示。此时由于衬底接地，栅介质层中也会有比较强的电场，在这种电场作用下，未被载流子占据的陷阱10会俘获载流子形成如图4中被载流子占据的陷阱11，当这些被载流子占据的陷阱在栅介质层中连接成一条泄漏通路时，就会产生如图4所示的栅泄漏电流7。栅泄漏电流的流动路径是：从栅区经过栅与栅介质层的界面12，进入栅介质层，然后经过栅介质层与沟道区的界面13，流入沟道区，最后在电场作用下流入衬底。用Vstep1做步长，缓慢改变A1端口电压，测试栅介质层中电场强度变化如图5所示，图5（a）是A1端口电压较小时的示意图。A1和A2端口与衬底作用产生如图5（a）中所示的高电场区15和低电场区16，由高低电场区边界14分割。在高电场区中，陷阱俘获载流子形成被载流子占据的陷阱；而低电场区中的陷阱全部为未被载流子复活的陷阱。图5（b）是改变A1电压后产生了第一条栅泄漏电流。图5（c）是继续改变A1端口电压，形成第二条栅泄漏电流。如继续改变A1端口电压，可预测会有第三条，第四条，更多栅泄漏电流产生。应力端电压同时也代表了强电场在沟道与栅介质层界面的位置，如图5所示。
同时监测衬底电流Ib1（也就是总共的栅泄漏电流）。如果被测器件面积小于0.5平方微米，则会出现如图6（a）所示的电流形状。每一个Ib1的台阶都代表产生了一个新的泄漏通路。当改变A1端口电压时，栅泄漏电流上第一个台阶如图6（a）中第一个台阶高度20所示。如考虑实际测试中的外界干扰、器件不稳定性这类因素，Ib1的形状会近似地变化为图6（b）。对Ib1做微分，得到如图6（c）的图形，其中每个峰代表了在峰位置处有一条明显的栅泄漏电流。
2）本测试步骤目的在于提取栅介质层中沿沟道方向靠近端口A2一侧的陷阱密度和分布。两路测试电压信号分别接A1，A2端口，B1，B2端口悬空。
将A1端口接地，令A2端口电压为V3，从V3开始缓慢增加或减少A2端口的电压，至V4。电压增加步长为Vstep2。当所测试半导体器件为n型晶体管时，V3，V4，Vstep2取值范围统一取负号；当所测试半导体器件为p型晶体管时，V3，V4，Vstep2取值范围统一取正号。此步骤相当于左右颠倒高电场区域。
在改变A2端口电压的时候，检测衬底电流Ib2。详细过程和原理同步骤1）.
3）本测试步骤目的在于提取栅介质层中沿沟宽方向靠近端口B1一侧的陷阱密度和分布。两路测试电压信号分别接B1，B2端口，A1，A2端口悬空。此时B1端口为应力端，通过控制B1和B2得出沿沟宽方向的陷阱信息。将B2端口接地，令B1端口电压为V5，从V5开始缓慢增加或减少B1端口的电压，至V6。电压增加步长为Vstep3。当所测试半导体器件为n型晶体管时，V5，V6，Vstep3取值范围统一取正号；当所测试半导体器件为p型晶体管时，V5，V6，Vstep3取值范围统一取负号。此步骤中栅区电场方向如图3（b）中栅内沟道方向电场9所示。
在改变B1端口电压的时候，检测衬底电流Ib3。
4）本测试步骤目的在于提取栅介质层中沿沟宽方向靠近端口B2一侧的陷阱密度和分布。两路测试电压信号分别接B1，A2端口，B1，B2端口悬空。将B1端口接地，令B2端口电压为V7，从V7开始缓慢增加或减少B2端口的电压，至V8。电压增加步长为Vstep4。当所测试半导体器件为n型晶体管时，V7，V8，Vstep4取值范围统一取负号；当所测试半导体器件为p型晶体管时，V7，V8，Vstep4取值范围统一取正号。
在改变B2端口电压的时候，检测衬底电流Ib4。
5）通过控制每个步骤中的应力端电压，使Ib1，Ib2，Ib3和Ib4分别得到了沟道方向或沟宽方向一半的陷阱信息。将Ib2拼接在Ib1尾部，得到IbL，将Ib4拼接在Ib3尾部，得到IbW。所得的IbL和IbW中包含了所有陷阱的信息。
接下来利用IbL的导数峰值个数统计出IbL中如图6（a）或6（b）中的台阶个数（导数峰值个数等于台阶个数），这里设为N。N个台阶中，每个台阶高度分别设为I1，I2，I3…IN，可以计算出平均台阶高度为(I1+I2+…+IN)/N，利用步骤1）和步骤2）得到的IbL，可以得出沿沟道方向陷阱密度的计算公式如下：
NL(x)=IbL×N/(I1+I2+…+IN)
上式中x=V×L/(V2+V4)，其中V为如图6所示应力端电压，L为半导体器件的沟长。x代表沿沟道方向位置。
同理，可以计算出沿沟宽方向陷阱密度公式：
NW(y)=IbW×M/(I1’+I2’+…+IM’)
上式中y=V×W/(V6+V8)，其中V为如图6所示应力端电压，W为半导体器件的沟宽。y代表沿沟宽方向位置。其中M为IbW中台阶个数。
结合NL(x)和NW(y)，可做如图7所示二维图，在栅介质层俯视图28中记录了半导体栅介质层中二维的陷阱位置分布和密度信息，如沟宽方向陷阱密度24和沟道方向陷阱密度25定位了陷阱密度较大区域S126和陷阱密度加大区域S227。
本发明所提供的半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出小器件栅介质的质量情况，尤其适用于超小器件。本发明可得出栅介质各种不同材料、不同工艺下的陷阱分布情况。同时要求设备简单，测试结构简单，测试成本低廉，测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试；操作与经典的可靠性测试（电荷泵）兼容，简单易操作，非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。

Claims (6)

1.一种半导体器件的栅介质层陷阱密度和位置的测试方法，所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积半导体器件栅介质层中陷阱密度和二维的陷阱位置，其特征在于，
A.首先，对半导体器件进行结构改造：将栅区沿四个不同的方向做四端引出，引出端为A1，A2，B1，B2，这四个端口的末端都连接栅区；端口A1，A2沿着沟道方向，端口B1，B2沿着沟宽方向；
B.然后，执行如下步骤：
1)提取栅介质层中沿沟道方向靠近端口A1一侧的陷阱密度和分布：
-把两路测试电压信号分别接A1，A2端口，让B1，B2端口悬空；半导体器件的源漏悬空；电流表的一端接半导体器件的衬底，另一端接地，用以测量衬底电流；
-将A2端口接地，令A1端口电压为V1，从V1开始缓慢改变A1端口的电压，至V2，此时A1端为应力端；电压增加步长为Vstep1；当所测试半导体器件为n型晶体管时，V1，V2，Vstep1均取正值；当所测试半导体器件为p型晶体管时，V1，V2，Vstep1均取负值；
-在改变A1端口电压的时候，监测衬底电流Ib1；
2)提取栅介质层中沿沟道方向靠近端口A2一侧的陷阱密度和分布：
-把两路测试电压信号分别接A1，A2端口，让B1，B2端口悬空；半导体器件的源漏悬空；电流表的一端接半导体器件的衬底，另一端接地，用以测量衬底电流；
-将A1端口接地，令A2端口电压为V3，从V3开始缓慢改变A2端口的电压，至V4，此时A2端为应力端；电压增加步长为Vstep2；当所测试半导体器件为n型晶体管时，V3，V4，Vstep2均取负值；当所测试半导体器件为p型晶体管时，V3，V4，Vstep2均取正值；
-在改变A2端口电压的时候，监测衬底电流Ib2；
3)提取栅介质层中沿沟宽方向靠近端口B1一侧的陷阱密度和分布：
-将两路测试电压信号分别接B1，B2端口，让A1，A2端口悬空；半导体器件的源漏悬空；电流表的一端接半导体器件的衬底，另一端接地，用以测量衬底电流；
-将B2端口接地，令B1端口电压为V5，从V5开始缓慢改变B1端口的电压，至V6，此时B1端为应力端；电压增加步长为Vstep3；当所测试半导体器件为n型晶体管时，V5，V6，Vstep3均取正值；当所测试半导体器件为p型晶体管时，V5，V6，Vstep3均取负值；
-在改变B1端口电压的时候，监测衬底电流Ib3；
4)提取栅介质层中沿沟宽方向靠近端口B2一侧的陷阱密度和分布：
-将两路测试电压信号分别接B1，A2端口，让B1，B2端口悬空；半导体器件的源漏悬空；电流表的一端接半导体器件的衬底，另一端接地，用以测量衬底电流；
-将B1端口接地，令B2端口电压为V7，从V7开始缓慢改变B2端口的电压，至V8，此时B2端为应力端；电压增加步长为Vstep4；当所测试半导体器件为n型晶体管时，V7，V8，Vstep4均取负值；当所测试半导体器件为p型晶体管时，V7，V8，Vstep4均取正值；
-在改变B2端口电压的时候，监测衬底电流Ib4；
5)将Ib2拼接在Ib1尾部，得到IbL，将Ib4拼接在Ib3尾部，得到IbW，所得的IbL和IbW中包含了缺陷的信息；利用这两个电流IbL和IbW的导数的峰值，计算出半导体器件栅介质中的陷阱密度和二维的陷阱位置分布信息。
2.如权利要求1所述的测试方法，其特征在于，所述步骤1）中，V1的取值范围是0伏特～±0.2伏特；V2的取值范围是0伏特～±5伏特；Vstep1的取值范围是0伏特～±0.1伏特。
3.如权利要求1所述的测试方法，其特征在于，所述步骤2）中，V3的取值范围是0伏特～±0.2伏特；V4的取值范围是0伏特～±5伏特；Vstep2的取值范围是0伏特～±0.1伏特。
4.如权利要求1所述的测试方法，其特征在于，所述步骤3）中，V5的取值范围是0伏特～±0.2伏特；V6的取值范围是0伏特～±5伏特；Vstep3的取值范围是0伏特～±0.1伏特。
5.如权利要求1所述的测试方法，其特征在于，所述步骤4）中，V7的取值范围是0伏特～±0.2伏特；V8的取值范围是0伏特～±5伏特；Vstep4的取值范围是0伏特～±0.1伏特。
6.如权利要求1所述的测试方法，其特征在于，所述步骤5）中，计算半导体器件栅介质中的陷阱密度和二维的陷阱位置分布信息的方法如下：
-利用IbL的导数峰值个数统计出IbL中的台阶个数N，每个台阶高度分别设为I1，I2，I3…IN，则沿沟道方向陷阱密度的计算公式为：
NL(x)=IbL×N/(I1+I2+…+IN)，
上式中x=V×L/(V2+V4)，其中V为应力端电压，L为半导体器件的沟长，x代表沿沟道方向位置；
-利用IbW的导数峰值个数统计出IbW中的台阶个数M，每个台阶高度分别设为I1’，I2’，I3’…IM’，则沿沟宽方向陷阱密度的计算公式为：
NW(y)=IbW×M/(I1’+I2’+…+IM’)，
上式中y=V×W/(V6+V8)，其中V为应力端电压，W为半导体器件的沟宽，y代表沿沟宽方向位置，M为IbW中台阶个数；
-结合NL(x)和NW(y)，做出二维图，在栅介质层俯视图（28）中记录了半导体栅介质层中二维的陷阱位置分布和密度信息；
不同台阶代表不同的泄漏通路，台阶的高度代表电流差。
CN201110153759.XA 2011-06-09 2011-06-09 一种半导体器件的栅介质层陷阱密度和位置的测试方法 Active CN102353882B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110153759.XA CN102353882B (zh) 2011-06-09 2011-06-09 一种半导体器件的栅介质层陷阱密度和位置的测试方法
PCT/CN2012/071708 WO2012167636A1 (zh) 2011-06-09 2012-02-28 一种半导体器件的栅介质层陷阱密度和位置的测试方法
US13/879,967 US9018968B2 (en) 2011-06-09 2012-02-28 Method for testing density and location of gate dielectric layer trap of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110153759.XA CN102353882B (zh) 2011-06-09 2011-06-09 一种半导体器件的栅介质层陷阱密度和位置的测试方法

Publications (2)

Publication Number Publication Date
CN102353882A CN102353882A (zh) 2012-02-15
CN102353882B true CN102353882B (zh) 2014-02-19

Family

ID=45577482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110153759.XA Active CN102353882B (zh) 2011-06-09 2011-06-09 一种半导体器件的栅介质层陷阱密度和位置的测试方法

Country Status (3)

Country Link
US (1) US9018968B2 (zh)
CN (1) CN102353882B (zh)
WO (1) WO2012167636A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102353882B (zh) 2011-06-09 2014-02-19 北京大学 一种半导体器件的栅介质层陷阱密度和位置的测试方法
CN102832203B (zh) 2012-08-29 2014-10-08 北京大学 栅氧化层界面陷阱密度测试结构及测试方法
CN103367193B (zh) * 2013-07-24 2015-10-07 北京大学 栅氧化层陷阱密度及位置的测试方法及装置
CN103474369B (zh) * 2013-08-21 2016-01-20 北京大学 一种提取半导体器件栅介质层陷阱时间常数的方法
US9691861B2 (en) * 2014-01-07 2017-06-27 Mitsubishi Electric Research Laboratories, Inc. Method for analyzing discrete traps in semiconductor devices
WO2015161136A1 (en) 2014-04-17 2015-10-22 Femtometrix, Inc. Wafer metrology technologies
US9711596B2 (en) * 2014-06-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a semiconductor sheet interconnecting a source region and a drain region
US10551325B2 (en) 2014-11-12 2020-02-04 Femtometrix, Inc. Systems for parsing material properties from within SHG signals
CN108369186B (zh) * 2015-09-03 2022-05-27 加州理工学院 表征高k介质的光学系统以及方法
CN106596640B (zh) * 2016-11-24 2019-08-23 上海交通大学 基于热刺激电流的固体介质的陷阱深度与密度检测方法
CN107478977B (zh) * 2017-07-13 2019-12-06 中山大学 一种氧化物半导体薄膜晶体管陷阱态密度提取方法
CN107589361B (zh) * 2017-09-06 2020-10-02 中国工程物理研究院电子工程研究所 一种半导体器件的氧化层中陷阱能级分布的测量方法
EP3794335A4 (en) 2018-05-15 2022-03-02 Femtometrix, Inc. SECOND HARMONIC GENERATION (SHG) OPTICAL INSPECTION SYSTEM DESIGNS

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391668B1 (en) * 2000-05-01 2002-05-21 Agere Systems Guardian Corp. Method of determining a trap density of a semiconductor/oxide interface by a contactless charge technique
US7592828B2 (en) * 2005-12-30 2009-09-22 Dongbu Electronics Co., Ltd. Method and device of measuring interface trap density in semiconductor device
CN101593683A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 栅极及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519334A (en) * 1994-09-29 1996-05-21 Advanced Micro Devices, Inc. System and method for measuring charge traps within a dielectric layer formed on a semiconductor wafer
US7595204B2 (en) 2006-03-07 2009-09-29 Sematech, Inc. Methods and systems for determining trapped charge density in films
CN102053114B (zh) 2010-11-02 2012-12-12 北京大学 无衬底引出半导体器件的栅介质层陷阱密度的测试方法
US8803533B2 (en) * 2011-01-06 2014-08-12 University Of South Florida Noncontact determination of interface trap density for semiconductor-dielectric interface structures
CN102353882B (zh) 2011-06-09 2014-02-19 北京大学 一种半导体器件的栅介质层陷阱密度和位置的测试方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391668B1 (en) * 2000-05-01 2002-05-21 Agere Systems Guardian Corp. Method of determining a trap density of a semiconductor/oxide interface by a contactless charge technique
US7592828B2 (en) * 2005-12-30 2009-09-22 Dongbu Electronics Co., Ltd. Method and device of measuring interface trap density in semiconductor device
CN101593683A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 栅极及其形成方法

Also Published As

Publication number Publication date
US20130214810A1 (en) 2013-08-22
WO2012167636A1 (zh) 2012-12-13
US9018968B2 (en) 2015-04-28
CN102353882A (zh) 2012-02-15

Similar Documents

Publication Publication Date Title
CN102353882B (zh) 一种半导体器件的栅介质层陷阱密度和位置的测试方法
Rutherglen et al. Wafer-scalable, aligned carbon nanotube transistors operating at frequencies of over 100 GHz
Tessmann et al. Metamorphic HEMT MMICs and modules operating between 300 and 500 GHz
Ekanayake et al. Characterization of SOS-CMOS FETs at low temperatures for the design of integrated circuits for quantum bit control and readout
US7902820B2 (en) Method and apparatus for detecting spatially varying and time-dependent magnetic fields
Leuther et al. 35 nm mHEMT Technology for THz and ultra low noise applications
Masuda et al. An over-110-GHz InP HEMT flip-chip distributed baseband amplifier with inverted microstrip line structure for optical transmission system
CN102053114B (zh) 无衬底引出半导体器件的栅介质层陷阱密度的测试方法
CN103090977B (zh) 一种太赫兹信号检测装置
Pauka et al. Characterizing quantum devices at scale with custom cryo-CMOS
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN102945843B (zh) 检测结构和电阻测量方法
CN102543955B (zh) 晶圆级nbti测试结构
Zaslavsky et al. Impact ionization-induced bistability in CMOS transistors at cryogenic temperatures for capacitorless memory applications
CN103887194A (zh) 并行测试器件
Jubadi et al. Optimization of empirical modelling of advanced highly strained In0. 7Ga0. 3As/In0. 52Al0. 48As pHEMTs for low noise amplifier
Lundberg et al. Non-reciprocal Pauli spin blockade in a silicon double quantum dot
Griffith et al. A 206–294GHz 3-stage amplifier in 35nm InP mHEMT, using a thin-film microstrip environment
Mahmud Investigation of degradation in advanced analog MOS technologies
Mikolášek et al. Capacitance analysis of the structures with the a-Si: H (i)/c-Si (p) heterojunction for solar-cell applications
CN104576609A (zh) 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法
Li et al. 100 GHz+ gain-bandwidth differential amplifiers in a wafer scale heterogeneously integrated technology using 250 nm InP DHBTs and 130 nm CMOS
Sin et al. Electrical and structural characteristics of aged RF GaN HEMTs and irradiated high-power GaN HEMTs with protons and heavy ions
CN102213693B (zh) 无衬底引出半导体器件的栅介质层陷阱密度的测试方法
CN102386116B (zh) 一种提取有效栅极长度的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20150428

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20150428

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20150428

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University