CN103474369B - 一种提取半导体器件栅介质层陷阱时间常数的方法 - Google Patents

Abstract

本发明公开一种提取半导体器件栅介质层陷阱时间常数的方法，属于微电子器件可靠性领域。该方法首先初始化半导体器件中陷阱状态，使得陷阱最终状态为空状态；然后栅端施加DC信号或AC信号，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；将时间t1改为t2=t1+Δt，其他的条件不变，重复上一步骤，依次类推，进行N次测量得到t1、t1+Δt……t1+(N-1)Δt，N个时间点对应的漏端电流状态；随后进行滑动平均，计算得到(N-n)个时刻点对应的占据几率P；利用公式拟合得到陷阱的俘获时间常数与发射时间常数。

Description

一种提取半导体器件栅介质层陷阱时间常数的方法

技术领域

本发明属于微电子器件可靠性领域，涉及到小尺寸半导体器件栅介质层中陷阱时间常数的提取方法。

背景技术

随着半导体器件尺度的逐渐缩小，栅介质层中的陷阱个数逐渐减少，这使得陷阱的随机性行为越来越引起大家的重视，并且，小尺寸器件中单个陷阱所造成的电学特性的影响是远大于大尺寸器件中的陷阱的影响；在电路中会造成很严重的影响，比如，会造成一些逻辑电路的延时增加，静态随机存储器（SRAM）读取失效等，因此，研究小尺寸器件中的陷阱行为，全面的掌握陷阱的基本特性对于预测电路的退化特性以及电路的可靠性设计具有重要的意义。

对陷阱特性的描述主要有三个方面：陷阱俘获（电子或空穴）时间常数、陷阱发射（电子或者空穴）时间常数和陷阱引起的电学特性的退化幅值（以下简称陷阱幅值）。陷阱的每一次从空状态到占据状态的俘获时间与从占据状态到空状态的发射时间是具有随机性的，其服从指数分布，发射时间与俘获时间的均值就是发射时间常数与俘获时间常数；在栅电压较高时俘获时间常数较大而发射时间常数较小，在栅电压较低时发射时间常数较小而俘获时间常数较大；在不考虑外加电压变化以及其他陷阱耦合等因素影响的情况下陷阱引起的幅值是基本不变的，因此这使得在测试中很容易分辨出不同陷阱的作用。

由于陷阱的发射与俘获具有随机的性质，具有不可预测性，通常用统计的占据几率（或者发射几率）来对陷阱的行为进行表征。随着时间的增加，初始状态为空状态的陷阱的占据几率是指数增加的，初始状态为占据状态的陷阱的发射几率同样是指数增加的。对于陷阱时间常数的提取通常可以通过直接检测在一定栅电压下漏电流的状态，然后分别平均处在两种电流状态的时间长度即可对应到两个时间常数。对于一定的栅电压，可能出现两个时间常数量级相差较大的情况，这样采用上述办法就受限于测试时间与测试仪器的存储量而很难实现；然而这种情况也是重要的研究范畴，因此要通过其他有效的方法实现陷阱时间常数的测试，尤其要解决上述提到的问题，进而支撑对陷阱行为的研究。对此，目前的方法基本是通过测试得到多个时间点的占据几率，然后按照模型进行拟合得到时间常数；然而这种方法效率较低，大量的测试数据才能满足一定的精度要求，因此，提出满足精度要求的高效的测试与提取陷阱时间常数的方法是非常有必要的。

发明内容

本发明的目的在于提供一种高效率同时又能保证足够精度的半导体器件栅介质层陷阱时间常数的提取方法。

本发明的技术方案如下（针对陷阱初始状态为空状态，提取俘获时间常数的情况；测试过程所有步骤源端Vg与体端Vb始终处于接地信号，即零偏压）：

首先，初始化半导体器件中陷阱的状态：栅端、漏端取为地信号，即零偏压，保持足够长时间使得陷阱最终状态为空状态。

第二步，栅端施加电压信号Vg1，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流（Id）状态。由于在低电平陷阱很容易发射，如果观察到明显的跳变则说明在t1时间内发生了陷阱的俘获行为，记录为1,；如果没有观察到电流状态的跳变则记录为0。

第三步，按照第二步的方法，将时间t1改为t2=t1+Δt，其他的条件不变，检测漏端电流状态，记录状态1或者0。然后进行重复测试，除了应力时间不断的增加?t之外，其它的条件不变。在进行N次测量之后可以得到t1、t1+Δt……t1+(N-1)ΔtN个时间点分别对应的状态（1或者0）。

第四步，按时间顺序对N个1、0数值进行滑动平均，比如，第1个1、0数值到第n个1、0数值之和除以n，得到一个平均的占据几率作为这n个时刻点中间时刻的占据几率；然后第2个1、0数值到第n+11、0数值之和除以n作为该n个时刻点中间时刻的占据几率；依次类推进行计算，可得到N-n个时刻点对应的占据几率。

第五步，单陷阱占据几率随时间的变化的关系如下：

DC情况 $P=\frac{{\mathrm{\τ}}_e}{{\mathrm{\τ}}_e+{\mathrm{\τ}}_c}(1-\exp (-\frac{{\mathrm{\τ}}_e+{\mathrm{\τ}}_c}{{\mathrm{\τ}}_c{\mathrm{\τ}}_e}t))---\left(1\right)$

上述公式中，P为步骤四中得到的每个时刻点对应的占据几率，t为第二、第三步骤中施加信号时间。τ_c与τ_e分别对应DC信号下的陷阱的俘获时间常数与发射时间常数。根据之前测试得到的占据几率P以及分别对应的时间点即可拟合得到τ_c与τ_e，在这种情况下，拟合得到的τ_c值具有很高的精确性，拟合得到的τ_e是一个参考值(要测试τ_e的准确值，需要相反的信号设置，思路完全一样)。

同理，对于AC的情况，也可采用思路基本相同的方法，区别在于：

（1）在第二步、第三步中施加在栅端的为AC信号，在AC信号时间内具有整数个完整的信号周期，状态初始化与恢复检测状态阶段的信号设置是完全一样的。

（2）对于AC情况，其占据几率随时间的变化关系如下：

AC情况(占空比DF=0.5） $P=\frac{{\mathrm{\τ}}_{\mathrm{eL}}}{{\mathrm{\τ}}_{\mathrm{eL}}+{\mathrm{\τ}}_{\mathrm{cH}}}(1-\exp (-\frac{{\mathrm{\τ}}_{\mathrm{eL}}+{\mathrm{\τ}}_{\mathrm{cH}}}{2{\mathrm{\τ}}_{\mathrm{cH}}{\mathrm{\τ}}_{\mathrm{eL}}}t))---\left(2\right)$

在上述公式中，P为步骤四中得到的每个时刻点对应的占据几率，t为第二、第三步骤中施加信号时间。τ_cH与τ_eL分别对应AC信号下的陷阱处在高电平的俘获时间常数与处在低电平的发射时间常数，由于高电平的发射时间常数τ_eH要远大于低电平的发射时间常数τ_eL，而低电平的俘获时间常数τ_cL远大于高电平的俘获时间常数τ_cH，因此可以忽略τ_eH、τ_cL的影响。

然后利用AC情况对应的公式对测试结果进行拟合可以得到精度较高的AC信号高电平对应的俘获时间常数，同时得到的低电平对应的发射时间常数也具有一定的参考意义（AC情况低电平对应的发射时间常数的测试与提取过程与上述过程思路完全一致）。

本发明所提供的测试方法中，测试数据点可以较少，体现了测试的效率；滑动平均的方法对数据点进行处理得到对应时间点的占据几率，可以保证提取得到的时间常数满足研究所需精度；尤其是对于陷阱两个时间常数相差较大量级的情况，这种测试方法没有难点，测试仪器很容易满足要求；因此本方法对于研究不同因素对陷阱基本参数的影响提供了一个方便高效的的途径。

附图说明

图1是半导体四端器件示意图；

图2为测试DC情况栅介质层陷阱俘获时间常数过程中器件栅端与漏端所施加的时序信号的示意图，其中（a）为测试DC情况栅介质层陷阱俘获时间常数过程中器件栅端所施加的时序信号；（b）为测试DC情况栅介质层陷阱俘获时间常数过程中器件漏端所施加的时序信号；

图3为测试AC情况栅介质层陷阱俘获时间常数过程中器件栅端与漏端所施加的一个测试信号脉冲示意图，其中（a）为测试AC情况栅介质层陷阱俘获时间常数过程中器件栅端所施加的一个测试信号脉冲；（b）为测试AC情况栅介质层陷阱俘获时间常数过程中器件漏端所施加的一个测试信号脉冲；

图4为测试DC情况栅介质层陷阱发射时间常数过程中器件栅端与漏端所施加的时序信号的示意图，其中（a）为测试DC情况栅介质层陷阱发射时间常数过程中器件栅端所施加的时序信号；（b）为测试DC情况栅介质层陷阱发射时间常数过程中器件漏端所施加的时序信号；

图5为测试AC情况栅介质层陷阱发射时间常数过程中器件栅端与漏端所施加的一个测试信号脉冲示意图，其中（a）为测试AC情况栅介质层陷阱发射时间常数过程中器件栅端所施加的一个测试信号脉冲；（b）为测试AC情况栅介质层陷阱发射时间常数过程中器件漏端所施加的一个测试信号脉冲；

图6是检测漏端电流状态，判断陷阱是否发生俘获行为的漏端电流示意图，其中（a）对应漏端信号偏置，分为两个阶段；（b）对应的是施加在栅端的脉冲使得陷阱发生俘获行为的情况对应在检测阶段漏端电流的状态：有一个明显的跳变过程；（c）对应的是施加在栅端的脉冲没有使得陷阱发生俘获行为的情况对应在检测阶段漏端电流的状态；

图7是检测漏端电流状态，判断陷阱是否发生发射行为的漏端电流示意图，其中（a）对应漏端信号偏置，分为两个阶段；（b）对应的是施加在栅端的脉冲使得陷阱发生发射行为的情况对应在检测阶段漏端电流的状态：有一个明显的跳变过程；（c）对应的是施加在栅端的脉冲没有使得陷阱发生发射行为的情况对应在检测阶段漏端电流的状态；

图8是测试结果原始数据点示意图，其中（a）为N个0/1数据点的示意图；（b）为局部放大图。

具体实施方式

下面通过实施例并结合附图，详细描述本发明的测试方法：

测试步骤与数据处理方法如下：

测试部分（以下描述的测试步骤是N型器件在DC信号下测试与提取俘获时间常数的过程；源端和体端在测试过程中均接地信号，即零偏压，探针A与探针B分别接栅端与漏端）：

1）本步骤的目的在于初始化陷阱的状态，使得在施加高电平信号之前陷阱处于空状态。漏端信号电压为Vd0，栅端信号为Vg0。这里，Vd0与Vg0取为地信号，即零偏置，也就是说要保证器件处在未加任何应力的情况下足够的时间。由于在低电平状态下陷阱的发射时间常数非常小，因此本步骤的目的很容易实现。

2)本测试步骤的目的在于在器件栅端施加要研究的脉冲电平条件。初始化完成后，开始在栅端施加信号电压信号偏置Vg1，其中栅端施加的信号如图2（a）测试信号脉冲1中第一部分所示，高电平过程对应的总时间是t1。在栅端施加高电平信号偏置的过程中，漏端置于零偏置状态，如图2（b）所示。

3）本测试步骤的目的在于在栅端信号偏置条件去掉之后，通过一个恢复的过程，观察器件漏端电流Id是否跳变，如果产生跳变则说明在高电平阶段陷阱发生了俘获行为，如果没有则说明在之前一段高电平阶段内陷阱没有发生跳变或者发生了不止一次跳变，总之，需要记录的是在t1时刻时陷阱所处的状态。通常这一过程要持续较长时间，保证陷阱如果在高电平阶段发生了俘获行为一定会得到释放。具体到实际的操作过程中：探针A与探针B在栅端与漏端施加的电压信号在t1时转换为设定的恢复与检测状态的信号Vg2与Vd2，同时探针B还可以以10⁶-10⁸/s的采样率检测漏端电流Id的大小。在电流检测的过程中，如果观察到电流发生跳变，那么就可以记录：在t0时刻陷阱处在占据的状态，用“1”表示；如果没有观察到跳变现象则记录：在t0时刻陷阱处在未占据的状态，用“0”表示。

4）探针A与探针B重复进行步骤2）与3），不同之处仅在于探针A施加在栅端的电压信号时间由t1变为了t2，其中t2=t1+ΔT，同时探针B在漏端的电压信号时间也做相应地变化，如图2所示。相应地，最后记录的结果对应于t2时刻的“1”状态与“0”状态。然后依次进行重复的测试，所有信号只有时间每次递增Δt，其它均保持不变。这样重复N次之后就记录下了N个“0”“1”二进制数据，如图8所示。

数据处理方法部分：

5）在测试结束之后，得到N个按时间递增顺序排列的0/1，对这N个二进制数据进行滑动平均。具体的算法过程举例如下：第1个到第n个数相加然后除以n，得到在这n个数据对应的时间区域的平均的占据几率，把它作为该n个时刻中心点的占据几率。然后第2到n+1个点进行如上述一样的计算，得到的数据作为第2到n+1个数据对应的时间区域中心点的占据几率，依次类推进行计算，最终可以得到N-n个数据点对应的占据几率。

6）在DC情况下，陷阱的占据几率随时间的变化如公式（1）所示。根据步骤5)中所得到的N-n个时间点对用的占据几率的数据，按照公式（1）进行拟合，即可得到俘获时间常数τ_c与发射时间常数τ_e，其中前者有较高准确性，满足了测试目的。

以上是完整的测试与提取DC情况下栅介质层陷阱俘获时间常数的步骤，对于AC情况下高电平的俘获时间常数可以采用完全类似的方法进行测试与提取，差别只是在于探针A在栅端施加电压信号过程中由DC信号变为AC信号，其他的信号过程不变。另外一点，在最后进行数据拟合时，AC偏置下的占据几率的模型由公式（1）变为公式（2），最终可以得到精度较高的高电平的俘获时间常数。

上述方法针对的均是俘获时间常数的测试与提取过程，对于发射时间常数的测试与提取此方法同样适用，在栅端、漏端施加的DC/AC电压时序信号如图4、图5所示，数据处理与拟合过程与上述情况一致。

上面描述的实施例并非用于限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可做各种的更动和润饰，因此本发明的保护范围视权利要求范围所界定。

Claims (4)

1.一种提取半导体器件栅介质层陷阱时间常数的方法，具体步骤包括：

A.初始化半导体器件中陷阱的状态，使得陷阱最终状态为空状态；

B.栅端施加DC信号Vg1，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；

C.按照B步的方法，将时间t1改为t2＝t1+Δt，其他的条件不变，检测漏端电流状态，进行N次测量得到t1、t1+Δt……t1+(N-1)ΔtN个时间点分别对应的漏端电流状态；

D.根据漏端电流状态是否跳变得到N个0/1的记录，随后按时间顺序对N个0/1数值进行步长为n的滑动平均，计算得到N-n时刻点对应的占据几率P；

E.利用公式拟合得到τ_c与τ_e，分别对应DC信号下的陷阱的俘获时间常数与发射时间常数，公式中的t为步骤B和步骤C中施加信号时间。

2.如权利要求1所述的方法，其特征在于，步骤D中所述滑动平均是指，第1个0/1数值到第n个0/1数值之和除以n，得到一个平均的占据几率作为这n个时刻点中间时刻的占据几率；然后第2个0/1数值到第n+1个0/1数值之和除以n作为该n个时刻点中间时刻的占据几率；依次类推进行计算。

3.一种提取半导体器件栅介质层陷阱时间常数的方法，具体步骤包括：

A)初始化半导体器件中陷阱的状态，使得陷阱最终状态为空状态；

B)栅端施加AC信号，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；

C)按照G步的方法，将时间t1改为t2＝t1+Δt，其他的条件不变，检测漏端电流状态，进行N次测量得到t1、t1+Δt……t1+(N-1)ΔtN个时间点分别对应的漏端电流状态；

D)根据漏端电流状态是否跳变得到N个0/1的记录，随后按时间顺序对N个0/1数值进行步长为n的滑动平均，计算得到N-n时刻点对应的占据几率P；

E)利用公式拟合得到τ_cH与τ_eL，分别对应AC信号下的陷阱处在高电平的俘获时间常数与处在低电平的发射时间常数，公式中的t为步骤B)和步骤C)中施加信号时间。

4.如权利要求3所述的方法，其特征在于，步骤D)中所述滑动平均是指，第1个0/1数值到第n个0/1数值之和除以n，得到一个平均的占据几率作为这n个时刻点中间时刻的占据几率；然后第2个0/1数值到第n+1个0/1数值之和除以n作为该n个时刻点中间时刻的占据几率；依次类推进行计算。