CN105046171A - 一种基于波形叠加的硬件木马检测方法 - Google Patents

一种基于波形叠加的硬件木马检测方法 Download PDF

Info

Publication number
CN105046171A
CN105046171A CN201510463809.2A CN201510463809A CN105046171A CN 105046171 A CN105046171 A CN 105046171A CN 201510463809 A CN201510463809 A CN 201510463809A CN 105046171 A CN105046171 A CN 105046171A
Authority
CN
China
Prior art keywords
chip
power consumption
trojan horse
hardware trojan
detection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510463809.2A
Other languages
English (en)
Other versions
CN105046171B (zh
Inventor
陈吉华
吴志凯
李晓卫
史玉博
马卓
张明
乐大珩
何小威
隋强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201510463809.2A priority Critical patent/CN105046171B/zh
Publication of CN105046171A publication Critical patent/CN105046171A/zh
Application granted granted Critical
Publication of CN105046171B publication Critical patent/CN105046171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Investigating Or Analysing Biological Materials (AREA)

Abstract

一种基于波形叠加的硬件木马检测方法，其步骤为：S1：获取干净芯片作为参考；S2：从另一批次中抽取若干个芯片作为待测芯片；S3：获取干净芯片和待测芯片的功耗数据；S4：用待测芯片的功耗数据分别与干净芯片的功耗数据作差；S5：将经过步骤S4作差后得到的功耗数据的波形进行叠加处理；S6：根据步骤S5得到的处理结果进行判断；如果叠加后，某个周期的功耗特征得到了有效显化，超过设定的阈值，则说明待测芯片中可能存在硬件木马电路；反之，则证明待测芯片是正常的。本发明具有原理简单、操作简便、检测效率高、检测成本低等优点。

Description

一种基于波形叠加的硬件木马检测方法
技术领域
本发明主要涉及到芯片安全检测领域，特指一种基于波形叠加的用于硬件木马的检测方法。
背景技术
硬件木马（hardwaretrojan），是指对芯片底层硬件进行恶意篡改的无良电路。硬件木马电路通常规模较小，具有隐蔽性强、破坏力大、设计实施要求高、防护检测难度大等特点。硬件木马的植入方式灵活多变，可以在芯片的设计阶段植入，也可以在芯片的生产制造阶段植入，可以通过不可信的设计人员植入，可以由不可信的第三方提供的IP核或者EDA工具来植入，还可以由不可信的生产厂商来植入。而硬件木马一旦被触发，将会造成数据泄露、功能扰乱等安全威胁，甚至会造成系统崩溃，最终对使用者带来安全威胁。
近年来，随着硬件木马关注度的提高，硬件木马检测技术也得到了快速发展，主要包含反向解剖、功能测试、旁路分析以及专门性设计等检查手段。然而，这些方法通常有实施代价高、工作量大（例如反向解剖分析等），使得硬件木马检测成本相对较高，并且检测效率低。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种原理简单、操作简便、检测效率高、检测成本低的基于波形叠加的硬件木马检测方法。
为解决上述技术问题，本发明采用以下技术方案：
一种基于波形叠加的硬件木马检测方法，其步骤为：
S1：获取干净芯片作为参考；
S2：从另一批次中抽取若干个芯片作为待测芯片；
S3：获取干净芯片和待测芯片的功耗数据；
S4：用待测芯片的功耗数据分别与干净芯片的功耗数据作差；
S5：将经过步骤S4作差后得到的功耗数据的波形进行叠加处理；
S6：根据步骤S5得到的处理结果进行判断；
如果叠加后，某个周期的功耗特征得到了有效显化，超过设定的阈值，则说明待测芯片中存在硬件木马电路；
如果叠加后，功耗特征显化不明显，则增大叠加组数，再次进行判断；如果在增大叠加组数后，某个周期的功耗特征得到了显化，超过设定的阈值，则说明待测芯片中存在硬件木马电路；反之，则证明待测芯片是正常的。
作为本发明的进一步改进：所述步骤S1中，通过反向解剖的方法获取干净的、不含硬件木马电路的干净芯片作为参考。
作为本发明的进一步改进：所述步骤S1的具体步骤为：
S1.1：采取暴力手段对芯片进行解剖、染色，使芯片的硅片完全暴露出来；
S1.2：利用去层、染色技术还原芯片各层的物理图像，采用电子显微镜或者光学显微镜对还原后的物理图像逐层拍照，得到芯片的图像；
S1.3：通过对拍照得到的芯片图像进行拼接得到芯片各层的完整图像；
S1.4：采用逆向分析工具对各层图像进行整合得到完整的芯片版图图像；
S1.5：依据坐标对整合得到的芯片图像与原始GDSII版图进行校正；
S1.6：比对校正后的芯片图像与原始版图数据的一致性；如果完全一致，则可说明芯片是正常的；如果不一致，则要分析不一致是由于外因引起的，还是由电路里存在的可疑结构引起的。
作为本发明的进一步改进：所述步骤S2是在另一批次的芯片中随机抽取n个芯片作为待测芯片，n为大于或等于1的自然数。
作为本发明的进一步改进：所述步骤S6中叠加组数也设定为一个阈值。
作为本发明的进一步改进：所述叠加组数的阈值为不大于20组。
作为本发明的进一步改进：所述步骤S6中功耗特征得到显化的阈值为：显化到10mA以上达到可识别的量级。
与现有技术相比，本发明的优点在于：
本发明的基于波形叠加的硬件木马检测方法，原理简单、操作简便、易推广和使用，其首先采用反向解剖的方法获取Golden芯片作为参考，然后分别获取Golden芯片和待测芯片的功耗数据，最后通过功耗数据作差和波形叠加来进行硬件木马分析，从而大大提高了硬件木马的识别效率，并降低了检测成本。
附图说明
图1是本发明方法的流程示意图。
图2是本发明在具体应用实例中所采集到的Golden芯片与待测芯片的功耗波形示意图。
图3是本发明在具体应用实例中待测芯片与Golden芯片的功耗数据作差后得到的功耗波形示意图。
图4是本发明在具体应用实例中通过作差得到的功耗数据进行叠加处理之后得到的功耗波形示意图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图1所示，本发明的基于波形叠加的硬件木马检测方法，其步骤为：
S1：获取干净芯片作为参考；
即，可以通过反向解剖的方法获取干净的、不含硬件木马电路的干净芯片（Golden芯片）作为参考；
S2：从另一批次中抽取若干个芯片作为待测芯片；
由于同一批次的芯片安全情况相同，即全部含有硬件木马电路或者全部为正常芯片，而不同批次的芯片之间存在工艺偏差，为避免工艺偏差影响最终芯片安全与否的判断，在另一批次的芯片中随机抽取n个芯片作为待测芯片；
S3：获取干净芯片（Golden芯片）和待测芯片的功耗数据；即，可以模拟并收集Golden芯片和待测芯片的功耗信息。
S4：用待测芯片的功耗数据分别与干净芯片（Golden芯片）的功耗数据作差；
剔除异常值后，将采集到的待测芯片的功耗数据分别与采集到的Golden芯片的功耗数据作差。由于不同批次的芯片间存在工艺噪声，在芯片功耗数据获取的过程中也存在噪声的干扰，作差之后消除了算法级噪声的干扰，即去掉了全芯片中其他逻辑门的干扰；
S5：将经过步骤S4作差后得到的功耗数据的波形进行叠加处理；
即：将作差之后的功耗数据进行叠加，硬件木马电路只在特定的时刻才能被触发，如果芯片中存在硬件木马电路，在经过多次叠加之后，能够消除随机噪声的影响，而且芯片某个时刻的功耗特征将会得到显著显化；具体应用时，可以利用Matlab工具得到作差后的功耗数据的波形，并将这些功耗波形进行叠加处理。
S6：根据步骤S5得到的处理结果进行判断；
如果叠加后，某个周期的功耗特征得到了有效显化，如超过设定的阈值，则说明待测芯片中可能存在硬件木马电路；在具体应用时，可以设置显化到10mA以上达到可识别的量级；
如果叠加后，功耗特征显化不明显，则增大叠加组数，叠加组数也设定一个阈值（最多增大至20组），再次进行判断；如果在增大叠加组数后，某个周期的功耗特征得到了显化，如超过设定的阈值，则说明待测芯片中可能存在硬件木马电路；在具体应用时，可以设置显化到10mA以上达到可识别的量级。
反之，则可以证明待测芯片是正常的。
具体应用过程中，在步骤S1中，可以采用以下流程：
S1.1：采取一定的暴力手段对芯片进行解剖、染色，使芯片的硅片完全暴露出来；
S1.2：利用去层、染色等技术还原芯片各层的物理图像，采用电子显微镜或者光学显微镜对还原后的物理图像逐层拍照，得到芯片的图像；
S1.3：通过对拍照得到的芯片图像进行拼接得到芯片各层的完整图像；
S1.4：采用逆向分析工具对各层图像进行整合得到完整的芯片版图图像；
S1.5：依据坐标对整合得到的芯片图像与原始GDSII版图进行校正；
S1.6：比对校正后的芯片图像与原始版图数据的一致性，如果完全一致，则可说明芯片是正常的；如果不一致，则要详细这种分析不一致是由于灰尘、像素等外因引起的，还是由电路里存在的可疑结构引起的。
如图2所示，为在具体应用实例中所采集到的Golden芯片与待测芯片的功耗波形示意图。其中，黑色加粗的曲线表示Golden芯片的功耗波形（线条I），其他5条曲线表示随机抽取的待测芯片的功耗波形。通过观察图2所示的结果，可以发现待测芯片的功耗波形与Golden芯片的功耗波形存在差异，分析可知，这种差异可能是由噪声因素造成的，也可能是由电路里存在的硬件木马电路造成的。
如图3所示，为待测芯片与Golden芯片的功耗数据作差后得到的功耗波形示意图。通过作差处理消除了算法级噪声的干扰，图3所示的结果为电路里的噪声与可能存在的硬件木马电路共同作用的结果。
如图4所示，为作差得到的功耗数据进行叠加处理之后得到的功耗波形示意图。噪声对电路的影响是随机的，叠加之后可以消除随机噪声的干扰。通过观察图4所知的结果可以发现在4～6ns的时间内（实例芯片工作周期为2ns，功耗数据在1个周期内采样2000个数据点），电路的功耗特征得到了有效的显化，因此可以证明待测芯片中有硬件木马电路的存在。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (7)

1.一种基于波形叠加的硬件木马检测方法，其特征在于，步骤为：
S1：获取干净芯片作为参考；
S2：从另一批次中抽取若干个芯片作为待测芯片；
S3：获取干净芯片和待测芯片的功耗数据；
S4：用待测芯片的功耗数据分别与干净芯片的功耗数据作差；
S5：将经过步骤S4作差后得到的功耗数据的波形进行叠加处理；
S6：根据步骤S5得到的处理结果进行判断；
如果叠加后，某个周期的功耗特征得到了有效显化，超过设定的阈值，则说明待测芯片中存在硬件木马电路；
如果叠加后，功耗特征显化不明显，则增大叠加组数，再次进行判断；如果在增大叠加组数后，某个周期的功耗特征得到了显化，超过设定的阈值，则说明待测芯片中存在硬件木马电路；反之，则证明待测芯片是正常的。
2.根据权利要求1所述的基于波形叠加的硬件木马检测方法，其特征在于，所述步骤S1中，通过反向解剖的方法获取干净的、不含硬件木马电路的干净芯片作为参考。
3.根据权利要求2所述的基于波形叠加的硬件木马检测方法，其特征在于，所述步骤S1的具体步骤为：
S1.1：采取暴力手段对芯片进行解剖、染色，使芯片的硅片完全暴露出来；
S1.2：利用去层、染色技术还原芯片各层的物理图像，采用电子显微镜或者光学显微镜对还原后的物理图像逐层拍照，得到芯片的图像；
S1.3：通过对拍照得到的芯片图像进行拼接得到芯片各层的完整图像；
S1.4：采用逆向分析工具对各层图像进行整合得到完整的芯片版图图像；
S1.5：依据坐标对整合得到的芯片图像与原始GDSII版图进行校正；
S1.6：比对校正后的芯片图像与原始版图数据的一致性；如果完全一致，则可说明芯片是正常的；如果不一致，则要分析不一致是由于外因引起的，还是由电路里存在的可疑结构引起的。
4.根据权利要求1或2或3所述的基于波形叠加的硬件木马检测方法，其特征在于，所述步骤S2是在另一批次的芯片中随机抽取n个芯片作为待测芯片，n为大于或等于1的自然数。
5.根据权利要求1或2或3所述的基于波形叠加的硬件木马检测方法，其特征在于，所述步骤S6中叠加组数也设定为一个阈值。
6.根据权利要求5所述的基于波形叠加的硬件木马检测方法，其特征在于，所述叠加组数的阈值为不大于20组。
7.根据权利要求1或2或3所述的基于波形叠加的硬件木马检测方法，其特征在于，所述步骤S6中功耗特征得到显化的阈值为：显化到10mA以上达到可识别的量级。
CN201510463809.2A 2015-07-31 2015-07-31 一种基于波形叠加的硬件木马检测方法 Active CN105046171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510463809.2A CN105046171B (zh) 2015-07-31 2015-07-31 一种基于波形叠加的硬件木马检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510463809.2A CN105046171B (zh) 2015-07-31 2015-07-31 一种基于波形叠加的硬件木马检测方法

Publications (2)

Publication Number Publication Date
CN105046171A true CN105046171A (zh) 2015-11-11
CN105046171B CN105046171B (zh) 2018-11-30

Family

ID=54452704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510463809.2A Active CN105046171B (zh) 2015-07-31 2015-07-31 一种基于波形叠加的硬件木马检测方法

Country Status (1)

Country Link
CN (1) CN105046171B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974190A (zh) * 2016-05-16 2016-09-28 福建联迪商用设备有限公司 一种防止pos机被改装、植入木马程序盗取信息的方法
CN109002714A (zh) * 2018-06-26 2018-12-14 天津飞腾信息技术有限公司 基于功耗均值分析的关键节点硬件木马检测方法及装置
CN113900912A (zh) * 2021-12-10 2022-01-07 飞腾信息技术有限公司 测试方法、测试装置、计算机设备及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130019324A1 (en) * 2011-03-07 2013-01-17 University Of Connecticut Embedded Ring Oscillator Network for Integrated Circuit Security and Threat Detection
CN103198256A (zh) * 2012-01-10 2013-07-10 凹凸电子（武汉）有限公司 用于检测应用程序状态的检测系统及方法
CN103884980A (zh) * 2014-03-13 2014-06-25 工业和信息化部电子第五研究所 基于电源电流的硬件木马检测方法和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130019324A1 (en) * 2011-03-07 2013-01-17 University Of Connecticut Embedded Ring Oscillator Network for Integrated Circuit Security and Threat Detection
CN103198256A (zh) * 2012-01-10 2013-07-10 凹凸电子（武汉）有限公司 用于检测应用程序状态的检测系统及方法
CN103884980A (zh) * 2014-03-13 2014-06-25 工业和信息化部电子第五研究所 基于电源电流的硬件木马检测方法和系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
曹一江: "单片集成电路逆向分析解剖方法", 《哈尔滨理工大学学报》 *
魏佩等: "扫描电压对硬件木马检测影响分析", 《信息网络安全》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974190A (zh) * 2016-05-16 2016-09-28 福建联迪商用设备有限公司 一种防止pos机被改装、植入木马程序盗取信息的方法
CN109002714A (zh) * 2018-06-26 2018-12-14 天津飞腾信息技术有限公司 基于功耗均值分析的关键节点硬件木马检测方法及装置
CN113900912A (zh) * 2021-12-10 2022-01-07 飞腾信息技术有限公司 测试方法、测试装置、计算机设备及计算机可读存储介质
CN113900912B (zh) * 2021-12-10 2022-04-05 飞腾信息技术有限公司 测试方法、测试装置、计算机设备及计算机可读存储介质

Also Published As

Publication number Publication date
CN105046171B (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
Lin et al. A highly efficient bad data identification approach for very large scale power systems
CN103488941B (zh) 硬件木马检测方法及系统
Do Coutto Filho et al. Enhanced bad data processing by phasor-aided state estimation
CN108038853A (zh) 一种基于卷积神经网络和主动学习的瓷砖表面缺陷识别方法
CN108769079A (zh) 一种基于机器学习的Web入侵检测技术
CN107274393B (zh) 基于栅线检测的单晶硅太阳能电池片表面缺陷检测方法
CN105117646A (zh) 基于二维校准的硬件木马检测方法
CN111191740B (zh) 一种滚动轴承故障诊断方法
CN103471523B (zh) 一种拟南芥轮廓表型的检测方法
CN110414277B (zh) 基于多特征参数的门级硬件木马检测方法
CN105046171A (zh) 一种基于波形叠加的硬件木马检测方法
Wang et al. Hardware Trojan detection based on ELM neural network
CN108052840A (zh) 基于神经网络的硬件木马检测方法
CN107480561A (zh) 基于少态节点遍历的硬件木马检测方法
CN106815532A (zh) 一种基于距离测度分布的硬件木马检测判别方法
CN106845287A (zh) 基于多参数相关性的硬件木马检测方法
CN102799813A (zh) 一种基于puf的硬件木马检测系统
CN107358248A (zh) 一种提高跌倒检测系统精度的方法
CN107480466A (zh) 基因组数据存储方法及电子设备
CN107958154A (zh) 一种恶意软件检测装置及方法
CN103310122B (zh) 一种并行随机采样一致方法及其装置
CN105807204B (zh) 基于频谱细化的硬件木马检测方法
CN110866899A (zh) 基于静态热图的无母本芯片硬件木马检测方法及装置
CN109002714A (zh) 基于功耗均值分析的关键节点硬件木马检测方法及装置
CN110135161B (zh) 一种硬件木马的在片检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant