KR100683384B1 - 반도체 소자의 계면 전하포획 밀도 측정 방법 - Google Patents
반도체 소자의 계면 전하포획 밀도 측정 방법 Download PDFInfo
- Publication number
- KR100683384B1 KR100683384B1 KR1020050134764A KR20050134764A KR100683384B1 KR 100683384 B1 KR100683384 B1 KR 100683384B1 KR 1020050134764 A KR1020050134764 A KR 1020050134764A KR 20050134764 A KR20050134764 A KR 20050134764A KR 100683384 B1 KR100683384 B1 KR 100683384B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- pulse
- pumping current
- charge pumping
- charge
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 얇은 게이트 산화막을 가진 반도체 소자의 계면 전하포획 밀도를 측정하는 방법에 관한 것으로, 측정에 필요한 파라미터를 호스트 컴퓨터에 입력하고, 측정 파라미터를 통해 펄스 발생기에 펄스 조건을 설정한 후, 펄스 발생기에서 만들어진 특정 주파수의 펄스를 게이트에 인가한다. 벌크로부터 전하 펌핑 전류를 측정하고, 설정된 주파수에 도달할 때까지 주파수를 변경하면서 주파수별 전하 펌핑 전류 측정을 반복한다. 주파수별로 측정된 전하 펌핑 전류로부터 게이트 터널링 누설전류를 제거한 주파수별 순수 전하 펌핑 전류를 산출하고, 이로부터 계면 전하포획 밀도를 산출한다. 이를 통해 정확하고 신뢰도가 높은 데이터를 얻을 수 있다.
계면 전하포획 밀도, 전하 펌핑 전류, 펄스 주파수
Description
도 1은 본 발명에 이용되는 전하 펌핑 전류 측정 장치의 구성도.
도 2는 본 발명의 실시예에 따른 계면 전하포획 밀도 측정 방법의 흐름도.
도 3은 각 주파수별 고 레벨 게이트 전압과 전하 펌핑 전류의 관계를 나타내는 그래프.
도 4는 펄스 주파수와 계면 전하포획 밀도의 관계를 나타내는 그래프.
<도면에 사용된 참조 번호의 설명>
10: 웨이퍼 11: 소스/드레인
12: 게이트 13: 벌크
14: 펄스 발생기 15: 분배기
16: 펄스 17: 전류계
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 얇은 게이트 산화막을 가진 반도체 소자의 계면 전하포획 밀도를 측정하는 방법에 관한 것이다.
반도체 기술이 지속적으로 발전하면서 게이트 길이는 점점 줄어들고 게이트 산화막의 두께는 점점 얇아지고 있다. 이에 따라 반도체 소자의 특성도 영향을 받을 수밖에 없다. 그 중의 하나가 실리콘 기판과 게이트 산화막 계면의 전하포획 밀도(interface trap density)이다.
일반적으로 게이트 산화막을 성장시킬 때 실리콘 원자와 산소 원자 사이에 충분한 결합이 이루어지지 못함으로써, 실리콘 기판과 게이트 산화막 사이의 계면에는 산소 원자가 부족한 상태의 댕글링 본드(dangling bond)가 발생하게 된다. 댕글링 본드는 트랜지스터가 동작할 때 쉽게 전자를 끌어당겨 결합함으로써 게이트 산화막 계면의 전하포획 밀도를 증가시킨다. 이로 인하여 게이트 산화막의 막질이 떨어지거나 구동 전류가 감소하여 반도체 소자의 특성이 나빠지게 된다.
전통적으로 게이트 산화막 아래의 표면 상태(surface state)를 측정하기 위한 방법으로 전하 펌핑 검사법(charge pumping test)이 이용되고 있다. 그리고 이 검사를 이용하여 얻은 데이터로부터 계면 전하포획 밀도를 산출한다. 그런데 매우 얇은 게이트 산화막을 가지는 소자에 기존의 방법을 적용할 경우, 게이트 터널링 누설전류(gate tunneling leakage current), 양자 기계적 효과(quantum mechanical effect) 등으로 인하여 계면 전하포획 밀도를 과도 산출하는 오류를 범하게 된다.
따라서 본 발명의 목적은 얇은 게이트 산화막을 가진 반도체 소자에서 계면 전하포획 밀도를 보다 정확하게 측정, 산출하고자 하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성을 가지는 계면 전하포획 밀도 측정 방법을 제공한다.
본 발명에 따른 계면 전하포획 밀도 측정 방법은, 측정에 필요한 파라미터를 호스트 컴퓨터에 입력하는 단계와, 측정 파라미터를 통해 펄스 발생기에 펄스 조건을 설정하는 단계와, 펄스 발생기에서 만들어진 특정 주파수의 펄스를 게이트에 인가하는 단계와, 벌크로부터 전하 펌핑 전류를 측정하는 단계와, 설정된 주파수에 도달할 때까지 주파수를 변경하면서 주파수별로 전하 펌핑 전류의 측정을 반복하는 단계와, 주파수별로 측정된 전하 펌핑 전류로부터 게이트 터널링 누설전류를 제거한 주파수별 순수 전하 펌핑 전류를 산출하는 단계와, 산출된 주파수별 순수 전하 펌핑 전류로부터 계면 전하포획 밀도를 산출하는 단계를 포함하여 구성된다.
본 발명의 계면 전하포획 밀도 측정 방법에서, 측정 파라미터는 게이트 폭과 길이, 펄스의 베이스 전압, 펄스의 초기 피크 전압, 펄스의 최종 피크 전압, 펄스 주파수, 펄스 폭을 포함할 수 있다. 또한, 펄스 조건은 펄스 주파수의 특정 값을 포함할 수 있다.
본 발명의 계면 전하포획 밀도 측정 방법에서, 주파수별 순수 전하 펌핑 전류를 산출하는 단계는 상기 주파수별 순수 전하 펌핑 전류를 산출하는 단계는 다음 식
(여기서, Icp(f1), Icp(f2)는 제1 주파수와 제2 주파수에서 각각 측정된 전하 펌핑 전류, Itunneling은 누설전류, Icp0(f1), Icp0(f2)는 누설전류의 영향을 제거한 순수 전하 펌핑 전류)
을 이용할 수 있고, 계면 전하포획 밀도를 산출하는 단계는 다음 식
(여기서, Nit는 계면 전하포획 밀도, Icp는 전하 펌핑 전류 산출값, f는 주파수, Ag는 게이트의 면적, q는 전하량)
을 이용할 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 1은 본 발명에 이용되는 전하 펌핑 전류 측정 장치의 구성도이다.
도 1을 참조하면, 측정 장치는 웨이퍼(10)의 소스/드레인(11)을 접지하고 벌크(13, bulk)에 전류계(17)를 연결한 상태에서 고정 베이스 전압(fixed base voltage)을 가지는 펄스(16)를 게이트(12)에 인가한다. 이에 따라 게이트 채널은 축적상태(accumulation)와 반전상태(inversion) 사이에서 동작하면서 전하 펌핑 전류(charge pumping current; Icp)를 발생시킨다. 이 전류를 벌크(13)로부터 측정한다.
펄스(16)는 고정된 저 레벨 게이트 전압(즉, 베이스 전압)과 증가하는 고 레벨 게이트 전압(즉, 피크 전압)을 가지며 펄스 발생기(14, pulse generator, 예컨대 HP8110A)로부터 만들어진다. 펄스 발생기(14)에서 만들어진 펄스(16)는 분배기(15, selector, 예컨대 HP16440A)에서 제어하여 측정시 필요한 시간만큼만 인가한다. 즉, 분배기(15)는 스위치 역할을 한다. 한편, 도면에 도시되지는 않았지만, 웨이퍼(10)가 놓이는 프로브 스테이션(probe station)과, 전반적인 제어를 담당하는 호스트 컴퓨터도 측정 장치의 일부를 구성한다.
이어서, 계면 전하포획 밀도 측정 방법에 대하여 도면을 참조하며 설명한다. 도 2는 본 발명의 실시예에 따른 계면 전하포획 밀도 측정 방법의 흐름도이다.
도 1과 도 2를 참조하면, 먼저 측정에 필요한 파라미터(parameter)를 호스트 컴퓨터에 입력한다. 측정 파라미터는 예컨대, 게이트 폭과 길이(즉, 게이트 면적), 펄스의 베이스 전압, 펄스의 초기 피크 전압, 펄스의 최종 피크 전압, 펄스 주파수, 펄스 폭 등을 포함한다. 호스트 컴퓨터에 입력된 측정 파라미터를 이용하여 펄 스 발생기(14)에 펄스 조건을 설정한다. 이때의 펄스 조건에는 펄스 주파수의 특정 값이 포함된다.
펄스 발생기(14)에서는 설정된 특정 주파수의 펄스(16)가 만들어지며, 분배기(15)를 작동하여 게이트(12)에 특정 주파수의 펄스(16)를 인가한다. 그리고 벌크(13)로부터 전하 펌핑 전류(Icp)를 측정한 후 분배기(15)를 정지한다. 전하 펌핑 전류의 측정은 여러 주파수별로 반복하여 수행한다. 측정하고자 하는 펄스 주파수는 미리 설정되어 있으며, 설정된 주파수에 도달할 때까지 주파수를 변경하면서 전하 펌핑 전류의 측정을 반복한다. 이렇게 하여 각 주파수별로 전하 펌핑 전류의 측정값을 얻는다.
그런데 측정된 전하 펌핑 전류값은 게이트 터널링 누설전류도 포함된 값이다. 따라서 이를 제거하기 위하여 아래의 수학식 1에 의하여 주파수별 전하 펌핑 전류를 산출한다.
위 식에서 Icp(f1), Icp(f2)는 제1 주파수와 제2 주파수에서 각각 측정된 전하 펌핑 전류를 나타낸다. 또한, Itunneling은 누설전류이고, Icp0(f1), Icp0(f2)는 누설전류의 영향을 제거한 순수 전하 펌핑 전류이다.
위 식에서와 같이 2개의 주파수에서 각각 전하 펌핑 전류를 측정하고 이를 차감하여 순수 전하 펌핑 전류를 산출한다. 예를 들어, 2MHz 측정 전류값에서 1MHz 측정 전류값을 빼면 터널링 전류를 제거한 1MHz의 순수 전류값이 된다. 이와 같은 산출식이 가능한 이유는 전하 펌핑 전류가 주파수에 비례하기 때문이다. 이렇게 하여 산출된 주파수별 전하 펌핑 전류가 도 3에 예시되어 있다. 도 3은 각 주파수별 고 레벨 게이트 전압과 전하 펌핑 전류의 관계를 나타내는 그래프이다.
이어서 전하 펌핑 전류의 산출값으로부터 아래의 수학식 2에 의하여 계면 전하포획 밀도를 산출한다.
위 식에서 Icp는 수학식 1에 의하여 Icp(f2)에서 Icp(f1)를 차감하여 산출된 전하 펌핑 산출값, f는 펄스 발생기(14)에서 인가되는 주파수의 변동값, Ag는 게이트의 면적, q는 전하량이다.
수학식 2로부터 구해진 계면 전하포획 밀도를 주파수 변화에 따라 나타낸 그래프가 도 4이다. 여기서 중요한 점은 주파수가 달라지더라도 계면 전하포획 밀도는 일정해야 한다는 것이다. 하지만, 종래의 측정 방법들은 얇은 게이트 산화막을 대상으로 측정하였을 때 주파수가 낮을수록 계면 전하포획 밀도값을 과도 산출하는 오류를 범하거나 측정 불가능한 상태가 종종 발생하고 있다. 이에 비하여 본 발명은 도 4에서 보는 바와 같이 주파수에 상관없이 정확한 결과값을 얻을 수 있다.
이상 설명한 바와 같이, 본 발명은 얇은 게이트 산화막을 가진 반도체 소자 에서 계면 전하포획 밀도를 측정, 산출할 때 정확하고 신뢰도가 높은 데이터를 얻을 수 있는 장점이 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (5)
- 측정에 필요한 파라미터를 호스트 컴퓨터에 입력하는 단계;상기 측정 파라미터를 통해 펄스 발생기에 펄스 조건을 설정하는 단계;상기 펄스 발생기에서 만들어진 특정 주파수의 펄스를 게이트에 인가하는 단계;벌크로부터 전하 펌핑 전류를 측정하는 단계;설정된 주파수에 도달할 때까지 주파수를 변경하면서 주파수별로 전하 펌핑 전류의 측정을 반복하는 단계;주파수별로 측정된 전하 펌핑 전류로부터 게이트 터널링 누설전류를 제거한 주파수별 순수 전하 펌핑 전류를 산출하는 단계; 및산출된 주파수별 순수 전하 펌핑 전류로부터 계면 전하포획 밀도를 산출하는 단계;를 포함하는 계면 전하포획 밀도 측정 방법.
- 제1항에 있어서,상기 측정 파라미터는 게이트 폭과 길이, 펄스의 베이스 전압, 펄스의 초기 피크 전압, 펄스의 최종 피크 전압, 펄스 주파수, 펄스 폭을 포함하는 것을 특징으로 하는 계면 전하포획 밀도 측정 방법.
- 제1항에 있어서,상기 펄스 조건은 상기 전하 펌핑 전류를 측정하기 위해 상기 펄스 발생기로부터 인가된 펄스 주파수의 특정 값을 포함하는 것을 특징으로 하는 계면 전하포획 밀도 측정 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134764A KR100683384B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 계면 전하포획 밀도 측정 방법 |
US11/646,806 US7592828B2 (en) | 2005-12-30 | 2006-12-27 | Method and device of measuring interface trap density in semiconductor device |
US12/542,316 US20090309624A1 (en) | 2005-12-30 | 2009-08-17 | Method and Device of Measuring Interface Trap Density in Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134764A KR100683384B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 계면 전하포획 밀도 측정 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100683384B1 true KR100683384B1 (ko) | 2007-02-15 |
Family
ID=38106491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050134764A KR100683384B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 계면 전하포획 밀도 측정 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7592828B2 (ko) |
KR (1) | KR100683384B1 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080096292A1 (en) * | 2006-10-20 | 2008-04-24 | Texas Instruments Incorporated | Method for measuring interface traps in thin gate oxide MOSFETs |
CN102053114B (zh) * | 2010-11-02 | 2012-12-12 | 北京大学 | 无衬底引出半导体器件的栅介质层陷阱密度的测试方法 |
CN102353882B (zh) | 2011-06-09 | 2014-02-19 | 北京大学 | 一种半导体器件的栅介质层陷阱密度和位置的测试方法 |
CN102540040A (zh) * | 2011-10-21 | 2012-07-04 | 上海华力微电子有限公司 | 一种电导法量测界面态密度的改进方法 |
CN102832203B (zh) * | 2012-08-29 | 2014-10-08 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
CN103474369B (zh) * | 2013-08-21 | 2016-01-20 | 北京大学 | 一种提取半导体器件栅介质层陷阱时间常数的方法 |
EP3132467A4 (en) | 2014-04-17 | 2017-11-01 | Femtometrix, Inc. | Wafer metrology technologies |
CN104198570B (zh) * | 2014-09-10 | 2016-08-17 | 国家电网公司 | 反向偏压下测量短路电流衰减计算陷阱参数的装置和方法 |
EP3218924B1 (en) | 2014-11-12 | 2020-02-12 | Femtometrix, Inc. | Systems for parsing material properties from within shg signals |
US10989664B2 (en) * | 2015-09-03 | 2021-04-27 | California Institute Of Technology | Optical systems and methods of characterizing high-k dielectrics |
KR20210021308A (ko) | 2018-05-15 | 2021-02-25 | 펨토매트릭스, 인코포레이티드. | 제2고조파 발생(shg) 광학 검사 시스템 설계 |
CN110208684B (zh) * | 2019-07-08 | 2021-04-06 | 西安太乙电子有限公司 | 一种用于cmos型集成电路延寿试验中的寿命评估方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950001973A (ko) * | 1993-06-08 | 1995-01-04 | 이시다 아키라 | 반도체 웨이퍼의 전하 측정방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3943442A (en) * | 1974-11-11 | 1976-03-09 | Nasa | Method and apparatus for measurement of trap density and energy distribution in dielectric films |
JP2690908B2 (ja) * | 1987-09-25 | 1997-12-17 | 株式会社日立製作所 | 表面計測装置 |
US6391668B1 (en) * | 2000-05-01 | 2002-05-21 | Agere Systems Guardian Corp. | Method of determining a trap density of a semiconductor/oxide interface by a contactless charge technique |
US6844604B2 (en) * | 2001-02-02 | 2005-01-18 | Samsung Electronics Co., Ltd. | Dielectric layer for semiconductor device and method of manufacturing the same |
US6894517B2 (en) * | 2002-10-17 | 2005-05-17 | United Microelectronics Corp. | Method for monitoring oxide quality |
US7132878B2 (en) * | 2004-11-18 | 2006-11-07 | Chartered Semiconductor Manufacturing Ltd. | Charge pump current source |
US7472322B1 (en) * | 2005-05-31 | 2008-12-30 | Integrated Device Technology, Inc. | On-chip interface trap characterization and monitoring |
-
2005
- 2005-12-30 KR KR1020050134764A patent/KR100683384B1/ko not_active IP Right Cessation
-
2006
- 2006-12-27 US US11/646,806 patent/US7592828B2/en not_active Expired - Fee Related
-
2009
- 2009-08-17 US US12/542,316 patent/US20090309624A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950001973A (ko) * | 1993-06-08 | 1995-01-04 | 이시다 아키라 | 반도체 웨이퍼의 전하 측정방법 |
Non-Patent Citations (1)
Title |
---|
1019950001973 |
Also Published As
Publication number | Publication date |
---|---|
US7592828B2 (en) | 2009-09-22 |
US20070152673A1 (en) | 2007-07-05 |
US20090309624A1 (en) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100683384B1 (ko) | 반도체 소자의 계면 전하포획 밀도 측정 방법 | |
US7535246B2 (en) | Computing the characteristics of a field-effect-transistor (FET) | |
US6335630B2 (en) | Contactless method for measuring total charge of an oxide layer on a semiconductor wafer using corona charge | |
US7859289B2 (en) | Method for measuring interface traps in thin gate oxide MOSFETS | |
US5905384A (en) | Method for testing semiconductor element | |
CN110988639B (zh) | 一种恒定电场应力偏压温度不稳定性的测试方法和装置 | |
US6198301B1 (en) | Method for determining the hot carrier lifetime of a transistor | |
US7472322B1 (en) | On-chip interface trap characterization and monitoring | |
Berens et al. | A straightforward electrical method to determine screening capability of GOX extrinsics in arbitrary, commercially available SiC MOSFETs | |
KR100707585B1 (ko) | Mos 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법 | |
US5760594A (en) | Contamination monitoring using capacitance measurements on MOS structures | |
US7548067B2 (en) | Methods for measuring capacitance | |
US7295022B2 (en) | Method and system for automatically determining electrical properties of a semiconductor wafer or sample | |
Stradiotto et al. | On the fly characterization of charge trapping phenomena at GaN/dielectric and GaN/AlGaN/dielectric interfaces using impedance measurements | |
KR100707586B1 (ko) | Mos 트랜지스터 소자의 게이트 산화막 정전용량 특성측정 방법 | |
US11703537B2 (en) | Method and apparatus for analysis of interface state of MIS-HEMT device | |
US7106087B2 (en) | Method and apparatus for evaluating semiconductor device | |
JP2007220944A (ja) | 半導体ウエーハの評価方法 | |
JPH03132052A (ja) | Mis界面評価法及び装置 | |
Hernandez et al. | A virtual instrument design for low-cost charge-pumping characterization of integrated mosfets | |
Ryan et al. | On the contribution of bulk defects on charge pumping current | |
JP2004191272A (ja) | Mis型半導体層装置の評価方法 | |
KR100818051B1 (ko) | 유효채널 측정장치 및 유효채널 측정방법 | |
JPH08298274A (ja) | 半導体素子の界面準位密度の横方向分布の評価方法 | |
TW556300B (en) | Direct determination of interface traps in MOSFET's |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110120 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |