CN102945843B - 检测结构和电阻测量方法 - Google Patents

检测结构和电阻测量方法 Download PDF

Info

Publication number
CN102945843B
CN102945843B CN201210507132.4A CN201210507132A CN102945843B CN 102945843 B CN102945843 B CN 102945843B CN 201210507132 A CN201210507132 A CN 201210507132A CN 102945843 B CN102945843 B CN 102945843B
Authority
CN
China
Prior art keywords
source region
metal connecting
detection
region
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210507132.4A
Other languages
English (en)
Other versions
CN102945843A (zh
Inventor
吴亚贞
楼颖颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210507132.4A priority Critical patent/CN102945843B/zh
Publication of CN102945843A publication Critical patent/CN102945843A/zh
Application granted granted Critical
Publication of CN102945843B publication Critical patent/CN102945843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

检测结构和电阻测量方法。本发明提供的检测结构，用于检测阱区的注入、源区的注入和接触孔形成采用同一块光罩经同一道光刻工艺形成的沟槽式MOS的电阻，设置在所述沟槽式MOS的外围区域，包括两种结构，根据金属连线的距离的不同来分别测量了阱区和源区注入使用同一块光罩和同一道光刻工艺的沟槽式MOS的薄层电阻，具体是将相邻两个金属连线之间的距离设置为大于和小于等于检测源区扩散距离的2倍，而由于是与沟槽式MOS采用相同工艺形成，故测得的电阻可以分别等效为所述沟槽式MOS的阱区薄层电阻和源区薄层电阻。

Description

检测结构和电阻测量方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种检测结构和电阻测量方法。
背景技术
沟槽型MOS(trench MOS)晶体管作为一种新型垂直结构器件，是在VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)的基础上发展起来的，两者均属于高元胞密度器件。但该结构与前者相比有许多性能优点：如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度。同时由于沟槽型MOS的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。
在现有技术中，阱区注入、源区注入以及接触孔形成这三道工艺是三个步骤完成的；具体地说，在根据现有技术的沟槽型MOS晶体管制造方法中，依次执行沟槽的光刻与刻蚀、栅极结构的形成、层间电介质(Inter Layer Dielectrics)的沉积及接触孔形成前的光刻与刻蚀、阱区注入、源区注入、接触孔形成、以及金属光刻与刻蚀等步骤。但是，由于阱区注入、源区注入以及接触孔形成这三道工艺是三个步骤完成的，所以需要三块光罩来完成这三道工艺。
发明人在研究过程中探索发现，传统的工艺过程复杂，若将某些光刻工艺统一为一道，也是能够获得合适的沟槽式MOS。那么随之而来的这种沟槽式MOS的电阻测量也会发生变化
对于需要三块光罩来完成三道工艺形成的沟槽式MOS，现有技术中是通过离子注入的阱层(body IMP)和源层(source IMP)分别测量阱区薄层电阻(Rs_body，薄层电阻Rs也称方块电阻)和源区薄层电阻(Rs_source)。但是，这是对于检测阱区注入、检测源区注入以及接触孔形成这三道工艺是三个步骤完成的晶体管而言的，对于改变了制造工艺获得的沟槽式MOS而言，其电阻无法采用该方法进行测量。
发明内容
本发明所要解决的技术问题是，克服以上不足，提供了一种检测结构和电阻测量方法。
为了解决上述技术问题，本发明提供一种检测结构，用于检测阱区的注入、源区的注入和接触孔形成采用同一块光罩经同一道光刻工艺形成的沟槽式MOS的电阻，所述检测结构位于所述沟槽式MOS的外围区域，其特征在于，包括：衬底，位于所述衬底上的多个相连的检测阱区，位于所述检测阱区中的检测源区、金属连线和重掺杂区，所述金属连线贯通所述检测源区与所述重掺杂区连通；所述相邻两个金属连线之间的距离大于所述检测源区扩散距离的2倍。
可选的，对于所述的检测结构，还包括检测接触孔，所述金属连线形成在所述检测接触孔中。
可选的，对于所述的检测结构，所述检测源区掺杂有砷。
可选的，对于所述的检测结构，所述检测阱区掺杂有硼。
本发明提供一种检测结构，用于检测阱区的注入、源区的注入和接触孔形成采用同一块光罩经同一道光刻工艺形成的沟槽式MOS的电阻，所述检测结构位于所述沟槽式MOS的外围区域，其特征在于，包括：衬底，位于所述衬底上的多个相连的检测阱区，位于所述检测阱区中的检测源区、金属连线和重掺杂区，所述金属连线贯通所述检测源区与所述重掺杂区连通；所述相邻两个金属连线之间的距离小于等于所述检测源区扩散距离的2倍。
可选的，对于所述的检测结构，还包括检测接触孔，所述金属连线形成在所述检测接触孔中。
可选的，对于所述的检测结构，所述检测源区掺杂有砷。
可选的，对于所述的检测结构，所述检测阱区掺杂有硼。
本发明提供一种如上所述的检测结构进行电阻测量的方法，
在所述金属连线上形成金属垫，并接通测试电路；
若相邻两个金属连线之间的距离大于所述检测源区扩散距离的2倍，则测得的电阻为所述沟槽式MOS的阱区薄层电阻；
若相邻两个金属连线之间的距离小于等于所述检测源区扩散距离的2倍，则测得的电阻为所述沟槽式MOS的源区薄层电阻。
本发明提供的检测结构，具体包括两种结构，即将相邻两个金属连线之间的距离大于和小于等于检测源区扩散距离的2倍，以分别测试检测阱区的薄层电阻值和检测源区的薄层电阻值；也即根据金属连线的距离的不同来分别测量了阱区和源区注入使用同一块光罩和同一道光刻工艺的沟槽式MOS的薄层电阻值。
附图说明
图1是本发明实施例一的检测结构的示意图；
图2是本发明实施例二的检测结构的示意图。
具体实施方式
以下结合附图和具体实施例对本发明检测结构和电阻测量方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供一种检测结构，其针对这样的一种沟槽式MOS：包括：衬底，所述衬底例如可以为N型衬底，位于所述衬底上的外延层，在此可以为N型外延层，所述外延层中具有多个阱区，所述阱区可以为P型阱区，例如可以掺杂有硼(B)，位于相邻阱区之间的栅极结构，位于所述阱区中的重掺杂区、金属连线和源区，其中，所述重掺杂区为P型重掺杂(P+)，所述源区为N+区，例如可以掺杂有砷(As)，所述金属连线形成于接触孔中，所述金属连线贯通所述源区与所述重掺杂区连通，以形成欧姆接触；所述沟槽式MOS的阱区的注入、源区的注入和接触孔的形成采用同一块光罩经同一道光刻工艺形成。由此形成的沟槽式MOS的制造过程大大简化，优化了制造工艺。
针对上述沟槽式MOS，本发明提供一种检测结构，位于所述沟槽式MOS的外围区域，具体的，请参考图1，包括：衬底100，位于所述衬底100上的外延层101，在所述外延层101中形成有多个相连的检测阱区102，位于所述检测阱区102中的检测源区105、金属连线104和重掺杂区103，所述金属连线104形成于接触孔中，所述金属连线104贯通所述检测源区105与所述重掺杂区103连通，以形成欧姆接触；所述相邻两个金属连线104之间的距离L大于所述检测源区105扩散距离d的2倍，显然的，由于金属连线104位于检测阱区102中，则L也必然小于两个检测阱区的扩散距离。
需要说明的是，本检测结构式独立于所述沟槽式MOS，是专门设置的测试结构，但是整个工艺是基于沟槽式MOS的工艺，也就是用和器件完全一样的工艺，因此，各层的材料、成分等与所述沟槽式MOS相同，例如，所述衬底100可以为N型衬底，所述外延层101可以为N型外延层，所述检测阱区102可以为P型阱区，例如可以掺杂有硼(B)，所述重掺杂区103可以为P型重掺杂(P+)，所述检测源区105为N+区，例如可以掺杂有砷(As)。因此利用该测试结构能够检测出所需的电阻。
针对所述的检测结构，进行电阻测试的方法为：在所述金属连线104上形成金属垫107，并接通测试电路；
在此由于相邻两个金属连线104之间的距离L大于所述检测源区105扩散距离的d的2倍，因此在这里是重掺杂区103之间导通，则测得的电阻为所述沟槽式MOS的阱区薄层电阻。
实施例二
在所述沟槽式MOS外围还设置有另一结构的测试结构，请参考图2，其与实施例一的测试结构的区别在于：所述相邻两个金属连线104之间的距离L小于等于所述检测源区105扩散距离d的2倍。
针对所述的检测结构，进行电阻测试的方法为：在所述金属连线104上形成金属垫107，并接通测试电路；
在此由于相邻两个金属连线104之间的距离L小于等于所述检测源区105扩散距离d的2倍，因此在这里是检测源区105之间导通，则测得的电阻为所述沟槽式MOS的源区薄层电阻。
结合实施例一和实施例二，就能够完成对所述沟槽式MOS的电阻的测量工作。
本发明提供的检测结构，用于检测阱区的注入、源区的注入和接触孔形成采用同一块光罩经同一道光刻工艺形成的沟槽式MOS的电阻，设置在所述沟槽式MOS的外围区域，包括两种结构，根据金属连线的距离的不同来分别测量了阱区和源区注入使用同一块光罩和同一道光刻工艺的沟槽式MOS的薄层电阻，具体是将相邻两个金属连线之间的距离设置为大于和小于等于检测源区扩散距离的2倍，而由于是与沟槽式MOS采用相同工艺形成，故测得的电阻可以分别等效为所述沟槽式MOS的阱区薄层电阻和源区薄层电阻。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (9)

1.一种检测结构，用于检测阱区的注入、源区的注入和接触孔形成采用同一块光罩经同一道光刻工艺形成的沟槽式MOS的电阻，所述检测结构位于所述沟槽式MOS的外围区域，其特征在于，包括：衬底，位于所述衬底上的多个相连的检测阱区，位于所述检测阱区中的检测源区、金属连线和重掺杂区，所述金属连线贯通所述检测源区并与所述重掺杂区连通；相邻两个金属连线之间的距离大于所述检测源区扩散距离的2倍。
2.如权利要求1所述的检测结构，其特征在于，还包括检测接触孔，所述金属连线形成在所述检测接触孔中。
3.如权利要求1所述的检测结构，其特征在于，所述检测源区掺杂有砷。
4.如权利要求1所述的检测结构，其特征在于，所述检测阱区掺杂有硼。
5.一种检测结构，用于检测阱区的注入、源区的注入和接触孔形成采用同一块光罩经同一道光刻工艺形成的沟槽式MOS的电阻，所述检测结构位于所述沟槽式MOS的外围区域，其特征在于，包括：衬底，位于所述衬底上的多个相连的检测阱区，位于所述检测阱区中的检测源区、金属连线和重掺杂区，所述金属连线贯通所述检测源区并与所述重掺杂区连通；相邻两个金属连线之间的距离小于等于所述检测源区扩散距离的2倍。
6.如权利要求5所述的检测结构，其特征在于，还包括检测接触孔，所述金属连线形成在所述接触孔中。
7.如权利要求5所述的检测结构，其特征在于，所述检测源区掺杂有砷。
8.如权利要求5所述的检测结构，其特征在于，所述检测阱区掺杂有硼。
9.一种如权利要求1～8中任一项所述的检测结构进行电阻测量的方法，其特征在于，
在所述金属连线上形成金属垫，并接通测试电路；
若相邻两个金属连线之间的距离大于所述检测源区扩散距离的2倍，则测得的电阻为所述沟槽式MOS的阱区薄层电阻；
若相邻两个金属连线之间的距离小于等于所述检测源区扩散距离的2倍，则测得的电阻为所述沟槽式MOS的源区薄层电阻。
CN201210507132.4A 2012-11-30 2012-11-30 检测结构和电阻测量方法 Active CN102945843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210507132.4A CN102945843B (zh) 2012-11-30 2012-11-30 检测结构和电阻测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210507132.4A CN102945843B (zh) 2012-11-30 2012-11-30 检测结构和电阻测量方法

Publications (2)

Publication Number Publication Date
CN102945843A CN102945843A (zh) 2013-02-27
CN102945843B true CN102945843B (zh) 2016-12-21

Family

ID=47728773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210507132.4A Active CN102945843B (zh) 2012-11-30 2012-11-30 检测结构和电阻测量方法

Country Status (1)

Country Link
CN (1) CN102945843B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383938B (zh) * 2013-07-31 2015-12-23 中航（重庆）微电子有限公司 沟槽式功率mos器件接触孔电阻检测结构
CN103367330A (zh) * 2013-07-31 2013-10-23 上海宏力半导体制造有限公司 功率半导体器件的测试结构及其制造方法
CN104764932B (zh) * 2014-01-07 2017-10-24 北大方正集团有限公司 一种mos管阱电阻的测量装置及测量方法
WO2018008071A1 (ja) * 2016-07-04 2018-01-11 三菱電機株式会社 太陽電池セルの評価用基板および太陽電池セルの評価方法
FR3063385B1 (fr) * 2017-02-28 2019-04-26 Stmicroelectronics (Rousset) Sas Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
CN112885813B (zh) * 2021-01-15 2023-05-30 西安微电子技术研究所 一种场效应晶体管的接触孔链电阻的监控结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933020A (en) * 1996-10-16 1999-08-03 Vlsi Technology, Inc. Parasitic resistance measuring device
CN1695252A (zh) * 2001-11-21 2005-11-09 通用半导体公司 具有增加的导通电阻的沟槽mosfet器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268883B1 (ko) * 1998-09-23 2000-12-01 김영환 반도체 소자의 테스트 패턴
US7217976B2 (en) * 2004-02-09 2007-05-15 International Rectifier Corporation Low temperature process and structures for polycide power MOSFET with ultra-shallow source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933020A (en) * 1996-10-16 1999-08-03 Vlsi Technology, Inc. Parasitic resistance measuring device
CN1695252A (zh) * 2001-11-21 2005-11-09 通用半导体公司 具有增加的导通电阻的沟槽mosfet器件

Also Published As

Publication number Publication date
CN102945843A (zh) 2013-02-27

Similar Documents

Publication Publication Date Title
CN102945843B (zh) 检测结构和电阻测量方法
CN103151268B (zh) 一种垂直双扩散场效应管及其制造工艺
CN105070759A (zh) Nldmos器件及其制造方法
US20130307609A1 (en) Hall Effect Device
CN103681883A (zh) 肖特基垫垒二极管及其制造方法
CN105576025A (zh) 一种浅沟槽半超结vdmos器件及其制造方法
CN105932064B (zh) 沟槽栅功率mosfet及制造方法
KR20140086785A (ko) Ｆｉｎｆｅｔ 호환가능 공정을 위한 디커플링 캐패시터
CN103354237B (zh) 半导体器件
CN104701355B (zh) 逆导型igbt半导体器件及制造方法
CN102543957A (zh) Soi体接触mos晶体管的测试结构及测试方法
CN102142383B (zh) 阱区位置检测方法
CN103579296B (zh) 半导体装置及其制造方法
CN103515414B (zh) 晶体管装置及其制造方法
CN204088304U (zh) 半导体测试结构
CN104518021A (zh) 一种vdmos器件元胞结构及其制作方法
CN103633149B (zh) 恒流二极管及其制造方法
CN103779416A (zh) 一种低vf的功率mosfet器件及其制造方法
CN108878402A (zh) 半导体测试结构及晶体管漏电的测试方法
CN102683377A (zh) 一种双漏极型cmos磁场感应晶体管及其制作方法
CN208336233U (zh) 能提高耐压能力的半导体器件终端结构
CN203721734U (zh) 一种低vf的功率mosfet器件
CN202948930U (zh) 一种半导体器件
CN206524309U (zh) 半导体测试结构
CN205508821U (zh) Cmos器件测试结构及cmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140430

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140430

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant