CN103633149B - 恒流二极管及其制造方法 - Google Patents

恒流二极管及其制造方法 Download PDF

Info

Publication number
CN103633149B
CN103633149B CN201310671492.2A CN201310671492A CN103633149B CN 103633149 B CN103633149 B CN 103633149B CN 201310671492 A CN201310671492 A CN 201310671492A CN 103633149 B CN103633149 B CN 103633149B
Authority
CN
China
Prior art keywords
doped region
doped
current regulator
regulator diode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310671492.2A
Other languages
English (en)
Other versions
CN103633149A (zh
Inventor
王英杰
徐敏杰
崔建
丁伯继
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Integrated Circuit Co Ltd
Priority to CN201310671492.2A priority Critical patent/CN103633149B/zh
Publication of CN103633149A publication Critical patent/CN103633149A/zh
Application granted granted Critical
Publication of CN103633149B publication Critical patent/CN103633149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种恒流二极管，包括：衬底；形成于所述衬底上的外延层；形成于所述衬底和外延层之间的第一掺杂区；形成于所述外延层中的第二掺杂区、第三掺杂区和第四掺杂区；形成于所述第三掺杂区表面的第一正电极和形成于所述第二掺杂区表面和第四掺杂区表面的第二正电极；形成于所述衬底背面的负电极；其中，所述第三掺杂区和第四掺杂区之间具有若干在第一方向上并排排列的所述第二掺杂区；所述第一掺杂区与所述第二掺杂区接触。本发明还提供一种恒流二极管的制造方法。在本发明提供的恒流二极管及其制造方法中，形成了侧栅加下栅JFET结构的恒流二极管，其恒定电流值主要取决于第二掺杂区的间距，恒流性能好。

Description

恒流二极管及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种恒流二极管及其制造方法。
背景技术
恒流二极管(CurrentRegulativeDiode，简称CRD)是近年来问世的半导体恒流器件，正向导通，反向截止是二极管的正向特性。其中，恒流二极管在正向工作时存在一个恒流区，在此区域内输出的电流基本不随电压而改变。恒流二极管只有两个电极，很方便并联扩展电流，串联扩展电压。由于恒流二极管的恒流性能好、结构简单、使用方便、成本低廉，因此广泛应用于LED、半导体激光器，以及其他需要恒电流供电驱动的场合。
恒流二极管是利用栅漏短接的结型场效应管工作的，一般采用平面沟道JFET结构。请参考图1和图2，其中，图1是现有技术的恒流二极管的结构俯视图，图2是图1沿A-A’线的剖面示意图。平面沟道JFET结构的恒流二极管100包括：衬底10，所述衬底10采用高掺杂的N型半导体材料(N+)；形成于所述衬底10上的外延层11，所述外延层11采用低掺杂的N型半导体材料(N-)；形成于所述外延层11中的栅极12、源极13、漏极14，形成于所述栅极12、源极13、漏极14上的表面电极16，一般的，恒流二极管100还包括隔离区等必要结构。其中，栅极12为P型(P+)，源极13和漏极14都为N型(N+)，栅极12的表面和漏极14的表面通过表面电极16短接在一起。
如图1所示，在现有技术的平面沟道JFET结构的恒流二极管100中，栅极12包围源极13，漏极14包围栅极12，栅极12、源极13、漏极14之间通过外延层11实现电性隔离。当在恒流二极管100上施加正向电压时，电流I’从源极13，经栅极12下方的外延层11(沟道区)，流向与栅极12短接的漏极14，再通过表面电极16，经过隔离区流向衬底10，如图2所示。恒流二极管100的恒定电流值主要由N型外延层11的厚度、N型外延层11的电阻率和栅级12的结深决定。然而，由于N型外延层11受到N型衬底自掺杂的影响，外延厚度及浓度的均匀性都比较差，因此N型外延层11的电阻率、外延厚度的均匀性较差。同时，由于外延层11的电阻率不均匀又导致栅级12的结深不均匀，造成恒定电流值的均匀性较差，影响了恒流二极管100的成品率。
可见，平面沟道JFET结构的恒流二极管100的电流值的差异比较大，因此产品的成品率比较低。
因此，如何改善现有技术中恒流二极管的电流值的均匀性已经成为本领域技术人员亟需解决的技术问题。
发明内容
本发明的目的在于提供一种恒流二极管及其制造方法，以提高现有的恒流二极管的电流值的均匀性。
为解决上述技术问题，本发明提供一种恒流二极管，所述恒流二极管包括：衬底；形成于所述衬底上的外延层；形成于所述衬底和外延层之间的第一掺杂区；形成于所述外延层中的第二掺杂区、第三掺杂区和第四掺杂区；形成于所述第三掺杂区表面的第一正电极和形成于所述第二掺杂区表面和第四掺杂区表面的第二正电极；形成于所述衬底背面的负电极；
其中，所述第三掺杂区和第四掺杂区之间具有多个在第一方向上并排排列的所述第二掺杂区；
所述第一掺杂区与所述第二掺杂区接触，所述第二掺杂区的表面通过所述第二正电极与所述第四掺杂区的表面导通；
所述第一掺杂区和第二掺杂区均为第一导电型，所述第三掺杂区和第四掺杂区均为第二导电型，所述第一导电型与所述第二导电型的导电类型相反。
优选的，在所述的恒流二极管中，所述恒流二极管还包括两个第五掺杂区，所述第五掺杂区形成于所述外延层中，并与所述第一掺杂区接触，两个所述第五掺杂区与多个所述第二掺杂区在第一方向上并排排列，所述第三掺杂区和第二掺杂区设置于两个所述第五掺杂区之间。
优选的，在所述的恒流二极管中，相邻的所述第二掺杂区之间的距离相等。
优选的，在所述的恒流二极管中，所述第四掺杂区与所述衬底接触。
优选的，在所述的恒流二极管中，所述外延层上设置有绝缘层，所述绝缘层位于所述第二掺杂区和第四掺杂区的上面。
优选的，在所述的恒流二极管中，所述衬底的材料采用高掺杂的N型硅衬底，所述外延层的材料采用低掺杂的N型硅，所述第一掺杂区和第二掺杂区均为P型导电型，所述第三掺杂区和第四掺杂区均为N型导电型。
优选的，在所述的恒流二极管中，所述衬底的材料采用高掺杂的P型硅衬底，所述外延层的材料采用低掺杂的P型硅，所述第一掺杂区和第二掺杂区均为N型导电型，所述第三掺杂区和第四掺杂区均为P型导电型。
本发明还提供了一种恒流二极管的制造方法，所述恒流二极管的制造方法包括：
提供一衬底；
在所述衬底上形成第一掺杂区；
在所述第一掺杂区和衬底的表面形成外延层；
在所述外延层中形成第四掺杂区；
在形成有第四掺杂区的外延层中依次形成第二掺杂区和第三掺杂区；
在所述第三掺杂区的表面形成第一正电极，在所述第二掺杂区和第四掺杂区的表面形成第二正电极；
在所述衬底的背面形成负电极；
其中，所述第三掺杂区和第四掺杂区之间具有多个在第一方向上并排排列的所述第二掺杂区；
所述第一掺杂区与所述第二掺杂区接触，所述第二掺杂区的表面通过所述第二正电极与所述第四掺杂区的表面连接；
所述第一掺杂区和第二掺杂区均为第一导电型，所述第三掺杂区和第四掺杂区均为第二导电型，所述第一导电型与所述第二导电型的导电类型相反。
优选的，在所述的恒流二极管的制造方法中，所述制造方法还包括：在所述外延层中形成两个第五掺杂区，所述第五掺杂区与所述第一掺杂区接触，两个所述第五掺杂区与多个所述第二掺杂区在第一方向上并排排列，所述第三掺杂区和第二掺杂区设置于两个所述第五掺杂区之间。
优选的，在所述的恒流二极管的制造方法中，相邻的所述第二掺杂区之间的距离相等。
优选的，在所述的恒流二极管的制造方法中，所述第四掺杂区与所述衬底接触。
优选的，在所述的恒流二极管的制造方法中，形成第三掺杂区之后，形成正电极和负电极之前，还包括：在所述外延层上形成绝缘层，所述绝缘层位于所述第二掺杂区和第四掺杂区的上面。
优选的，在所述的恒流二极管的制造方法中，所述衬底的材料采用高掺杂的N型硅衬底，所述外延层的材料采用低掺杂的N型硅，所述第一掺杂区和第二掺杂区均为P型导电型，所述第三掺杂区和第四掺杂区均为N型导电型。
优选的，在所述的恒流二极管的制造方法中，所述衬底的材料采用高掺杂的P型硅衬底，所述外延层的材料采用低掺杂的P型硅，所述第一掺杂区和第二掺杂区均为N型导电型，所述第三掺杂区和第四掺杂区均为P型导电型。
与现有技术相比，本发明提供的恒流二极管及其制造方法具有以下优点：
1.在本发明提供的恒流二极管及其制造方法中，所述第三掺杂区和第四掺杂区之间具有多个在第一方向上并排排列的所述第二掺杂区，所述第一掺杂区与所述第二掺杂区接触，从而形成了侧栅加下栅JFET结构的恒流二极管，与现有技术相比，当在所述恒流二极管上施加正向电压时，电流从第三掺杂区(源极)，经所述第二掺杂区之间的外延层，流向所述第四掺杂区(漏极)，因此，所述恒流二极管的恒定电流值主要取决于第二掺杂区的间距，所以，所述恒流二极管恒流性能好。
2.在本发明提供的恒流二极管及其制造方法中，所述恒流二极管还包括两个第五掺杂区，所述第五掺杂区形成于所述外延层中，并与所述第一掺杂区接触，两个所述第五掺杂区与多个所述第二掺杂区在第一方向上并排排列，所述第三掺杂区和第二掺杂区设置于两个所述第五掺杂区之间,当在所述恒流二极管上施加正向电压时，所述第五掺杂区防止电流从经并排的所述第二掺杂区以外的外延层(并排的所述第二掺杂区的侧边)流向所述第四掺杂区(漏极)，进一步提高所述恒流二极管的恒流性能。
附图说明
图1是现有技术的恒流二极管的结构俯视图；
图2是图1沿A-A’线的剖面示意图；
图3是本发明实施例的恒流二极管的结构俯视图；
图4是图3沿B-B’线的剖面示意图；
图5是图3沿C-C’线的剖面示意图；
图6是本发明实施例的恒流二极管的制造流程图；
图7-图14是本发明实施例的恒流二极管的制造过程中器件结构的示意图。
具体实施方式
下面将结合示意图对本发明的恒流二极管及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种恒流二极管，包括：为解决上述技术问题，本发明提供一种恒流二极管，所述恒流二极管包括：衬底；形成于所述衬底上的外延层；形成于所述衬底和外延层之间的第一掺杂区；形成于所述外延层中的第二掺杂区、第三掺杂区和第四掺杂区；形成于所述第三掺杂区表面的第一正电极和形成于所述第二掺杂区表面和第四掺杂区表面的第二正电极；形成于所述衬底背面的负电极；其中，所述第三掺杂区和第四掺杂区之间具有多个在第一方向上并排排列的所述第二掺杂区；所述第一掺杂区与所述第二掺杂区接触。所述恒流二极管的恒定电流值主要取决于第二掺杂区的间距，提高所述恒流二极管的恒流性能。
根据本发明的核心思想，本发明还提供一种恒流二极管的制备方法，包括以下步骤：
S10：提供一衬底；
S11：在所述衬底上形成第一掺杂区；
S12：在所述第一掺杂区和衬底的表面形成外延层；
S13：在所述外延层中形成第四掺杂区；
S14：在形成有第四掺杂区的外延层中依次形成第二掺杂区和第三掺杂区；
S15：在所述第三掺杂区的表面形成第一正电极，在所述第二掺杂区和第四掺杂区的表面形成第二正电极；
S16：在所述衬底的背面形成负电极；
以下结合图3-图5说明本实施例中的恒流二极管。其中，图3是本发明实施例的恒流二极管的结构俯视图；图4是图3沿B-B’线的剖面示意图；图5是图3沿C-C’线的剖面示意图。
所述恒流二极管200包括：衬底20；形成于所述衬底20上的外延层22，形成于所述衬底20和外延层22之间的第一掺杂区21；形成于所述外延层22中的第二掺杂区24、第三掺杂区25和第四掺杂区23；形成于所述第三掺杂区25表面的第一正电极26和形成于所述第二掺杂区24表面和第四掺杂区23表面的第二正电极28；形成于所述衬底20背面的负电极27；其中，所述第三掺杂区25和第四掺杂区23之间具有多个在第一方向X上并排排列的所述第二掺杂区24；所述第一掺杂区21与所述第二掺杂区24接触，所述第二掺杂区24与所述第四掺杂区23通过所述第二正电极28导通；所述第一掺杂区21和第二掺杂区24均为第一导电型，所述第四掺杂区23和第三掺杂区25为第二导电型，所述第一导电型与所述第二导电型的导电类型相反。当然，所述恒流二极管200还包括隔离区等必要结构，此为本领域的技术人员可以理解的，在此不作赘述。
具体的，请继续参考图3，如图3所示，在本实施例中，衬底20的上面形成有外延层22，所述衬底20和外延层22之间形成有第一掺杂区21，外延层22中设置有两组第二掺杂区24。每组第二掺杂区24均具有多个的所述第二掺杂区24在第一方向X上并排排列，较佳的，每组中相邻的所述第二掺杂区24之间的距离(d)相等，可以提高恒流性能。
两组第二掺杂区24在第二方向Y上排列，其中，所述第一方向X与第二方向Y相垂直。两组第二掺杂区24之间设置有第三掺杂区25，两组第二掺杂区24在第一方向X上的外部还设置有两个第五掺杂区29，所述第五掺杂区29与所述第一掺杂区21接触，两个所述第五掺杂区29与每组的多个第二掺杂区24在第一方向X上并排排列，所述第三掺杂区25和第二掺杂区24设置于两个所述第五掺杂区之间，当在所述恒流二极管200上施加正向电压时，所述第五掺杂区29防止电流从经并排的所述第二掺杂区24以外的外延层22(并排的所述第二掺杂区24的侧边)流向所述第四掺杂区23(漏极)，进一步提高所述恒流二极管200的恒流性能。其中，每组中所述第二掺杂区24的数量不做限制，具体根据需要进行设置，并且，相邻的所述第二掺杂区24之间的距离(d)的大小亦不做限制，根据所需要的恒定电流值进行设置。
两组第二掺杂区24在第二方向Y上的外部还设置有两个第四掺杂区23，两个第五掺杂区29和两个第四掺杂区23分别设置在两组第二掺杂区24的四侧，其中，两个第五掺杂区29相对设置，两个第四掺杂区23相对设置。两个第五掺杂区29在第二方向Y上的长度大于所述两组第二掺杂区24的长度之和，以将所述两组第二掺杂区24以及第三掺杂区25限制在外部的两个第五掺杂区29之间；两个第四掺杂区23在第一方向X上的长度大于所述两组第二掺杂区24的长度，以将所述两组第二掺杂区24以及第三掺杂区25限制在两个第四掺杂区23之间。而且，在本实施例中，第二掺杂区24、第三掺杂区25和第五掺杂区29全部位于第一掺杂区21的上面，以提高恒流性能。
请继续参考图4，如图4所示，第二掺杂区24和第三掺杂区25均位于第一掺杂区21的上面，其中，第三掺杂区25与第一掺杂区21不接触，第二掺杂区24的底部与第一掺杂区21的顶部接触，第四掺杂区23与第三掺杂区25不接触，第四掺杂区23的底部与所述衬底20接触。第四掺杂区23的底部与所述衬底20接触能够降低恒流二极管200的串联电阻，改善其恒电流性能。
为了保护器件，所述外延层22上还设置有绝缘层30。如图4所示，所述绝缘层30位于所述第二掺杂区24、第四掺杂区23和第五掺杂区29的上面，所述绝缘层30与所述第一正电极26和第二正电极28共同覆盖在外延层22的表面。
本实施例中，所述衬底20的材料采用高掺杂的N型硅衬底，所述外延层22的材料采用低掺杂的N型硅，所述第一掺杂区21和第二掺杂区24均掺杂了高浓度的P型杂质，所述第一掺杂区21和第二掺杂区24的导电类型均为P型导电型(P+)，所述第四掺杂区23是深磷区，所掺杂的N型杂质是磷，所述第三掺杂区25掺杂了高浓度的N型杂质，所述第四掺杂区23和第三掺杂区25的导电类型均为N型导电型(N+)。
在本发明其他实施例中，可以掺杂与本实施例中导电类型相反的杂质，形成与本实施例类型相反的恒流二极管。具体的，所述衬底20的材料采用高掺杂的P型硅衬底，所述外延层22的材料采用低掺杂的P型硅，所述第一掺杂区21、第二掺杂区24和第五掺杂区29均掺杂高浓度的N型杂质，所述第四掺杂区23和第三掺杂区25均掺杂高浓度的P型杂质。
在本发明实施例提供的恒流二极管200中，第三掺杂区25作为恒流二极管200的源区，第四掺杂区23构成了恒流二极管200的漏区，第一掺杂区21、第二掺杂区24和第五掺杂区29分别作为下栅和侧栅共同形成了恒流二极管200的栅区。在恒流二极管200上施加正向电压时，电流I从第三掺杂区25(源极)，经所述第二掺杂区24之间的外延层22(d之间)，流向所述第四掺杂区23(漏极)，如图3和图5所示，因此，所述恒流二极管200的恒定电流值主要取决于第二掺杂区24的间距d，所以，所述恒流二极管200恒流性能好。
其中，N型外延层22的厚度和电阻率以及栅极的结深对恒定电流值的影响较小，恒定电流值主要取决于第二掺杂区24的间距d，间距d越宽，恒定电流越大。第二掺杂区24的间距d是主要由光刻图形决定，光刻设备的精度能够保证间距d的均匀性。因此，所述恒流二极管200的恒流性能好，恒定电流值的差异非常小。
相应的，本实施例还提供了一种恒流二极管的制造方法。请参考图6，其为本发明实施例的恒流二极管的制造流程图。
具体的，首先，进行S10，提供一衬底20，如图7所示。
接着，进行S11，在衬底20上形成绝缘层，并通过光刻、刻蚀在绝缘层上形成第一掺杂区21的开口以暴露出一部分衬底20，对暴露出的衬底20进行杂质扩散形成第一掺杂区21，形成第一掺杂区21后去除该绝缘层，如图8所示。其中，绝缘层的材料通常采用二氧化硅。
然后，进行S12，在第一掺杂区21和衬底20的表面通过外延生长方式形成外延层22。形成外延层22过程中，由于第一掺杂区21的杂质浓度很高，杂质扩散进入外延层22，使得外延层22中靠近第一掺杂区21的部分区域变成为了第一掺杂区21的一部分，如图9所示。
接着，进行S13，形成外延层22之后，在外延层22上再次形成绝缘层。之后，通过光刻、刻蚀在绝缘层上形成第四掺杂区23的开口以暴露出一部分外延层22，对暴露出的外延层22进行磷离子扩散形成第四掺杂区23，如图10所示。其中，第四掺杂区23的底部与衬底20接触。第四掺杂区23与衬底20接触能够降低恒流二极管200的串联电阻，改善恒流二极管200的恒电流性能。
随后，进行S14，形成第四掺杂区23之后，在绝缘层的上面再次形成绝缘层并覆盖第四掺杂区23。之后，通过光刻、刻蚀在绝缘层上形成第二掺杂区24的开口以暴露出一部分外延层22，对暴露出的外延层22进行P型杂质扩散形成第二掺杂区24，P型杂质扩散至第一掺杂区21为止，使得第二掺杂区24的底部与第一掺杂区21的顶部接触，如图11所示。在本实施例中，所述外延层22还具有第五掺杂区29，所以，在本实施例中，在步骤S14中，在形成第二掺杂区24的同时，形成第五掺杂区29，此为本领域的技术人员可以理解的，在此不作赘述。
形成第二掺杂区24之后，在绝缘层的上面再次形成绝缘层并覆盖第二掺杂区24。之后，通过光刻、刻蚀在绝缘层上形成第三掺杂区25的开口以暴露出一部分外延层22，对暴露出的外延层22进行杂质扩散形成第三掺杂区25，如图12所示。
随后，进行S15，制作金属引线和正负电极。具体的，在形成第三掺杂区25之后，先在外延层22在制备一绝缘层30，在第三掺杂区25的上面的绝缘层30中形成第一正电极26，同时，第二掺杂区24于第四掺杂区23、第五掺杂区29上面的绝缘层30中形成第二正电极28，如图13所示。
最后，进行S16，在衬底20的背面形成负电极27，如图14所示。
如图4所示，外延层22的上面形成有第一正电极26、第二正电极28和绝缘层30，其中，绝缘层经过了多次生长和刻蚀，各个步骤中绝缘层采用的材料均是二氧化硅，最终形成的绝缘层30位于第二掺杂区24、第四掺杂区23和第五掺杂区29的上面。
在本发明的实施例中，杂质掺杂的方式可以采用杂质扩散，也可以采用离子注入。其中，采用杂质扩散的方式需要在每次杂质扩散之前形成绝缘层以保护其他不需要掺杂的区域，通过多次生长和刻蚀形成最终的绝缘层30覆盖在器件的表面。而采用离子注入的方式在离子注入前不必形成绝缘层，可以直接用光刻胶为掩膜进行离子注入，只需要在制作正负电极之前在外延层22上形成绝缘层30以保护器件即可。
综上所述，本发明提供一种恒流二极管及其制造方法管，所述恒流二极管包括：衬底；形成于所述衬底上的外延层；形成于所述衬底和外延层之间的第一掺杂区；形成于所述外延层中的第二掺杂区、第三掺杂区和第四掺杂区；形成于所述第三掺杂区表面的第一正电极和形成于所述第二掺杂区表面和第四掺杂区表面的第二正电极；形成于所述衬底背面的负电极；其中，所述第三掺杂区和第四掺杂区之间具有多个在第一方向上并排排列的所述第二掺杂区；所述第一掺杂区与所述第二掺杂区接触，所述第二掺杂区的表面通过所述第二正电极与所述第四掺杂区的表面导通。与现有技术相比，本发明具有以下优点：
1.在本发明提供的恒流二极管及其制造方法中，所述第三掺杂区和第四掺杂区之间具有多个在第一方向上并排排列的所述第二掺杂区，所述第一掺杂区与所述第二掺杂区接触，从而形成了侧栅加下栅JFET结构的恒流二极管，当在所述恒流二极管上施加正向电压时，电流从第三掺杂区(源极)，经所述第二掺杂区之间的外延层，流向所述第四掺杂区(漏极)，因此，所述恒流二极管的恒定电流值主要取决于第二掺杂区的间距，所以，所述恒流二极管恒流性能好。
2.在本发明提供的恒流二极管及其制造方法中，所述恒流二极管还包括两个第五掺杂区，所述第五掺杂区形成于所述外延层中，并与所述第一掺杂区接触，两个所述第五掺杂区与多个所述第二掺杂区在第一方向上并排排列，所述第三掺杂区和第二掺杂区设置于两个所述第五掺杂区之间,当在所述恒流二极管上施加正向电压时，所述第五掺杂区防止电流从经并排的所述第二掺杂区以外的外延层(并排的所述第二掺杂区的侧边)流向所述第四掺杂区(漏极)，进一步提高所述恒流二极管的恒流性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种恒流二极管，其特征在于，包括：衬底；形成于所述衬底上的外延层；形成于所述衬底和外延层之间的第一掺杂区；形成于所述外延层中的第二掺杂区、第三掺杂区和第四掺杂区；形成于所述第三掺杂区表面的第一正电极和形成于所述第二掺杂区表面和第四掺杂区表面的第二正电极；形成于所述衬底背面的负电极；
其中，所述第三掺杂区和第四掺杂区之间具有多个在第一方向上并排排列的所述第二掺杂区；
所述第一掺杂区与所述第二掺杂区接触，所述第二掺杂区的表面通过所述第二正电极与所述第四掺杂区的表面导通；
所述第一掺杂区和第二掺杂区均为第一导电型，所述第三掺杂区和第四掺杂区均为第二导电型，所述第一导电型与所述第二导电型的导电类型相反；
所述恒流二极管还包括两个第五掺杂区，所述第五掺杂区形成于所述外延层中，并与所述第一掺杂区接触，两个所述第五掺杂区与多个所述第二掺杂区在第一方向上并排排列，所述第三掺杂区和第二掺杂区设置于两个所述第五掺杂区之间。
2.如权利要求1所述的恒流二极管，其特征在于，相邻的所述第二掺杂区之间的距离相等。
3.如权利要求1所述的恒流二极管，其特征在于，所述第四掺杂区与所述衬底接触。
4.如权利要求1所述的恒流二极管，其特征在于，所述外延层上设置有绝缘层，所述绝缘层位于所述第二掺杂区和第四掺杂区的上面。
5.如权利要求1至4任一项所述的恒流二极管，其特征在于，所述衬底的材料采用高掺杂的N型硅衬底，所述外延层的材料采用低掺杂的N型硅，所述第一掺杂区和第二掺杂区均为P型导电型，所述第三掺杂区和第四掺杂区均为N型导电型。
6.如权利要求1至4任一项所述的恒流二极管，其特征在于，所述衬底的材料采用高掺杂的P型硅衬底，所述外延层的材料采用低掺杂的P型硅，所述第一掺杂区和第二掺杂区均为N型导电型，所述第三掺杂区和第四掺杂区均为P型导电型。
7.一种恒流二极管的制造方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成第一掺杂区；
在所述第一掺杂区和衬底的表面形成外延层；
在所述外延层中形成第四掺杂区；
在形成有第四掺杂区的外延层中依次形成第二掺杂区和第三掺杂区；
在所述第三掺杂区的表面形成第一正电极，在所述第二掺杂区和第四掺杂区的表面形成第二正电极；
在所述衬底的背面形成负电极；
其中，所述第三掺杂区和第四掺杂区之间具有多个在第一方向上并排排列的所述第二掺杂区；
所述第一掺杂区与所述第二掺杂区接触，所述第二掺杂区的表面通过所述第二正电极与所述第四掺杂区的表面连接；
所述第一掺杂区和第二掺杂区均为第一导电型，所述第三掺杂区和第四掺杂区均为第二导电型，所述第一导电型与所述第二导电型的导电类型相反；
所述制造方法还包括：在所述外延层中形成两个第五掺杂区，所述第五掺杂区与所述第一掺杂区接触，两个所述第五掺杂区与多个所述第二掺杂区在第一方向上并排排列，所述第三掺杂区和第二掺杂区设置于两个所述第五掺杂区之间。
8.如权利要求7所述的恒流二极管的制造方法，其特征在于，相邻的所述第二掺杂区之间的距离相等。
9.如权利要求7所述的恒流二极管的制造方法，其特征在于，所述第四掺杂区与所述衬底接触。
10.如权利要求7所述的恒流二极管的制造方法，其特征在于，形成第三掺杂区之后，形成正电极和负电极之前，还包括：在所述外延层上形成绝缘层，所述绝缘层位于所述第二掺杂区和第四掺杂区的上面。
11.如权利要求7至10任一项所述的恒流二极管的制造方法，其特征在于，所述衬底的材料采用高掺杂的N型硅衬底，所述外延层的材料采用低掺杂的N型硅，所述第一掺杂区和第二掺杂区均为P型导电型，所述第三掺杂区和第四掺杂区均为N型导电型。
12.如权利要求7至10任一项所述的恒流二极管的制造方法，其特征在于，所述衬底的材料采用高掺杂的P型硅衬底，所述外延层的材料采用低掺杂的P型硅，所述第一掺杂区和第二掺杂区均为N型导电型，所述第三掺杂区和第四掺杂区均为P型导电型。
CN201310671492.2A 2013-12-10 2013-12-10 恒流二极管及其制造方法 Active CN103633149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310671492.2A CN103633149B (zh) 2013-12-10 2013-12-10 恒流二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310671492.2A CN103633149B (zh) 2013-12-10 2013-12-10 恒流二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN103633149A CN103633149A (zh) 2014-03-12
CN103633149B true CN103633149B (zh) 2016-02-17

Family

ID=50213973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310671492.2A Active CN103633149B (zh) 2013-12-10 2013-12-10 恒流二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN103633149B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206565B (zh) * 2015-05-08 2019-04-23 创意电子股份有限公司 二极管与二极管串电路
CN105206682A (zh) * 2015-09-09 2015-12-30 电子科技大学 一种垂直型恒流二极管及其制造方法
CN117497609A (zh) * 2023-10-12 2024-02-02 常州志得电子有限公司 一种恒流二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667575A (zh) * 2009-10-09 2010-03-10 贵州大学 多沟道电流扩展型半导体恒电流二极管
CN203631565U (zh) * 2013-12-10 2014-06-04 杭州士兰集成电路有限公司 恒流二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943445B2 (en) * 2009-02-19 2011-05-17 International Business Machines Corporation Asymmetric junction field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667575A (zh) * 2009-10-09 2010-03-10 贵州大学 多沟道电流扩展型半导体恒电流二极管
CN203631565U (zh) * 2013-12-10 2014-06-04 杭州士兰集成电路有限公司 恒流二极管

Also Published As

Publication number Publication date
CN103633149A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103035721B (zh) 超级结器件及其制造方法
CN106206322B (zh) 自对准低压超结mosfet的制造方法
US10516018B2 (en) Super junction MOSFET device and semiconductor chip
US9419087B2 (en) Bipolar junction transistor formed on fin structures
CN106571394B (zh) 功率器件及其制造方法
CN105655402B (zh) 低压超结mosfet终端结构及其制造方法
US8330233B2 (en) Semiconductor device
CN103633149B (zh) 恒流二极管及其制造方法
CN107845580A (zh) 一种vdmos器件及其制作方法
CN104409334A (zh) 一种超结器件的制备方法
CN105977285A (zh) 半导体器件及其制造方法
CN104465628B (zh) 一种沟槽功率mosfet器件及其制作方法和静电保护结构
CN101819974B (zh) 沟槽式金属氧化物半导体晶体管
CN103779415A (zh) 平面型功率mos器件及其制造方法
CN104638020A (zh) 一种基于外延的垂直型恒流二极管及其制造方法
CN116646252A (zh) 超级结器件的制造方法、超级结器件、芯片和电路
CN106229339A (zh) 一种超结mos的终端结构及其制造方法
CN203631565U (zh) 恒流二极管
CN106783940B (zh) 具有渐变浓度的边缘终端结构的功率半导体装置
CN204230248U (zh) 一种沟槽功率mosfet器件及其静电保护结构
KR102215893B1 (ko) 측면-확산 트렌치 플러그를 가지는 반도체 디바이스
US10217857B2 (en) Super junction MOSFET and method of manufacturing the same
CN106206742B (zh) 一种具有错位排列的超结p区的高压mosfet及其制造方法
CN110459613A (zh) 半导体装置
CN204391119U (zh) 一种双沟槽场效应管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant