CN107845580A - 一种vdmos器件及其制作方法 - Google Patents
一种vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN107845580A CN107845580A CN201710967264.8A CN201710967264A CN107845580A CN 107845580 A CN107845580 A CN 107845580A CN 201710967264 A CN201710967264 A CN 201710967264A CN 107845580 A CN107845580 A CN 107845580A
- Authority
- CN
- China
- Prior art keywords
- ion
- injection
- injection window
- vdmos device
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 45
- 238000002347 injection Methods 0.000 claims abstract description 114
- 239000007924 injection Substances 0.000 claims abstract description 114
- 230000003647 oxidation Effects 0.000 claims abstract description 58
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 58
- 238000001259 photo etching Methods 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims description 82
- 238000005530 etching Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 31
- 238000000034 method Methods 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 9
- -1 boron ion Chemical class 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种VDMOS器件及其制作方法，该制作方法包括以下步骤：在有源区内形成氧化掩膜；在该氧化掩膜两侧形成第一注入窗口、第二注入窗口以及多晶硅栅极；通过该第一注入窗口和第二注入窗口对该外延层进行第一离子的注入和驱入形成第一体区和第二体区；通过该第一注入窗口和第二注入窗口对该外延层进行第二离子的注入和驱入形成源区；去除该氧化掩膜形成第三注入窗口，通过该第三注入窗口对该外延层进行第一离子的注入和驱入形成深体区；以及在该介质层上生长金属层形成该VDMOS器件。本发明的VDMOS器件及其制作方法设置氧化掩膜可同时完成体区、源区注入以及掺杂工艺，减少光刻工艺，提升生产效率的同时提升器件整体性能。
Description
技术领域
本发明涉及半导体芯片制造技术领域，特别是涉及一种VDMOS器件制作方法以及VDMOS器件。
背景技术
半导体功率器件是电力电子领域的重要元器件,以VDMOS为典型代表的半导体功率器件是如今电力电子器件领域的主流,它在大功率开关、功率放大器等领域中的应用日渐广泛。
垂直双扩散金属-氧化物半导体晶体管，(亦称vertical double-diffusedMOSFET，VDMOS)兼有双极晶体管和普通MOS(Metal-Oxide-Semiconductor，MOS)器件的优点，无论开关应用还是线性应用，VDMOS都是理想的功率器件。VDMOS主要应用于逆变器、电子开关、高保真音响、汽车电器和电子镇流器等。VDMOS分为增强型VDMOS和耗尽型VDMOS。
随着电力电子器件的应用和普及以及半导体设计和半导体工艺领域的发展，需要VDMOS器件向着高性能、低成本领域发展。因此，如何在保证高性能前提下，尽可能的压缩成本，成为各个半导体器件工厂的主要课题。
在半导体器件制作工艺中，光刻是最复杂、昂贵和关键的工艺，约占总制作成本的三分之一。一件典型的半导体器件的硅工艺需要十五至二十块掩膜板，因此，制造成本主要以光刻次数的多少来衡量。
目前VDMOS器件制作工艺简介如下：
请参考图1，步骤一，在外延层上生长初始氧化层，该初始氧化层的厚度通常为6000-14000埃，采用光刻及刻蚀做出环区的图形。对该环区进行注入摻杂和高温驱入生长一定厚度的氧化层，厚度通常为3000-6000埃，形成器件的环区。步骤二，如图2所示，利用光刻胶保护环区，将有源区表面的初始氧化层去除，后续介绍均为关于在有源区进行VDMOS原胞制作的工艺。步骤三，如图3所示，去除初始氧化层的有源区上生长栅氧化层和淀积多晶硅栅极。步骤四，如图4所示，在炉管中进行多晶硅掺杂，通常为N型饱和掺杂。步骤五，如图5所示，对多晶硅栅极进行光刻和刻蚀，并完成体区注入和驱入。步骤六，如图6所示，在栅氧化层上进行源区的光刻和转印光刻胶，该光刻胶用于在注入工艺时将体区的一部分阻挡。步骤七，如图7所示，在光刻胶的作用下做源区的注入，比如进行N型源区的注入。注入后去除该光刻胶，并完成源区驱入。步骤八，如图8所示，淀积介质层及介质层回流，完成接触孔刻蚀，并进行深体区注入及驱入。步骤九，如图9所示，生成金属引线即可。
但是，现有VDMOS器件制作工艺中包含的光刻次数太多，效率低并且成本高。
因此，现有的VDMOS器件制作方法以及VDMOS器件还有待于改进。
发明内容
本发明实施例克服以上技术问题，提供一种VDMOS器件制作方法以及VDMOS器件，该制作方法过程中设置氧化掩膜可同时完成体区、源区注入以及掺杂工艺，减少光刻工艺，提升生产效率的同时提升器件整体性能，使VDMOS器件具有稳定阈值电压和优化温度特性。
第一方面，本发明实施方式提供的技术方案是：提供一种VDMOS器件制作方法，包括以下步骤：
在外延层上生长初始氧化层，对该初始氧化层进行光刻和刻蚀形成环区和有源区，同时在该有源区内形成氧化掩膜；
在该有源区上生成栅氧化层以及沉积多晶硅栅极层；
光刻和刻蚀该多晶硅栅极层和栅氧化层，在该氧化掩膜两侧形成第一注入窗口、第二注入窗口以及多晶硅栅极；
通过该第一注入窗口和第二注入窗口对该外延层进行第一离子的注入和驱入形成第一体区和第二体区；
通过该第一注入窗口和第二注入窗口对该外延层进行第二离子的注入和驱入形成源区；
形成介质层，对该介质层进行光刻和刻蚀，去除该氧化掩膜形成第三注入窗口，通过该第三注入窗口对该外延层进行第一离子的注入和驱入形成深体区；以及
在该介质层上生长金属层形成该VDMOS器件。
其中，在有源区的制作工艺过程中，采用光刻胶保护环区。
可选的，该深体区的轴线与该第一体区和第二体区之间的中心线重合。
为了减少光刻工艺，在通过该第一注入窗口和第二注入窗口对该外延层进行第二离子的注入和驱入形成源区的同时，对该多晶硅栅极进行掺杂。
其中，该多晶硅栅极的掺杂离子与该第二离子相同。
在制作工艺过程中，通过该氧化掩膜的位置确定该第一注入窗口、第二注入窗口以及第三注入窗口的位置。
具体实施时，该第一离子为N型离子，该第二离子为P型离子；或者该第一离子为P型离子，该第二离子为N型离子。
第二方面，本发明实施方式提供的技术方案是：提供一种VDMOS器件，该VDMOS器件由前述的VDMOS器件制作方法制作而成。
第三方面，本发明实施方式提供的技术方案是：提供一种VDMOS器件，包括环区和有源区，其中，该有源区包括依次设置的外延层、栅氧化层、多晶硅栅极、介质层以及金属层，该栅氧化层以及多晶硅栅极是根据该有源区外延层上的氧化掩膜光刻和刻蚀而成；
还包括通过该氧化掩膜两侧形成的第一注入窗口、第二注入窗口对该外延层进行第一离子的注入和驱入形成的第一体区和第二体区；
通过该氧化掩膜两侧形成的第一注入窗口、第二注入窗口对该外延层进行第二离子注入和驱入形成的源区；以及
通过去除该氧化掩膜形成第三注入窗口，通过该第三注入窗口对该外延层进行第一离子的注入和驱入形成的深体区。
其中，该环区上涂布的光刻胶。
可选的，该深体区的轴线与该第一体区和第二体区之间的中心线重合。
在制作工艺过程中，由该氧化掩膜的位置确定该第一注入窗口、第二注入窗口以及第三注入窗口的位置。
具体实施时，该第一离子为N型离子，该第二离子为P型离子；或者该第一离子为P型离子，该第二离子为N型离子。
本发明实施方式的有益效果是：本实施例的VDMOS器件制作方法和VDMOS器件，该制作方法中在环区的光刻和刻蚀中同时形成氧化掩膜，在后续工艺中通过该氧化掩膜可同时完成第一体区、第二体区和源区的注入并同时完成掺杂工艺，以减少VDMOS器件制作中的光刻工艺，提升生产效率的同时提升器件整体性能，使VDMOS器件具有稳定阈值电压和优化温度特性。
附图说明
图1是现有的VDMOS器件制作方法的步骤一的制作工艺示意图；
图2是现有的VDMOS器件制作方法的步骤二的制作工艺示意图；
图3是现有的VDMOS器件制作方法的步骤三的制作工艺示意图；
图4是现有的VDMOS器件制作方法的步骤四的制作工艺示意图；
图5是现有的VDMOS器件制作方法的步骤五的制作工艺示意图；
图6是现有的VDMOS器件制作方法的步骤六的制作工艺示意图；
图7是现有的VDMOS器件制作方法的步骤七的制作工艺示意图；
图8是现有的VDMOS器件制作方法的步骤八的制作工艺示意图；
图9是现有的VDMOS器件制作方法的步骤九的制作工艺示意图；
图10是发明本实施例VDMOS器件制作方法的初始氧化层的制作工艺示意图；
图11是发明本实施例VDMOS器件制作方法的氧化掩膜制作工艺示意图；
图12是发明本实施例VDMOS器件制作方法的基于氧化掩膜生长栅氧化层和多晶硅栅极层的制作工艺示意图；
图13是发明本实施例VDMOS器件制作方法的第一注入窗口和第二注入窗口的制作工艺示意图；
图14是发明本实施例VDMOS器件制作方法的第一体区和第二体区的注入工艺示意图；
图15是发明本实施例VDMOS器件制作方法的源区注入工艺示意图；
图16是发明本实施例VDMOS器件制作方法的介质层制作工艺示意图；
图17是发明本实施例VDMOS器件制作方法的深体区注入工艺示意图；
图18是发明本实施例VDMOS器件的结构示意图图；以及
图19是发明本实施例VDMOS器件制作方法的制作工艺流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
本发明的VDMOS器件制作方法以及VDMOS器件，在环区的光刻和刻蚀中同时形成氧化掩膜，在后续制作工艺中通过该氧化掩膜可同时完成第一体区、第二体区和源区的注入，以及同时完成多晶硅栅极层的掺杂工艺，减少VDMOS器件制作中的光刻工艺，提升生产效率的同时提升器件整体性能，使VDMOS器件具有稳定阈值电压和优化温度特性。
实施例1
请参考图19，本实施例涉及VDMOS器件制作方法，主要包括以下步骤：
步骤110：在外延层上生长初始氧化层，其中，设置衬底，在该衬底上生长该外延层；
步骤120：对该初始氧化层进行光刻和刻蚀形成环区和有源区，同时在该有源区内形成氧化掩膜，该氧化掩膜的图形设置在该环区和有源区的光刻掩膜版上，同时光刻和刻蚀；
步骤130：在该有源区上生成栅氧化层以及沉积多晶硅栅极层，其中，该氧化掩膜具有相对较高的高度，使得生成栅氧化层后，该氧化掩膜突伸于该栅氧化层上，该沉积的多晶硅栅极层覆盖在该氧化掩膜上；
步骤140：光刻和刻蚀该多晶硅栅极层和栅氧化层，在该氧化掩膜两侧形成第一注入窗口、第二注入窗口以及多晶硅栅极，其中，刻蚀该第一注入窗口、第二注入窗口的掩膜版图形尺寸是参照该氧化掩膜的图形和位置加以确定的；
步骤150：通过该第一注入窗口和第二注入窗口对该外延层进行第一离子的注入和驱入形成第一体区和第二体区；
步骤160：通过该第一注入窗口和第二注入窗口对该外延层进行第二离子的注入和驱入形成源区；
步骤170：形成介质层，对该介质层进行光刻和刻蚀，去除该氧化掩膜形成第三注入窗口，其中，刻蚀去除该氧化掩膜和形成该第三注入窗口掩膜版图形尺寸是参照该氧化掩膜的图形和位置加以确定的；
步骤180：通过该第三注入窗口对该外延层进行第一离子的注入和驱入形成深体区；以及
步骤190：在该介质层上生长金属层形成该VDMOS器件。
以下介绍具体实施例中VDMOS器件制作方法的工艺。
请参考图10，本实施例中，衬底为N型衬底10，在该N型衬底10上生长N型外延层12。在该N型外延层12上生长初始氧化层300。该初始氧化层300的厚度通常为6000-14000埃。在该初始氧化层300上采用光刻及刻蚀工艺做出VDMOS器件的有源区100和环区200的图形。对该环区200进行注入摻杂及高温驱入生长氧化层，厚度通常为3000-6000埃，形成器件的环区200。
其中，该VDMOS器件制作方法，该环区200涂布曝光有光刻胶，用于保护该环区200。
请参考图11，采用光刻胶保护环区200，或者环区200以及部分有源区之后，后续工艺均是在有源区100进行VDMOS器件的原胞制作。
在前述对初始氧化层进行光刻和刻蚀形成环区200和有源区100的步骤中使用的掩膜版包括了氧化掩膜的图形。从而在该有源区100内形成氧化掩膜310。该氧化掩膜310的图形设置在该环区200和有源区100的光刻掩膜版上，同时光刻和刻蚀。
此步为减少光刻工艺的关键点，为后续减少光刻做准备。
由于本发明的工艺集中在有源区100，故环区200后续不再赘述。
请参考图12，按传统工艺形成栅氧化层20和多晶硅栅极层30。其中，该氧化掩膜310具有相对较高的高度，使得生成的氧化掩膜310突伸于该栅氧化层20上，该沉积的多晶硅栅极层30覆盖在该氧化掩膜310上。
请参考图13，此步骤不做多晶硅栅极层的掺杂，而是直接做多晶栅极层的刻蚀，并在多晶硅栅极层30的刻蚀过程中直接刻蚀掉栅极氧化层20。其中，刻蚀该第一注入窗口91、第二注入窗口92的掩膜版图形尺寸是参照该氧化掩膜310的图形和位置加以确定的。
请参考图14，在该氧化掩膜310的阻挡下，通过该第一注入窗口91和第二注入窗口92对该外延层12进行第一离子的注入和驱入形成第一体区41和第二体区42。
请参考图15，在该氧化掩膜310的阻挡下，通过该第一注入窗口91和第二注入窗口92对该外延层12进行第二离子的注入和驱入形成第源区51和52。
同时，在通过该第一注入窗口91和第二注入窗口92对该外延层12进行第二离子的注入和驱入形成源区的同时，对该多晶硅栅极32、34进行掺杂。为了减少光刻工艺，在完成VDMOS器件的第一体区41和第二体区42制作之后，对形成的多晶硅栅极32、34做本征多晶硅掺杂工艺。本实施例中，使用POCL3气源，并且该多晶硅栅极的掺杂离子与该第二离子相同。从而在做多晶硅栅极32、34掺杂的同时直接形成VDMOS器件的源区51和52。这样就避免了一次源区制作的光刻、注入和源区驱入制作过程。
请参考图16，形成VDMOS器件的介质层70，并进行介质层回流。其中，该介质层70覆盖了该氧化掩膜310。
请参考图17，做介质层70光刻和刻蚀并完成深体区60的注入及驱入。本工艺过程中，对该介质层70进行光刻和刻蚀，去除该氧化掩膜310后形成第三注入窗口93，其中，刻蚀去除该氧化掩膜310和形成该第三注入窗口93的掩膜版图形尺寸是参照该氧化掩膜310的图形和位置加以确定的。
请参考图18，形成金属层80，做金属引线即可。
本实施例中，该深体区60的轴线与该第一体区41和第二体区42之间的中心线重合。
其中，该氧化掩膜310在有源区的制作过程中一直作为位置确定的参考，通过该氧化掩膜310的位置确定该第一注入窗口91、第二注入窗口92以及第三注入窗口93的加工尺寸和位置。
本实施例中，该外延层为N型外延层，该第一体区和第二体区为P-体区，该深体区为P+体区。该第一离子为N型离子，该第二离子为P型离子。比如，该第一离子为硼离子、该第二离子为磷离子。
可以理解的是，在另一实施例中，该外延层为P型外延层，该体区为N-体区，该深体区为N+体区。该第一离子也可以为P型离子，该第二离子为N型离子。比如，该第一离子为磷离子、该第二离子为硼离子。
实施例2
本实施例的VDMOS器件，由前述VDMOS器件制作方法制作而成。
实施例3
请再次参考图18，本实施例的VDMOS器件，包括环区200和有源区100.其中，该有源区100包括依次设置的外延层12、栅氧化层20、多晶硅栅极(32、34)、介质层71、72、金属层80、第一体区41、第二体区42、源区(51、52)以及深体区60。
该栅氧化层20以及多晶硅栅极(32、34)是根据该有源区100外延层12上的氧化掩膜310光刻和刻蚀而成。
该第一体区41和第二体区42是通过该氧化掩膜310两侧形成的第一注入窗口91、第二注入窗口92对该外延层12进行第一离子的注入和驱入形成的。
该源区(51、52)是通过该氧化掩膜310两侧形成的第一注入窗口91、第二注入窗口92对该外延层12进行第二离子注入和驱入形成的。
该深体区60是通过去除该氧化掩膜形成第三注入窗口93，通过该第三注入窗口93对该外延层12进行第一离子的注入和驱入形成的。
其中，该环区200上涂布的保护环区200的光刻胶。
该深体区60的轴线与该第一体区41和第二体区42之间的中心线重合。
由该氧化掩膜310的位置确定该第一注入窗口91、第二注入窗口92以及第三注入窗口93的位置。
本实施例中，该外延层为N型外延层，该第一体区和第二体区为P-体区，该深体区为P+体区。该第一离子为N型离子，该第二离子为P型离子。比如，该第一离子为硼离子、该第二离子为磷离子。
可以理解的是，在另一实施例中，该外延层为P型外延层，该体区为N-体区，该深体区为N+体区。该第一离子也可以为P型离子，该第二离子为N型离子。比如，该第一离子为磷离子、该第二离子为硼离子。
本实施例的VDMOS器件制作方法和VDMOS器件，在环区的光刻和刻蚀中同时形成氧化掩膜，在后续制作工艺中通过该氧化掩膜可同时完成第一体区、第二体区和源区的注入，以及同时完成多晶硅栅极层的掺杂工艺，减少VDMOS器件制作中的光刻工艺，提升生产效率的同时提升器件整体性能，使VDMOS器件具有稳定阈值电压和优化温度特性。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (13)
1.一种VDMOS器件制作方法，其特征在于，包括以下步骤：
在外延层上生长初始氧化层，对所述初始氧化层进行光刻和刻蚀形成环区和有源区，同时在所述有源区内形成氧化掩膜；
在所述有源区上生成栅氧化层以及沉积多晶硅栅极层；
光刻和刻蚀所述多晶硅栅极层和栅氧化层，在所述氧化掩膜两侧形成第一注入窗口、第二注入窗口以及多晶硅栅极；
通过所述第一注入窗口和第二注入窗口对所述外延层进行第一离子的注入和驱入形成第一体区和第二体区；
通过所述第一注入窗口和第二注入窗口对所述外延层进行第二离子的注入和驱入形成源区；
形成介质层，对所述介质层进行光刻和刻蚀，去除所述氧化掩膜形成第三注入窗口，通过所述第三注入窗口对所述外延层进行第一离子的注入和驱入形成深体区；以及
在所述介质层上生长金属层形成所述VDMOS器件。
2.根据权利要求1所述的VDMOS器件制作方法，其特征在于，采用光刻胶保护环区。
3.根据权利要求1所述的VDMOS器件制作方法，其特征在于，所述深体区的轴线与所述第一体区和第二体区之间的中心线重合。
4.根据权利要求2所述的VDMOS器件制作方法，其特征在于，在通过所述第一注入窗口和第二注入窗口对所述外延层进行第二离子的注入和驱入形成源区的同时，对所述多晶硅栅极进行掺杂。
5.根据权利要求4所述的VDMOS器件制作方法，其特征在于，所述多晶硅栅极的掺杂离子与所述第二离子相同。
6.根据权利要求1-5任意一项所述的VDMOS器件制作方法，其特征在于，通过所述氧化掩膜的位置确定所述第一注入窗口、第二注入窗口以及第三注入窗口的位置。
7.根据权利要求5所述的VDMOS器件制作方法，其特征在于，所述第一离子为N型离子，所述第二离子为P型离子；或者所述第一离子为P型离子，所述第二离子为N型离子。
8.一种VDMOS器件，其特征在于由权利要求1-7任意一项所述的VDMOS器件制作方法制作而成。
9.一种VDMOS器件，包括环区和有源区，其中，所述有源区包括依次设置的外延层、栅氧化层、多晶硅栅极、介质层以及金属层，其特征在于，所述栅氧化层以及多晶硅栅极是根据所述有源区外延层上的氧化掩膜光刻和刻蚀而成；
还包括通过所述氧化掩膜两侧形成的第一注入窗口、第二注入窗口对所述外延层进行第一离子的注入和驱入形成的第一体区和第二体区；
通过所述氧化掩膜两侧形成的第一注入窗口、第二注入窗口对所述外延层进行第二离子注入和驱入形成的源区；以及
通过去除所述氧化掩膜形成第三注入窗口，通过所述第三注入窗口对所述外延层进行第一离子的注入和驱入形成的深体区。
10.根据权利要求9所述的VDMOS器件，其特征在于，所述环区上涂布的光刻胶。
11.根据权利要求9所述的VDMOS器件，其特征在于，所述深体区的轴线与所述第一体区和第二体区之间的中心线重合。
12.根据权利要求9-11任意一项所述的VDMOS器件，其特征在于，由所述氧化掩膜的位置确定所述第一注入窗口、第二注入窗口以及第三注入窗口的位置。
13.根据权利要求12所述的VDMOS器件，其特征在于，所述第一离子为N型离子，所述第二离子为P型离子；或者所述第一离子为P型离子，所述第二离子为N型离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710967264.8A CN107845580A (zh) | 2017-10-17 | 2017-10-17 | 一种vdmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710967264.8A CN107845580A (zh) | 2017-10-17 | 2017-10-17 | 一种vdmos器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107845580A true CN107845580A (zh) | 2018-03-27 |
Family
ID=61662449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710967264.8A Pending CN107845580A (zh) | 2017-10-17 | 2017-10-17 | 一种vdmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107845580A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108922852A (zh) * | 2018-08-31 | 2018-11-30 | 江苏丽隽功率半导体有限公司 | 一种外延复合栅结构功率器件及其制作方法 |
| CN110176401A (zh) * | 2019-06-13 | 2019-08-27 | 深圳市锐骏半导体股份有限公司 | 一种降低vdmos生产成本的方法 |
| CN113327858A (zh) * | 2020-07-15 | 2021-08-31 | 上海先进半导体制造有限公司 | 屏蔽栅场效应晶体管及其制造方法 |
| CN113363156A (zh) * | 2021-05-31 | 2021-09-07 | 电子科技大学 | 一种用于优化vdmos加工工艺的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668026A (en) * | 1996-03-06 | 1997-09-16 | Megamos Corporation | DMOS fabrication process implemented with reduced number of masks |
| US5973361A (en) * | 1996-03-06 | 1999-10-26 | Magepower Semiconductor Corporation | DMOS transistors with diffusion merged body regions manufactured with reduced number of masks and enhanced ruggedness |
| CN105304492A (zh) * | 2014-07-30 | 2016-02-03 | 北大方正集团有限公司 | 一种半导体器件及其制造方法 |
-
2017
- 2017-10-17 CN CN201710967264.8A patent/CN107845580A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668026A (en) * | 1996-03-06 | 1997-09-16 | Megamos Corporation | DMOS fabrication process implemented with reduced number of masks |
| US5973361A (en) * | 1996-03-06 | 1999-10-26 | Magepower Semiconductor Corporation | DMOS transistors with diffusion merged body regions manufactured with reduced number of masks and enhanced ruggedness |
| CN105304492A (zh) * | 2014-07-30 | 2016-02-03 | 北大方正集团有限公司 | 一种半导体器件及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108922852A (zh) * | 2018-08-31 | 2018-11-30 | 江苏丽隽功率半导体有限公司 | 一种外延复合栅结构功率器件及其制作方法 |
| CN108922852B (zh) * | 2018-08-31 | 2023-11-17 | 江苏丽隽功率半导体有限公司 | 一种外延复合栅结构功率器件及其制作方法 |
| CN110176401A (zh) * | 2019-06-13 | 2019-08-27 | 深圳市锐骏半导体股份有限公司 | 一种降低vdmos生产成本的方法 |
| CN113327858A (zh) * | 2020-07-15 | 2021-08-31 | 上海先进半导体制造有限公司 | 屏蔽栅场效应晶体管及其制造方法 |
| CN113327858B (zh) * | 2020-07-15 | 2024-02-06 | 上海积塔半导体有限公司 | 屏蔽栅场效应晶体管及其制造方法 |
| CN113363156A (zh) * | 2021-05-31 | 2021-09-07 | 电子科技大学 | 一种用于优化vdmos加工工艺的方法 |
| CN113363156B (zh) * | 2021-05-31 | 2022-05-24 | 电子科技大学 | 一种用于优化vdmos加工工艺的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107845580A (zh) | 一种vdmos器件及其制作方法 | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN102931093B (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
| CN106898651A (zh) | 一种选择性刻蚀的ldmos器件的制造方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
| CN106653612A (zh) | 一种采用化学机械抛光技术制造ldmos器件的方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN104299908B (zh) | Vdmos及其制造方法 | |
| CN103560149B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN104934470B (zh) | 一种igbt芯片及其制造方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN105551944B (zh) | 功率晶体管的制造方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN103633149B (zh) | 恒流二极管及其制造方法 | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| CN209016063U (zh) | Igbt器件 | |
| CN103035643B (zh) | 一种基于键合技术的三维集成功率半导体及其制作工艺 | |
| CN203631565U (zh) | 恒流二极管 | |
| CN105336785B (zh) | 一种耗尽型vdmos器件及其制作方法 | |
| CN105244279A (zh) | 一种平面型vdmos器件及其制作方法 | |
| CN104253045A (zh) | Vdmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180327 |