CN113363156B - 一种用于优化vdmos加工工艺的方法 - Google Patents
一种用于优化vdmos加工工艺的方法 Download PDFInfo
- Publication number
- CN113363156B CN113363156B CN202110596980.6A CN202110596980A CN113363156B CN 113363156 B CN113363156 B CN 113363156B CN 202110596980 A CN202110596980 A CN 202110596980A CN 113363156 B CN113363156 B CN 113363156B
- Authority
- CN
- China
- Prior art keywords
- photoetching
- region
- polysilicon
- junction
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000005516 engineering process Methods 0.000 title claims abstract description 14
- 238000001259 photo etching Methods 0.000 claims abstract description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000002347 injection Methods 0.000 claims abstract description 26
- 239000007924 injection Substances 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000000206 photolithography Methods 0.000 claims abstract description 22
- 238000001459 lithography Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 2
- 238000010992 reflux Methods 0.000 claims description 2
- 238000004904 shortening Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于优化VDMOS加工工艺的方法，该方法的最小光刻层数为4层，分别是有源区光刻、多晶硅光刻、接触孔光刻、金属层光刻；本发明利用多晶硅光刻同时定义栅极、场板图形、P‑body、N+注入图形，其中body注入图形包括结终端保护环结构。即利用多晶硅光刻同时进行有源区和结终端保护环的P注入形成P‑body，再进行N+注入，实现栅极、场板、P‑body、N+图形的定义；利用接触孔光刻先刻蚀一部分N+区形成N‑source，最后进行P+注入形成P‑body区的欧姆接触，实现N‑source、P‑body区欧姆接触图形的定义。本发明对现有VDMOS版图设计及加工工艺进行改进，将现有的六道光刻版VDMOS工艺降低为四道版，并保证了器件性能无明显退化，由此节省了两层光刻工艺，从而缩短工艺流程、降低工艺成本。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种用于优化VDMOS加工工艺的方法。
背景技术
在功率半导体器件制造产业中，光刻版的数量对制造成本的影响尤为关键，因此，在不影响器件性能的前提下，降低光刻版数量可以显著降低功率器件制造成本。在VDMOS的制造工艺中，主流的工艺方案需要六层光刻版。
目前主流VDMOS制造工艺的6层光刻分别为：结终端、有源区、多晶硅、Source、接触孔和金属层光刻。现有工艺流程具体如下：
1>备片、外延、垫氧生长；
2>结终端光刻，硼注入形成P-ring区并推结，去除光刻胶。见图1A；
3>场氧生长；
4>有源区光刻。见图1B；
5>栅氧生长，多晶硅淀积。见图1C；
6>多晶硅刻蚀。见图1D；
7>有源区P-body注入，推结；
8>有源区N-Source光刻、N+注入、推结。见图1E；
9>去除光刻胶，TEOS法淀积介质层，掺入B2H6形成BPSG，高温回流。见图1F；
10>接触孔光刻。见图1G；
11>P+注入，P+推结，形成P-body区欧姆接触；
金属淀积、金属刻蚀。见图1H。
发明内容
本发明的目的为提供一种用于优化VDMOS制造的加工工艺方法，该方法优化了VDMOS 加工工艺流程，将主流6道光刻版工艺降低为4道光刻版，从而实现工艺成本的降低。
本发明的技术方案是：
一种VDMOS加工工艺优化方法，该方法的光刻层数为4层，分别是有源区光刻、多晶硅光刻、接触孔光刻、金属层光刻；所述多晶硅光刻，通过一层光刻同时定义栅极、场板图形，P-body、N+注入图形，其中body注入图形包括结终端保护环结构；所述接触孔光刻，通过一层光刻定义N-source、P-body区欧姆接触和接触孔图形。本方法具体包括如下步骤：
步骤1，制作N+衬底，在衬底上外延生长N-漂移区；
步骤2，在N-外延层上生长场氧化层；
步骤3，有源区光刻，有源区光刻图形同时包括元胞区、结终端保护环区以及结终端和元胞区之间的主结部分，刻蚀掉两侧主结之间的所有场氧化层。所述主结将结终端电极和源极短接，所述主结上方制作Gate Pad和Gate Bus部分；
步骤4，生长栅氧化层，在表面淀积多晶硅；
步骤5，多晶硅光刻，在结终端区域，有源区光刻版线宽应小于多晶硅光刻版线宽，使得多晶硅无法完全覆盖下方的场氧化层，以此形成多晶硅场板图形；在有源区区域，有源区光刻版在有源区仅有单个窗口，而多晶硅光刻版窗口数由元胞数量决定，以此形成多晶硅栅极。所述多晶硅场板为结终端区域保留在场氧化层上的多晶硅；所述多晶硅栅极为有源区保留在栅氧化层上的多晶硅；
步骤6，P-body注入，P-body推结，通过多晶硅光刻版同时在结终端和有源区留下的窗口，同时生成有源区的P-body和结终端的保护环P-ring区域，此处可以节省现有6道版方案中的P-ring区光刻步骤；
步骤7，N+注入，N+推结，在多晶硅光刻版窗口下进行N+注入。此处N+注入横向结深小于P-body注入横向结深，通过两者横向结深差在硅表面形成P型沟道；
步骤8，TEOS法淀积介质层，掺入B2H6形成BPSG，高温回流。所述TEOS+BPSG方法可以使得介质层薄膜的台阶覆盖性优良；所述高温回流可以使得掺杂的氧化层表面平坦、致密且坚固；
步骤9，接触孔光刻，接触孔刻蚀，接触孔下部分硅刻蚀，所述接触孔刻蚀要求在栅极区域接触孔光刻版线宽应小于多晶硅光刻版线宽，实现栅极与源极隔离，所述栅极包括Gate Bus部分；且要求在结终端区域接触孔光刻版线宽应大于多晶硅光刻版线宽，实现结终端多晶硅场板裸露，并与金属电极连接。所述接触孔下部分硅刻蚀是指在接触孔光刻版下进行略大于N+结深且小于有源区P-body结深的刻蚀，此时N+区域保留部分作为N-source区，并与金属电极纵向接触，此处可以节省现有6道版方案中的N-source区光刻步骤。
步骤10，P+注入，P+推结，所述P+注入即在接触孔光刻版窗口下向结终端和有源区的 P-body区域注入P+，以此形成P-body区与电极的欧姆接触；
步骤11，金属淀积、金属光刻，金属刻蚀，所述金属光刻要求实现各电极之间的隔离。
本发明的有益效果为：本发明通过一层光刻版同时定义栅极、场板图形，P-body、N+注入图形，其中body注入图形包括结终端保护环结构，由此减少6层光刻版工艺方案中结终端P-ring区光刻步骤；通过接触孔光刻版和多晶硅光刻版的线宽差，刻蚀一部分N+区域后得到N-source区图形，同时定义P-body区欧姆接触和接触孔图形。由此减少6层光刻版工艺方案中有源区N-Source光刻步骤。本发明对现有的6层光刻版VDMOS加工工艺进行改进，节省了两层光刻工艺，从而缩短了工艺流程，降低了工艺成本。
附图说明
图1A-图1H是现有VDMOS加工工艺的流程图；其中，图1A是形成P-ring区并推结后的断面示意图；图1B是生长场氧化层并进行有源区光刻后的断面示意图；图1C是生长栅氧并进行多晶硅淀积后的断面示意图；图1D是多晶硅刻蚀后的断面示意图；图1E是形成 P-body，再进行N-source光刻及N+注入后的断面示意图；图1F是进行介质层淀积并高温回流后的断面示意图；图1G是接触孔光刻后的断面示意图；图1H是金属淀积并刻蚀后的断面示意图。
图2A-图2L是本发明方法的流程图；其中，图2A是硅片衬底上外延后的断面示意图；
图2B是生长场氧化层后的断面示意图；图2C是有源区光刻后的断面示意图；图2D是进行栅氧化层生长和多晶硅淀积后的断面示意图；图2E是多晶硅刻蚀后的断面示意图；图2F是 P-body注入并推结后的断面示意图；图2G是N+注入并推结后的断面示意图；图2H是TEOS &BPSG介质层淀积并高温回流后的断面示意图；图2I是接触孔光刻以及部分Si刻蚀后的断面示意图；图2J是对P-body区P+注入并推结后的断面示意图；图2K是对金属淀积后的断面示意图；图2L是金属刻蚀后的断面示意图。
图3A-图3E是本发明中的四道光刻版工艺和现有六道版工艺制造的VDOS结构和器件特性对比图；其中，图3A是本发明四道光刻版工艺和现有六道版工艺流程对比框图；图3B是本发明四道光刻版工艺和现有六道版工艺BV特性对比图；图3C是本发明四道光刻版工艺和现有六道版工艺正向I-V特性对比图；图3D是本发明四道光刻版工艺和现有六道版工艺开启特性对比图，分别展示了栅极电压Vg和漏极电压Vd随时间变化曲线；图3E是本发明四道光刻版工艺和现有六道版工艺关断特性对比图，分别展示了栅极电压Vg和漏极电压Vd随时间变化曲线。
具体实施方式
下面结合附图，对本发明技术方案进行详细描述：
本发明提出一种用于优化VDMOS制造的加工工艺方法，该方法优化了VDMOS加工工艺流程，将主流六道光刻版工艺降低为四道光刻版，从而实现工艺成本的降低。四层光刻分别为：有源区光刻、多晶硅光刻、接触孔光刻、金属层光刻。
具体加工工艺流程如下：
1、制作N+衬底，在衬底上外延生长N-漂移区。见图2A；
2、在N-外延层上生长场氧化层，场氧厚度远大于栅氧厚度。见图2B；
3、有源区光刻，有源区光刻图形同时包括元胞区、结终端保护环区以及结终端和元胞区之间的主结部分，刻蚀掉两侧主结之间的所有场氧化层。见图2C；
4、生长栅氧化层，在表面淀积多晶硅。见图2D；
5、多晶硅光刻，在结终端区域，有源区光刻版线宽应小于多晶硅光刻版线宽，使得多晶硅无法完全覆盖下方的场氧化层，以此形成多晶硅场板图形；在有源区区域，有源区光刻版在有源区仅有单个窗口，而多晶硅光刻版窗口数由元胞数量决定，以此形成多晶硅栅极。见图2E；
6、P-body注入，P-body推结，通过多晶硅光刻版同时在结终端和有源区留下的窗口，同时生成有源区的P-body和结终端的保护环P-ring区域。见图2F；
7、N+注入，N+推结，在多晶硅光刻版窗口下进行N+注入。此处N+注入横向结深小于P-body注入横向结深，通过两者横向结深差在硅表面形成P型沟道。见图2G；
8、淀积介质层后高温回流。TEOS+BPSG方法淀积介质层使介质层薄膜的台阶覆盖性优良；高温回流使掺杂的氧化层表面平坦、致密且坚固。见图2H；
9、接触孔光刻，接触孔刻蚀，接触孔下部分硅刻蚀，接触孔光刻要求在栅极区域接触孔光刻版线宽应小于多晶硅光刻版线宽，实现栅极与源极隔离，栅极包括Gate Bus部分；且要求在结终端区域接触孔光刻版线宽应大于多晶硅光刻版线宽，实现结终端多晶硅场板裸露，并与金属电极连接。接触孔下部分硅刻蚀要求在接触孔光刻版下进行略大于N+结深且小于有源区P-body结深的刻蚀，此时N+区域保留部分作为N-source区，并与金属电极纵向接触，同时也将结终端P-ring区在步骤7中注入的N+部分Si刻蚀掉，避免其影响保护环作用。见图2I；
10、P+注入，P+推结，在接触孔光刻版窗口下向结终端和有源区的P-body区域注入P+，以此形成P-body区与电极的欧姆接触。见图2J；
11、金属淀积、金属光刻，金属刻蚀，实现各电极之间的隔离。见图2K、图2L。
对本发明提供的四层光刻版加工工艺方案和现有六层光刻板工艺的VDMOS进行仿真对比，二者结构如图3A所示，本发明中Gate Bus两侧的结终端P-ring区主结部分没有直接相连，但可通过顶层Gate Bus环线绕至Gate Pad旁的主结与源区相连，由于绕线电阻小，正常状态下空穴电流极小，因此影响很小。两者器件特性如图3B-3E所示，根据仿真图可以看到，两者特性差异不大。
本发明通过一层光刻版同时定义栅极、场板图形，P-body、N+注入图形，其中body注入图形包括结终端保护环结构，由此减少六层光刻版中结终端P-ring区光刻步骤；通过接触孔光刻版和多晶硅光刻版的线宽差，刻蚀一部分N+区域后得到N-source区图形，同时定义 P-body区欧姆接触和接触孔图形，由此减少六层光刻版中有源区N-Source光刻步骤。本发明对现有的VDMOS加工工艺进行改进，节省了两层光刻工艺，同时两种VDMOS的器件特性差异都很小，从而在保证器件性能的前提下缩短了工艺流程，降低了工艺成本。
Claims (1)
1.一种用于优化VDMOS加工工艺的方法，其特征在于，该方法的光刻层数为4层，分别是有源区光刻、多晶硅光刻、接触孔光刻、金属层光刻；所述多晶硅光刻，通过一层光刻同时定义栅极、场板图形，P-body、N+注入图形，其中body注入图形包括结终端保护环结构；所述接触孔光刻，通过一层光刻定义N-source、P-body区欧姆接触和接触孔图形；具体包括以下步骤：
步骤1，制作N+衬底，在衬底上外延生长N-漂移区；
步骤2，在N-外延层上生长场氧化层；
步骤3，有源区光刻，有源区光刻图形同时包括元胞区、结终端保护环区以及结终端和元胞区之间的主结部分，刻蚀掉两侧主结之间的所有场氧化层；所述主结将结终端电极和源极短接；在主结上方制作Gate Pad和Gate Bus部分
步骤4，生长栅氧化层，在表面淀积多晶硅；
步骤5，多晶硅光刻，在结终端区域，多晶硅光刻版线宽大于有源区光刻版线宽，使得多晶硅无法完全覆盖下方的场氧化层，以此形成多晶硅场板图形；在有源区区域，有源区光刻版在有源区仅有单个窗口，而多晶硅光刻版窗口数由元胞数量决定，以此形成多晶硅栅极；所述多晶硅场板为结终端区域保留在场氧化层上的多晶硅；所述多晶硅栅极为有源区保留在栅氧化层上的多晶硅；
步骤6，P-body注入，P-body推结，通过多晶硅光刻版同时在结终端和有源区留下的窗口，同时生成有源区的P-body和结终端的保护环P-ring区域；
步骤7，N+注入，N+推结，在多晶硅光刻版窗口下进行N+注入；N+注入横向结深小于P-body注入横向结深，通过两者横向结深差在硅表面形成P型沟道；
步骤8，TEOS法淀积介质层，掺入B2H6形成BPSG，高温回流；
步骤9，接触孔光刻，接触孔刻蚀，接触孔下部分硅刻蚀；所述接触孔刻蚀要求在栅极区域接触孔光刻版线宽小于多晶硅光刻版线宽，实现栅极与源极隔离，所述栅极包括GateBus部分；且要求在结终端区域接触孔光刻版线宽大于多晶硅光刻版线宽，实现结终端多晶硅场板裸露，并与金属电极连接；所述接触孔下部分硅刻蚀是指在接触孔光刻版下进行大于N+结深且小于有源区P-body结深的刻蚀，此时N+区域保留部分作为N-source区，并与金属电极纵向接触；
步骤10，P+注入，P+推结；所述P+注入即在接触孔光刻版窗口下向结终端和有源区的P-body区域注入P+，以此形成P-body区与电极的欧姆接触；
步骤11，金属淀积、金属光刻，金属刻蚀；所述金属光刻要求实现各电极之间的隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110596980.6A CN113363156B (zh) | 2021-05-31 | 2021-05-31 | 一种用于优化vdmos加工工艺的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110596980.6A CN113363156B (zh) | 2021-05-31 | 2021-05-31 | 一种用于优化vdmos加工工艺的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113363156A CN113363156A (zh) | 2021-09-07 |
| CN113363156B true CN113363156B (zh) | 2022-05-24 |
Family
ID=77528221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110596980.6A Active CN113363156B (zh) | 2021-05-31 | 2021-05-31 | 一种用于优化vdmos加工工艺的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113363156B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996622A (zh) * | 2013-02-20 | 2014-08-20 | 北大方正集团有限公司 | 一种制作vdmos的方法 |
| CN107342224A (zh) * | 2016-05-03 | 2017-11-10 | 北大方正集团有限公司 | Vdmos器件的制作方法 |
| CN107346737A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | Vdmos 器件的制作方法 |
| CN107845580A (zh) * | 2017-10-17 | 2018-03-27 | 深圳市可易亚半导体科技有限公司 | 一种vdmos器件及其制作方法 |
| CN109119341A (zh) * | 2018-08-22 | 2019-01-01 | 盛世瑶兰（深圳）科技有限公司 | 一种vdmos器件终端结构及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126197B2 (en) * | 2003-12-08 | 2006-10-24 | Kin-On Johnny Sin | Power MOSFET and methods of making same |
-
2021
- 2021-05-31 CN CN202110596980.6A patent/CN113363156B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996622A (zh) * | 2013-02-20 | 2014-08-20 | 北大方正集团有限公司 | 一种制作vdmos的方法 |
| CN107342224A (zh) * | 2016-05-03 | 2017-11-10 | 北大方正集团有限公司 | Vdmos器件的制作方法 |
| CN107346737A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | Vdmos 器件的制作方法 |
| CN107845580A (zh) * | 2017-10-17 | 2018-03-27 | 深圳市可易亚半导体科技有限公司 | 一种vdmos器件及其制作方法 |
| CN109119341A (zh) * | 2018-08-22 | 2019-01-01 | 盛世瑶兰（深圳）科技有限公司 | 一种vdmos器件终端结构及其制作方法 |
Non-Patent Citations (2)
| Title |
|---|
| POWER MOS DEVICES: STRUCTURE EVOLUTIONS AND;P.Rossel;<Microelectro.Reliab.>;19971231;第37卷(第9期);全文 * |
| 平面型VDMOS源区的不同制作方法研究;马万里;<电子与封装>;20150228;第15卷(第2期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113363156A (zh) | 2021-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11522063B2 (en) | Shield gate trench power device and method for making the same | |
| WO2011094993A1 (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
| US20210376060A1 (en) | Method for making super junction device | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| WO2023066096A1 (zh) | 超级结器件及其制造方法 | |
| KR20220074921A (ko) | Ldmos 소자 및 이의 제조방법 | |
| CN111986997A (zh) | 超级结器件的制造方法 | |
| CN110767551A (zh) | Ldmos器件及其制作方法及调节其电性参数的方法 | |
| CN112563140B (zh) | 一种碳化硅mosfet器件jfet区自对准掺杂工艺 | |
| CN109585445B (zh) | 功率mosfet | |
| CN111900090B (zh) | 超级结器件的制造方法 | |
| CN111900089B (zh) | 超级结器件的制造方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN113363156B (zh) | 一种用于优化vdmos加工工艺的方法 | |
| CN111509034A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| CN114023650B (zh) | 超级结器件的制造方法 | |
| CN114023649B (zh) | 超级结器件的制造方法 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN221102096U (zh) | 短沟道屏蔽栅沟槽型mosfet | |
| CN113937150B (zh) | 半导体功率器件的制造方法 | |
| CN104377133A (zh) | 沟槽型双扩散金属氧化物半导体晶体管的制作方法 | |
| CN116314309B (zh) | 逆导型igbt器件的背面栅结构及其加工方法 | |
| CN116313807B (zh) | 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件 | |
| CN114628496B (zh) | 一种沟槽型功率半导体器件结构及其制作方法 | |
| KR101044778B1 (ko) | 비대칭 고전압 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |