CN104299908B - Vdmos及其制造方法 - Google Patents
Vdmos及其制造方法 Download PDFInfo
- Publication number
- CN104299908B CN104299908B CN201310306193.9A CN201310306193A CN104299908B CN 104299908 B CN104299908 B CN 104299908B CN 201310306193 A CN201310306193 A CN 201310306193A CN 104299908 B CN104299908 B CN 104299908B
- Authority
- CN
- China
- Prior art keywords
- regions
- oxide layer
- substrate
- areas
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 230000001413 cellular effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种VDMOS及其制造方法。该方法包括在衬底上形成氧化层、各P+区域、N‑区域、栅氧化层和栅极的流程，其中，还包括：在衬底上对应有源区中P+区的位置上方形成保护层，其中，所述保护层位于所述栅极和所述有源区中P+区之间。本发明利用VDMOS的已有制备工艺形成对有源区中P+区的保护层，以减少栅极通过有源区中P+区而产生的栅源漏电现象。
Description
技术领域
本发明实施例涉及半导体芯片制造技术，尤其涉及一种VDMOS及其制造方法。
背景技术
平面型的垂直双扩散金属氧化物半导体晶体管（Vertical Double diffusedMetal Oxide Semiconductor，简称VDMOS）是一种功率器件，其结构特点之一是设置有N-区域的有源区，且在多晶硅栅极下方的有源区中一般都设计有P+区域。
对于具有此结构特点的VDMOS，其中制备P+区域和栅极的过程包括：首先在衬底1上形成氧化层2；而后通过构图工艺刻蚀氧化层2，形成各P+区域对应的环区；进而对衬底注入P+离子，由于氧化层2对注入的阻挡，所以实际上在环区处露出的衬底中形成多个P+区域，这些P+区域可能是不同功能的导电结构，例如分压环、主结等，但至少包括设置在有源区中的P+区域，此处称为有源区中P+区3；进一步通过光刻胶刻蚀，露出衬底上待形成N-区域5的部位，即元胞区，在露出的元胞区中进行N-离子的注入，形成N-区域5；随后在衬底上生长栅氧化层6，再形成多晶硅膜层，通过构图工艺将多晶硅膜层进行刻蚀，形成多晶硅的栅极7，部分栅极7的图案会位于有源区中P+区3上，如图1所示。
在上述VDMOS的制备工艺中，当生长栅氧化层的时候，各P+区域的氧化层厚度或质量会比其它不做P+注入的区域略差。则后续在电性测试栅源漏电（IGSS）时，容易发生失效现象，并且失效区域经常表现为多晶硅栅极与其下方的有源区中P+区之间的氧化层击穿。
发明内容
本发明提供一种VDMOS及其制造方法，以减少VDMOS的栅源漏电问题。
本发明提供一种VDMOS的制造方法，包括在衬底上形成氧化层、各P+区域、N-区域、栅氧化层和栅极的流程，其中，还包括：
在衬底上对应有源区中P+区的位置上方形成保护层，其中，所述保护层位于所述栅极和所述有源区中P+区之间。
本发明还提供了一种VDMOS，包括衬底、氧化层、各P+区域、N-区域、栅氧化层和栅极，其中，还包括：形成在有源区中P+区与栅极之间的保护层。
本发明提供了一种VDMOS及其制造方法，利用VDMOS的已有制备工艺形成对有源区中P+区的保护层，以减少栅极通过有源区中P+区而产生的栅源漏电现象。
附图说明
图1为现有技术中VDMOS的结构示意图；
图2为本发明实施例提供的VDMOS的制造方法的流程图；
图3A-3G为本发明实施例提供的VDMOS的制造方法中各步骤制备的VDMOS的结构示意图。
具体实施方式
本发明实施例提供的VDMOS的制造方法的流程图，VDMOS可包括在衬底上形成氧化层、各P+区域、N-区域、栅氧化层和栅极的流程，本实施例的技术方案在已有技术的基础上，进一步还包括：
在衬底上对应有源区中P+区的位置上方形成保护层，其中，所述保护层位于所述栅极和所述有源区中P+区之间。
本发明实施例的技术方案中，在有源区中P+区的上方形成保护层，能够在形成多晶硅栅极的时候，对有源区中P+区进行保护，由此减少通过有源区中P+区而出现的栅源漏电现象。
该保护层可以单独制备，但优选是利用VDMOS的已有制备流程来形成，其中一种方式是在衬底上形成氧化层，并通过构图工艺对所述氧化层进行刻蚀，在所述有源区中P+区的位置上方保留所述氧化层，作为所述保护层。采用此技术方案，无需额外增加工序，在形成氧化层时即可同步形成保护层，因此无需增加成本。
本发明实施例所提供的制备氧化层、各P+区域、N-区域、栅氧化层和栅极的流程，可以基于多种工艺方式来实现，本发明并不对此进行限制。图2所示为本发明实施例提供的VDMOS的制造工艺流程图，图3A-3G为图2中各步骤制成的VDMOS的结构示意图，该实施例提供了一种优选的VDMOS的制备工艺，具体包括如下步骤：
步骤201、在所述衬底1上形成氧化层2，如图3A所示；可生成厚度为0.8-1.2μm的氧化层。
步骤202、采用光刻胶构图工艺刻蚀所述氧化层2，以形成具有第一厚度21和第二厚度22的氧化层2，所述第一厚度21的位置对应于待形成P+区域3的位置，剩余的氧化层2具有第二厚度22，且所述第一厚度21小于所述第二厚度22，如图3B所示；
本步骤刻蚀掉的厚度约为0.6～1.0μm，但不刻蚀穿氧化层，剩余的氧化层的第一厚度约为0.2μm。
步骤203、在所述衬底1上注入P+离子，以在待形成P+区域的位置形成各P+区域，所述各P+区域至少包括有源区中P+区3；P+区域的注入离子剂量约为1E15个/cm2。注入能量约为120KEV。
步骤204、去除剩余的光刻胶4，如图3C所示；
上述步骤中，在注入P+离子时，由于第二厚度大于第一厚度的氧化层，且还有光刻胶的保护，所以阻挡了P+离子的注入，P+离子主要的注入位置形成在氧化层较薄的位置，进而形成了各P+区域。其他P+区域上方也可保留具有第一厚度21的氧化层2。
步骤205、采用光刻胶构图工艺对所述氧化层2进行刻蚀，以露出对应于N-区域的元胞区，且保留所述有源区中P+区3上方的氧化层2和光刻胶4，所述有源区中P+区3上方的氧化层2作为保护层；
步骤206、在所述衬底1上注入N-离子，以在所述元胞区形成N-区域5，如图3D所示；注入的N-离子，剂量约为1E13个/cm2。注入能量约为120KEV。
元胞区的位置与第一厚度的氧化层图案对应，但可略小于第一厚度的位置，以便元胞区形成的N-区域与有源区中P+区保留一定的间隔。
步骤207、去除剩余的光刻胶；
步骤208、在所述衬底1上生长栅氧化层6，如图3E所示；栅氧化层生长的厚度约为0.1μm，生长温度约为1000℃
步骤209、在所述衬底1上形成栅极膜层71，如图3F所示；栅极的材料可选用多晶硅制成。生长温度约为625℃，生长厚度约为0.4～0.7μm。
步骤210、采用光刻胶构图工艺形成栅极7的图案，如图3G所示。
本发明优化了平面型VDMOS的工艺流程，改变环区、元胞区刻蚀的区域以及刻蚀时间等，可加厚容易失效区域的氧化层厚度，使得最终在多晶硅栅极下方P+区域保留了较厚的氧化层，提高了该处氧化层的击穿电压，降低了栅源测试时漏电现象的发生。
本发明实施例还提供了一种VDMOS，其包括衬底1、氧化层2、各P+区域、N-区域5、栅氧化层6和栅极7，该VDMOS还包括：形成在有源区中P+区3与栅极7之间的保护层，可参见图3G所示。优选是该保护层与所述氧化层2采用同一工艺制备形成。
本发明实施例的技术方案，在多晶硅栅极和有源区中P+区之间形成有保护层，能提高此处（如图3G中的圆圈所示位置）的耐压能力，减少栅源漏电现象。并且，该保护层还能利用VDMOS已有工艺中的氧化层形成工艺，不必新增额外的工序，因而成本较低。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (3)
1.一种垂直双扩散金属氧化物半导体晶体管VDMOS的制造方法，包括在衬底上形成氧化层、各P+区域、N-区域、栅氧化层和栅极的流程，其特征在于，还包括：
在衬底上对应有源区中P+区的位置上方形成保护层，其中，所述保护层位于所述栅极和所述有源区中P+区之间；
在衬底上对应有源区中P+区的位置上方形成保护层包括：
在衬底上形成氧化层，并通过构图工艺对所述氧化层进行刻蚀，在所述有源区中P+区的位置上方保留氧化层，作为所述保护层；
在衬底上形成氧化层、各P+区域、N-区域、栅氧化层和栅极的流程包括：
在所述衬底上形成氧化层，采用光刻胶构图工艺刻蚀所述氧化层，以形成具有第一厚度和第二厚度的氧化层，所述第一厚度的位置对应于待形成P+区域的位置，剩余的氧化层具有第二厚度，且所述第一厚度小于所述第二厚度；
在所述衬底上注入P+离子，以在待形成P+区域的位置形成各P+区域，所述各P+区域至少包括有源区中P+区；
去除剩余的光刻胶；
采用光刻胶构图工艺对所述氧化层进行刻蚀，以露出对应于N-区域的元胞区，且保留所述有源区中P+区上方的氧化层和光刻胶，所述有源区中P+区上方的氧化层作为所述保护层；
在所述衬底上注入N-离子，以在所述元胞区形成N-区域；
去除剩余的光刻胶；
在所述衬底上生长栅氧化层；
在所述衬底上形成栅极膜层，并采用光刻胶构图工艺形成栅极的图案。
2.根据权利要求1所述的制造方法，其特征在于：所述栅极的材料为多晶硅。
3.一种垂直双扩散金属氧化物半导体晶体管VDMOS，包括衬底、氧化层、各P+区域、N-区域、栅氧化层和栅极，其特征在于，还包括：形成在有源区中P+区与栅极之间的保护层；其中保护层的形成过程为：在衬底上形成氧化层，并通过构图工艺对所述氧化层进行刻蚀，以形成具有第一厚度和第二厚度的氧化层，所述第一厚度的位置对应于待形成P+区域的位置，剩余的氧化层具有第二厚度，且所述第一厚度小于所述第二厚度；在所述衬底上注入P+离子，以在待形成P+区域的位置形成各P+区域，所述各P+区域至少包括有源区中P+区；去除剩余的光刻胶；采用光刻胶构图工艺对所述氧化层进行刻蚀，以露出对应于N-区域的元胞区，且保留所述有源区中P+区上方的氧化层和光刻胶，所述有源区中P+区上方的氧化层作为所述保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310306193.9A CN104299908B (zh) | 2013-07-19 | 2013-07-19 | Vdmos及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310306193.9A CN104299908B (zh) | 2013-07-19 | 2013-07-19 | Vdmos及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104299908A CN104299908A (zh) | 2015-01-21 |
| CN104299908B true CN104299908B (zh) | 2017-04-19 |
Family
ID=52319584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310306193.9A Active CN104299908B (zh) | 2013-07-19 | 2013-07-19 | Vdmos及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104299908B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158653B (zh) * | 2015-04-20 | 2019-02-12 | 北大方正集团有限公司 | 平面型vdmos的制作方法 |
| CN106298538B (zh) * | 2015-06-26 | 2019-12-24 | 北大方正集团有限公司 | Vdmos分压环的制造方法 |
| CN110176401B (zh) * | 2019-06-13 | 2022-08-30 | 深圳市锐骏半导体股份有限公司 | 一种降低vdmos生产成本的方法 |
| CN111564497B (zh) * | 2020-04-30 | 2023-04-18 | 西安理工大学 | 一种具有非均匀体二极管的SiC MOSFET器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170136A (zh) * | 2006-10-23 | 2008-04-30 | 三洋电机株式会社 | 结型场效应管及其制造方法 |
| CN102592975A (zh) * | 2012-03-19 | 2012-07-18 | 上海先进半导体制造股份有限公司 | 降低p型涂敷源工艺的p/n结电容和漏电的方法 |
| CN102779852A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
| CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
-
2013
- 2013-07-19 CN CN201310306193.9A patent/CN104299908B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101170136A (zh) * | 2006-10-23 | 2008-04-30 | 三洋电机株式会社 | 结型场效应管及其制造方法 |
| CN102592975A (zh) * | 2012-03-19 | 2012-07-18 | 上海先进半导体制造股份有限公司 | 降低p型涂敷源工艺的p/n结电容和漏电的方法 |
| CN102779852A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
| CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104299908A (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9721945B2 (en) | Semiconductor device with IGBT and diode | |
| CN206490066U (zh) | 边缘终止的半导体器件 | |
| CN105304696B (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| CN106463503A (zh) | 半导体装置 | |
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| CN104299908B (zh) | Vdmos及其制造方法 | |
| CN103578992B (zh) | 一种集成vdmos芯片及其制作方法 | |
| JP5533067B2 (ja) | 超接合半導体装置の製造方法 | |
| CN107393814B (zh) | 一种mos功率器件及其制备方法 | |
| CN111341832A (zh) | 结终端结构及其制备方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| US20090001460A1 (en) | Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device | |
| CN107845580A (zh) | 一种vdmos器件及其制作方法 | |
| CN103000533B (zh) | 自对准超结功率晶体管的制作方法 | |
| CN105826360A (zh) | 沟槽型半超结功率器件及其制作方法 | |
| US9312378B2 (en) | Transistor device | |
| CN102280382A (zh) | 集成在igbt器件中的静电放电保护结构及其制造方法 | |
| CN106783940B (zh) | 具有渐变浓度的边缘终端结构的功率半导体装置 | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| CN109755315A (zh) | 超结器件及其制造方法 | |
| CN103996622B (zh) | 一种制作vdmos的方法 | |
| CN104900695B (zh) | 功率结型场效应管及其制造方法 | |
| CN107346738B (zh) | 超结功率器件的制作方法 | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 | |
| CN106158653A (zh) | 平面型vdmos的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100000 9th floor, fangzheng building, Zhongguancun, No. 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |